JP5251849B2 - 接続材料および半導体装置の製造方法 - Google Patents

接続材料および半導体装置の製造方法 Download PDF

Info

Publication number
JP5251849B2
JP5251849B2 JP2009271886A JP2009271886A JP5251849B2 JP 5251849 B2 JP5251849 B2 JP 5251849B2 JP 2009271886 A JP2009271886 A JP 2009271886A JP 2009271886 A JP2009271886 A JP 2009271886A JP 5251849 B2 JP5251849 B2 JP 5251849B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor element
semiconductor device
layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009271886A
Other languages
English (en)
Other versions
JP2011110601A (ja
Inventor
拓人 山口
正英 岡本
靖 池田
慶平 ▲冬▼
洋光 黒田
一真 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009271886A priority Critical patent/JP5251849B2/ja
Publication of JP2011110601A publication Critical patent/JP2011110601A/ja
Application granted granted Critical
Publication of JP5251849B2 publication Critical patent/JP5251849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は接続材料に関し、特に、パワー半導体装置、パワーモジュール等の内部接続に用いられる高耐熱接続材料に関する。
環境への意識が高まる中、人体への有害性が指摘される鉛の規制が始まっている。欧州では自動車中の鉛使用を制限するELV指令（End-of Life Vehicles directive、廃自動車に関する指令）や電機・電子機器中の鉛使用を禁止するRoHS（Restriction of the use of certain Hazardous Substances in electrical and electronic equipment）指令が施行された。電機・電子機器の部品の電気的接続に使用されているはんだには、従来、鉛が含まれていた。はんだは融点により高温、中温、低温の3種類に分けられるが、中温はんだはSn-Ag-Cu系はんだ、Sn-Cu系はんだ等、低温はんだはSn-Bi系はんだ、Sn-In系はんだ等が既に開発・実用化され、ELV指令、RoHS指令に適合してきた。ところが、高温はんだについては、鉛の含有率が85％以上の高鉛はんだが用いられ、鉛フリーの代替材料が開発されていないため、上記ELV指令、RoHS指令の対象外になっている。しかしながら、高鉛はんだは構成成分として、85wt.％以上の鉛を含有しており、RoHS指令で禁止されているSn-Pb共晶はんだに比べて環境への負荷が大きい。よって、高鉛はんだの代替材料の開発が望まれている。
高耐熱接続の適用例を図１に示す。図１は半導体装置の構造を示す図である。図２は、再溶融したはんだによるフラッシュを説明する図である。
図１に示すように、半導体装置７は半導体素子１がフレーム上にはんだ３により接続（ダイボンディング）され、ワイヤ４によりリード５のインナーリードと半導体素子１の電極がワイヤボンディングされた後、封止用レジン６あるいは不活性ガスにより封止されて製造される。
この半導体装置７はSn-Ag-Cu系の中温鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn-Ag-Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接続の際に接続（ダイボンディング）部が再溶融しないように、ダイボンディングには、290℃以上の融点を有する高鉛はんだが使用される。
現在、既に開発されているSn-Ag-Cu系はんだ等の中温鉛フリーはんだは融点が約220℃であるため、半導体素子のダイボンディングに使用した場合、半導体装置をプリント基板にリフロー接続する際にはんだが溶融してしまう。接続部周りがレジンでモールドされている場合、内部のはんだが溶融すると、溶融時の体積膨張により、図２に示すように、フラッシュといって封止用レジン６とフレーム２の界面からはんだ３が漏れ出す現象を生ずることがある。あるいは、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド8が形成され不良品となる。代替材料の候補としては、融点の面からAu-Sn、Au-Si、Au-Ge等のAu系はんだ、Zn、Zn-Al系のはんだおよびBi、Bi-Cu、Bi-Ag等のはんだが報告されており、世界中で検討が進められている。
しかしながら、Au系のはんだは、構成成分としてAuを80wt.％以上含有しており、コスト面で汎用性に難があり、また硬くて脆いハードソルダーである。Bi系はんだは、熱伝導率が約9W/m・Kと現行の高温はんだより低く、高放熱性が要求されるパワー半導体装置およびパワーモジュール等への適用は難しいと推定できる。またこのはんだも硬くて脆い。また、ZnおよびZn-Al系はんだは約100W/m・Kと高い熱伝導率を有するが、濡れにくく（特にZn-Al系はんだ）、はんだが硬く、熱膨張率が大きいため、接続後の冷却時に熱応力によって半導体素子が破壊しやすい等の問題がある。また、純Znは反応性が高く、高温で界面反応が著しく進むため、たとえ良好な接続が得られたとしても、長期の稼動に耐える高耐熱性が得られない。
またZn-Al系はんだの課題である濡れにくいことおよび硬いことを解決する接続材として、Zn/Al/Znクラッド材を用いる方法が開示されている。開示内容によれば、表面のZn層により濡れ性（接続性）を確保でき、内層の柔らかいAlにより応力緩衝能を付与し、接続信頼性を確保できるとしている。また、ZnおよびAlの融点はそれぞれ420℃、660℃であり、ZnとAlの拡散により生成するZn-Al共晶（Zn-6Al）の融点も382℃であるため、接続材は高融点であり、高耐熱性を有する。
特許3850135号 特許3945915号 特開2008-126272号公報
特許文献１および２に記載のZn-Al系はんだの場合、Alが成分であるために、接合の前の段階で既にはんだ表面のAlが酸化しており接合を阻害するため、機械的に酸化物膜を破らなければ十分な濡れが得られない。その場合には、もし接続できたとしても、ごく局所的にしか接続せず、非常に低い接続強度しか得られず、実用には耐えない。
特許文献３に記載のZn/Al/Znクラッド材を用いた接続に関して、本発明者が検討したところ、接続性および接続信頼性が得られることは確認できたが、該クラッド材を加熱すると、クラッド材の製造が不十分だと、図７に示すようにZn/Al層間で剥離が生じることがわかった。そのようなクラッド材を半導体接続に用いた場合、熱抵抗への影響が懸念される。また、熱間圧延すると、Zn/Al層間にはZnとAlの原子が相互に拡散したZn-Al合金層（固溶体層）が厚く形成され、圧延による接合時の加熱によってZn表層にまでAl原子が到達する可能性があり、濡れ性への影響が懸念されるということがわかった。
解決しようとする問題は、Zn/Al/Znクラッド材を用いた接続において、加熱時に層間剥離を生じる点、および濡れ性が不十分な点にある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
本発明は、Zn/Al/Znクラッド材において、Zn/Al界面に生成するZn-Al合金（固溶体）の生成量がクラッド材の断面の面積に対して40％以下であり、且つ、Zn層の平均結晶粒径が50μm以下であることを特徴とするZn/Al/Znクラッド材を提供するものである。
また本発明は、冷間クラッド圧延（室温から高々+50℃の範囲）により、Zn箔とAl箔を接続し、Zn/Al界面に生成するZn-Al合金の生成量がクラッド材の断面の面積に対して40％以下であり、且つ、Zn層の平均結晶粒径が50μm以下であることを特徴とするZn/Al/Znクラッド材の製造方法を提供するものである。
また、本発明は、半導体素子をフレームに接続する半導体装置（ダイボンディング構造）、金属キャップを基板に接続する半導体装置（気密封止構造）、バンプにより接続する半導体装置（フリップチップ実装構造）において、前記クラッド材を用い接続し、接続部のボイド率が界面全体の面積において10％以下となる半導体装置を提供するものである。図３は接続部であるはんだ３の温度を上げて溶融した後、ＩＣチップ貯まった状態における平面図である。ボイド率は、図３に示すように、接続部であるはんだ３の平面方向において、ボイド８の全面積をはんだ３の平面方向の面積で割ったもので定義される。
本発明によれば、Zn層の平均結晶粒径が50μm以下とすることで、Zn層の強度が向上する。そのため、Zn/Al/Znクラッド材の加熱時に、ZnとAlの熱膨張係数差に起因した熱応力でZn/Al層間が剥離することを抑制できる。さらに、Zn/Al層間に形成するZn-Al合金層（固溶体層）の面積割合を40％以下とすることで、Zn/Al層間の密着強度の低下を抑制し、Zn/Al層間剥離を抑制する。
同時に、加熱時にAl原子がZn表層まで拡散することを抑制し、接続時の濡れ性を改善することができる。この結果、該クラッド材を接続材として用いた場合、半導体装置の接続部のボイド率を低減でき、半導体装置の信頼性を向上することが可能となる。
接続部はボイドの周辺から破壊が進む。したがって、ボイド率を低下させることによって、接続部の破壊の進行を低減することが出来、長期の信頼性を確保することが出来る。また、熱サイクルによる接続部の劣化もボイドの周辺において進行する。したがって、ボイド率を低下させることによって、熱サイクルによる接続部の劣化も防止することが出来る。
半導体装置の構造を示す図である。 図１の半導体装置において、再溶融したはんだによるフラッシュを説明する図である。 ボイド率の定義を示す、接続部の平面図である。 本発明を実施するための形態において、冷間クラッド圧延を説明する図である。 本発明を実施するための形態において、加圧成形を説明する図である。 本発明を実施するための形態における接続材料の断面を示す図である。 従来技術により製造したZn/Al/Zn接続材を融点直下の温度まで加熱し、層間剥離が生じている断面図である。 図６の接続材料の構成を示す図である。 本発明を実施するための形態において、接続材料（実施例１〜１６）を用いた半導体装置の断面を示す図である。 図９の半導体装置において、接続材料による接続部の断面写真を示す図である。 接合材の380℃×1min加熱実験を行い、Zn層表面へのAlの露出の有無、濡れ性の評価、Zn/Al層間剥離の有無についてまとめた結果と、図９の半導体装置を製造し、接合部のボイド率と信頼性の評価結果を比較例と共に示した図である。 図１１の信頼性判定の基となる温度サイクル試験前後の熱抵抗変動について、結果の一部を比較例と共に示した図である。 本発明を実施するための形態において、接続材料（実施例１７〜３２）を用いた別の半導体装置の断面を示す図である。 図１３の半導体装置において、接続材料一体型の金属キャップを示す図である。 接合材の380℃×1min加熱実験を行い、Zn層表面へのAlの露出の有無、濡れ性の評価、Zn/Al層間剥離の有無についてまとめた結果と、図１３の半導体装置を製造し、接合部のボイド率と信頼性（気密性）の評価結果を比較例と共に示した図である。 本発明を実施するための形態において、接続材料を用いたさらに別の半導体装置の断面および実装構造を示す図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明を実施するために使用する接続材料の断面を図６に示す。下からZn系合金層（単にZn層、Znとも略す）101、中間がAl系合金層（単にAl層、Alとも略す）102、一番上がZn系合金層（単にZn層、Znとも略す）101、およびAl層表裏面とZn層間のZn-Al合金層103となる。ただし、Zn-Al合金層103が存在しない場合もある。クラッド材の状態において、Zn-Al合金層103が存在しない状態は理想的である。
図６において、Zn系合金層におけるZnの含有量は９０％〜１００％であることが望ましい。Znを９０％以上とする理由は、溶融温度を上昇させないためである。Al系合金層におけるAlの含有量は９９％から１００％であることが望ましい。中央部に残ったAlが純Alに近ければ、Alは軟らかいために、材料のクラックを防止することが出来るからである。
この接続材料は、前述した図４に示すように、Zn系合金101a、Al系合金層102a、Zn系合金層101aを重ねて冷間クラッド圧延を行うことで製造した。冷間クラッド圧延後、接続材料に数回の圧延処理を実施し、所定の厚さの接続材料を製造しているが、何れの工程も冷間圧延である。この際、冷間とは室温から高々＋50℃までの範囲である。圧延率は例えば、圧延前の厚さをｔ１とし、圧延後の厚さをｔ２とした場合、０．０１≦ｔ２/ｔ１≦０．７である。
製造した接続材料は、クラッドするZn系合金の初期Zn粒径と、Zn系合金およびAl系合金のクラッド前後の厚さを変化させることで、Zn平均粒径が0.85〜50μmの範囲、Zn/Al界面に形成するZn-Al合金の面積割合を0〜40％の範囲に制御した。なお、Zn平均結晶粒径については、接続材料の断面を観察し、横幅500μｍ〜600μｍの範囲で、各結晶粒の最も長い対角線の長さを計測し、その平均値を求めることで定義した。また、Zn-Al合金の面積割合については、接続材料の断面を観察し、Zn層とZn-Al合金の断面積の和に対する、Zn-Al合金の面積の割合で定義した。実施例1〜30ではこの方法によりZn/Al/Znクラッド材を作製した。
また、本発明を実施するために使用する接続材料は、図５に示すように、Zn層101b、Al層102b、Zn層101bを重ねて加圧成形を行うことで製造しても良い。圧縮率は例えば、圧縮前の厚さをｔ１とし、圧縮後の厚さをｔ２とした場合、０．０１≦ｔ２/ｔ１≦０．７である。加圧成形機105を用いて加圧成形を行うと、Zn層101bとAl層102bの表面に形成されていた酸化物膜が破れ、新生面により金属接合される。加圧成形において、温度と処理時間を一定以下に抑えることで、ZnとAlの拡散は抑制され、Zn/Al界面に形成されるZn-Al合金層の生成を一定以下に抑えることができる。
このようにして作製したZn/Al/Znクラッド材を用いて、半導体装置の内部のダイボンディングを行った。具体的には、半導体素子と前記半導体素子を接続するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接続するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有する半導体装置において、前記半導体素子と前記フレームとの接続に前記のZn/Al/Znクラッド材を用いた。
接続時の熱負荷は、Zn層とAl層の共晶融解反応が十分に起こり、接続界面全体が十分に接続されるように、接続温度385℃以上、接続時間2min以上、荷重0.1kPa以上とした。このように接続を実施した場合、接続構造は、半導体素子/Zn-Al合金/Al層/Zn-Al合金/フレームとなる（Al層が消失する場合もある）。
Zn-Al二元系合金は脆い金属間化合物を形成しないため、高信頼の接続構造を得ることができる。また接続部の中で最も融点が低いのはZn-6Al共晶の382℃であるため、380℃の耐熱性も有している。また、本発明のクラッド材は、Zn層の強度が高いため、加熱時のZn/Al層間剥離が抑制され、前記半導体素子と前記フレームを接続した場合、接合層内部に存在するボイドを低減することができる。
また、本発明によれば、クラッド材製造後にZn/Al界面に形成されるZn-Al合金層を一定以下に抑えることができる。これにより、加熱時にZn層表面にAlが拡散・露出することがなく、接続温度まで加熱した際に、溶融したZn-Al液層の濡れが良く、ボイドを軽減することができる。これらの効果により、接続強度、熱抵抗は向上し、信頼性の高い接続構造を実現できる。
本発明のZn/Al/Znクラッド材を、半導体装置の内部の気密封止部の接続及びダイボンディングに用いることもできる。具体的には、図１３に示すように、半導体素子と、前記半導体素子を接続する基板と、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接続するワイヤと、前記半導体素子および前記ワイヤを気密封止し、前記基板に接続する金属キャップとを有する半導体装置において、前記基板と前記金属キャップとの接続に前記のZn/Al/Znクラッド材を用いた。
接続時の熱負荷は、Zn層とAl層の共晶融解反応が十分に起こり、接続界面全体が十分に接続されるように、接続温度385℃以上、接続時間2min以上、荷重0.1kPa以上とした。このように接続を実施した場合、接続構造は、金属キャップ/Zn-Al合金/Al層/Zn-Al合金/基板となる（Al層が消失する場合もある）。
Zn-Al二元系合金は脆い金属間化合物を形成しないため、高信頼の接続構造を得ることができる。また接続部の中で最も融点が低いのはZn-6Al共晶の382℃であるため、380℃の耐熱性も有している。また、本発明のクラッド材は、加熱時のZn/Al層間剥離が抑制されるため、前記金属キャップと前記基板を接続した場合、接合層内部に存在するボイドを低減することができる。
また、本発明によれば、クラッド材製造後にZn/Al界面に形成されるZn-Al合金層を一定以下に抑えることができる。これにより、加熱時にZn層表面にAlが拡散・露出することがなく、接続温度まで加熱した際に、溶融したZn-Al液層の濡れが良く、ボイドを軽減することができる。これらの効果により、接続強度、熱抵抗は向上し、信頼性の高い接続構造を実現できる。
本発明のZn/Al/Znクラッド材を、半導体装置の内部の半導体素子と基板の接続に用いることができる。ここで言う基板とは、回路基板のことであり、半導体チップのみでなく、抵抗、コンデンサ等の回路素子も形成されている。すなわち、このような回路基板に本発明の接続材料を用いて半導体素子を直接接続することが出来る。
具体的には、半導体素子を有し、前記半導体素子と該半導体素子を実装する基板において、前記半導体素子及び前記ワイヤを樹脂封止するレジンとを有する半導体装置において、前記半導体素子と前記基板との接続に前記のZn/Al/Znクラッド材を用いた。接続時の熱負荷は、Zn層とAl層の共晶融解反応が十分に起こり、接続界面全体が十分に接続されるように、接続温度385℃以上、接続時間2min以上、荷重0.1kPa以上とした。このように接続を実施した場合、接続構造は、半導体素子/Zn-Al合金/Al層/Zn-Al合金/基板となる（Al層が消失する場合もある）。
Zn-Al二元系合金は脆い金属間化合物を形成しないため、高信頼の接続構造を得ることができる。また接続部の中で最も融点が低いのはZn-6Al共晶の382℃であるため、380℃の耐熱性も有している。また、本発明のクラッド材は、加熱時のZn/Al層間剥離が抑制されるため、前記半導体素子と前記基板を接続した場合、接合層内部に存在するボイドを低減することができる。
また、本発明によれば、クラッド材製造後にZn/Al界面に形成されるZn-Al合金層を一定以下に抑えることができる。これにより、加熱時にZn層表面にAlが拡散・露出することがなく、接続温度まで加熱した際に、溶融したZn-Al液層の濡れが良く、ボイドを軽減することができる。これらの効果により、接続強度、熱抵抗は向上し、信頼性の高い接続構造を実現できる。
実施形態１
以下に示す実施例で用いたクラッド材は、前述した冷間クラッド圧延法により作製し、Zn平均結晶粒径とZn/Al界面のZn-Al合金の面積割合を制御した。クラッド材の構造については、十分なZn-Al液相を生じさせ濡れを向上させる目的からZn層、Al層の厚さはそれぞれ5μm、10μm以上必要である。また、接合部の熱抵抗を下げ、信頼性確保するため、クラッド材の総厚は300μm以下にする必要がある。それらの制限内で、Zn層、Al層、Zn層の厚さを変化させた。作製したクラッド材の構成を図８に示す。
実施例1〜16
図８におけるクラッド材のうち、No.24である、Zn層、Al層、Zn層の厚さが20μm、70μm、20μmであるクラッド材について評価をしたものが、図１１に示す実施例1〜16である。実施例1〜16は、Zn平均結晶粒径とZn/Al界面のZn-Al合金の面積割合を変化させたZn/Al/Znクラッド材の加熱実験を実施したものと、このクラッド材を用いて半導体装置を製造し、接続性を評価したものである
先ず、実施例1~16に示すZn/Al/Znクラッド材について、融点より僅かに低い380℃で1min加熱し、Zn層表面のAlの有無について元素分析を実施した。その結果、Zn/Al界面の合金割合が40％以下のクラッド材においては、加熱後もZn層表面にAlが露出することがなかった。その結果、濡れ性が良好であることがわかった。また、加熱後のZn/Al界面の剥離の発生の有無を検討した。その結果、Zn平均結晶粒径が50μm以下のクラッド材においては、剥離が発生しないことがわかった。
次いで、実施例1~16に示すクラッド材を用いて、図９に示すように半導体装置11のダイボンディングを行った。この半導体装置11は、半導体装置1と、この半導体素子1を接続するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用レジン6とを有し、半導体素子1とフレーム2は接続材料10（Zn/Al/Znクラッド材）で接続されて構成される。
この半導体装置11の製造においては、NiあるはNi/AgあるいはNi/Auめっきを施したフレーム2上に接続材料10（Zn/Al/Znクラッド材）を供給し、大きさ5mm角の半導体素子1を積層した後、N2雰囲気中で接合温度385℃、保持時間2min、荷重3kPaとしてダイボンディングを行った。その際の接続部の断面を図１０に示す。図１０において、フレームはCuで形成され、Zn-Al合金層との境界面には、僅かな厚さでNiメッキが形成されている。
接続後、半導体素子1とリード5間をワイヤ4でワイヤボンディングし、180℃で封止用レジン6により封止を行った。製造した半導体装置11について、超音波探傷により接続部のボイド面積率を測定した。ボイド率は、図３に示すように、接続部であるはんだ３の平面方向において、ボイド８の全面積をはんだ３の平面方向の面積で割ったものである。
また、図１２に半導体装置の熱抵抗を初期（接続後）と-55℃/150℃×1000cycの温度サイクル試験後で測定した結果を示す。熱抵抗の変動が小さなもの（一般的に±10％以内）を高信頼とし、信頼性を○と判断した。フレームに施しためっき（Ni、Ni/Ag、Ni/Au）によらず、同様の結果が得られたため、Niめっきの場合の結果を代表例として図１０に示している。評価の結果、信頼性が○となったのは、ボイド率が10％以下のクラッド材であり、具体的には、Zn平均結晶粒径が50μm以下であり、且つ、Zn/Al界面の合金面積割合が40％以下のクラッド材の場合であった。
一方、比較例1〜16は、Zn平均結晶粒径が50μm以上、または、Zn/Al界面の合金面積割合が40％以上となるクラッド材を用いた場合である。Zn平均結晶粒径が50μm以上のクラッド材については、前述の加熱実験の結果、Zn/Al界面で剥離が発生することがわかった。また、合金面積割合が40％以上のクラッド材については、加熱実験の結果、Zn層表面にAlが検出された。このような結果のため、Zn平均結晶粒径が50μm以上、または、Zn/Al界面の合金面積割合が40％以上となるクラッド材で前述の半導体装置11を作製したところ、接合部のボイド率が10％以上となると同時に、熱抵抗の値が大きく変動し、信頼性が低かったと考えられる。
また、図８に示す全ての接続材料について、Zn平均結晶粒径とZn-Al合金割合を変化させ、上記検討を行った。その結果、何れのクラッド材も、Zn平均結晶粒径が50μm以下、且つ、Zn/Al界面の合金面積割合が40％以下の場合に、Alの表面露出が起こらず、Zn/Al層間剥離も発生せず、接合に用いた場合は、ボイド率が10％以下となり、熱抵抗の変動が小さく信頼性が○となった。
以上により、実施例1〜16によれば、本実施の形態における接続材料10を半導体装置11のダイボンディングに用いることにより、Zn/Al界面の剥離がなく、また、Zn層表面へのAlの露出もないため、ボイドが少なく高信頼の接続を実現することができる。
実施例17〜32
実施例17〜32は、それぞれのZn/Al/Znクラッド材を、実施例1〜16と同様の加熱実験により評価し、また、それらのクラッド材により気密封止を必要とする半導体装置を製造し、接続性を評価したものである。Zn層、Al層、Zn層の厚さが20μm、70μm、20μmであるクラッド材の評価結果を例として図１５に示す。
加熱実験による評価結果は、図１１に示した実施例1〜16と同様である。前述の気密を必要とする半導体装置は、図１３に示すように、気密封止を必要とする半導体装置21の封止材として、本接続材料10aを用いたものである。
この半導体装置21は、半導体素子1と、この半導体素子1を接続するモジュール基板23と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と半導体素子1およびワイヤ4を気密封止し、モジュール基板23に、半導体素子1およびチップ部品等をSn系の鉛フリーはんだ3、もしくは導電性接着剤、Cu粉/Sn系はんだ粉複合材料等で接続した後、接続材料10aをモジュール基板23と金属キャップ22の間に置き、N2雰囲気中で接合温度385℃、保持時間2min、荷重3kPaとして接続した。
なお、金属キャップについては、気密封止を行うために、図１４に示すように、コバール、インバー等の金属合金24とAl層102およびZn層101を一緒に冷間クラッド圧延して、接続材料一体型の金属キャップ22aとしても構わない。
実施例17〜32について、-55℃/150℃×500cycの温度サイクル試験により、気密性が維持されたものの総合評価を○とした。その結果、Zn平均結晶粒径が50μm以下であり、且つ、Zn/Al界面の合金面積割合が40％以下のクラッド材については、接合部のボイド率が10％以下になると同時に、気密性が維持された。
一方、比較例17〜32は、Zn平均結晶粒径が50μm以上、または、Zn/Al界面の合金面積割合が40％以上となるクラッド材を用いた場合である。加熱実験の結果は比較例1〜16と同様である。ボイド率および気密性について評価した結果、Zn平均結晶粒径が50μm以上、または、Zn/Al界面の合金面積割合が40％以上となるクラッド材で前述の半導体装置21を作製したところ、接合部のボイド率が10％以上となり、同時に気密性が維持されなかった。
また、図８における実施例17〜32に示す全ての接続材料について、Zn平均結晶粒径とZn-Al合金割合を変化させ、上記検討を行った。その結果、何れのクラッド材も、Zn平均結晶粒径が50μm以下、且つ、Zn/Al界面の合金面積割合が40％以下の場合に、Alの表面露出が起こらず、Zn/Al層間剥離も発生せず、接合に用いた場合は、ボイド率が10％以下となり、気密性が維持され信頼性が○となった。
以上により、実施例17〜32によれば、本実施の形態における接続材料10aを、半導体装置21の封止材として用いることにより、Zn/Al界面の剥離がなく、また、Zn層表面へのAlの露出もないため、ボイドの少なく、気密性の高い接続を実現することができる。
実施形態２
他の実施形態は、図１６に示すように、フリップチップ実装を必要とする半導体装置31のバンプとして本接続材料10bを用いたものである。この半導体装置31は、半導体素子1を有し、この半導体素子1とこれを実装する基板34は接続材料10bで接続されて構成される。
この半導体装置31の製造においては、接続材料10bを、基板34のCu配線35
にNiまたはNi/Auめっき36を施したパッドと、半導体素子1のAl配線32にZnめっき33を施した電極の間に置き、接続温度385℃で接続を行った。なお、321はAl配線のベースメタルであり、322はAl配線のキャップメタルである。その結果、Zn平均結晶粒径が50μm以下であり、且つ、Zn/Al界面の合金面積割合が40％以下のクラッド材について、接続部のボイド率10％以内となる接続を実現することができた。
この他の実施例においても、本実施の形態における接続材料10bを、半導体装置31のバンプとして用いることにより、接続部のボイド率を10％以下に低減できる。
以上、本発明者によってなされた発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
すなわち、上記説明では、本発明の適用について、半導体装置のダイボンディングを例に挙げて説明したが、ダイボンディングされる半導体装置であれば、多様な半導体装置に適用できる。これらには、例えば、オルタネータ用ダイオード、IGBTモジュール、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール等が挙げられる。
また、上記説明では、半導体装置をモジュール基板にリフロー実装する場合を例に挙げて説明したが、例えば、MCM（Multi Chip Module）構成に使用する場合にも当然に適用できるものである。
1・・・半導体素子、2・・・フレーム、3・・・はんだ、4・・・ワイヤ、5・・・リード、6・・・封止用レジン、7・・・半導体装置、8・・・ボイド、9・・・ボイド、10、10a、10b・・・接続材料、11・・・半導体装置、21・・・半導体装置、22、22a・・・金属キャップ、23・・・モジュール基板、24・・・金属合金、31・・・半導体装置、32・・・Al配線、33・・・Znめっき、34・・・基板、35・・・Cu配線、36・・・NiまたはNi/Auめっき、101・・・Zn層、102・・・Al層、103・・・Zn-Al合金、104・・・ローラー、105・・・加圧成形機。

Claims (6)

  1. Al系合金層がZn系合金層によって挟持された接続材料であって、
    前記Zn系合金層の平均結晶粒径が0.85μm 以上、50μm以下であり、且つ、前記Al系合金層と前記Zn系合金層の間に形成されるZn-Al合金の面積割合が0~40％であることを特徴とする接続材料。
  2. 請求項１に記載のAl系合金層のAl含有率が99~100％であることを特徴とする接続材料。
  3. 請求項１に記載のZn系合金層のZn含有率が90~100%であることを特徴とする接続材料。
  4. 半導体素子と、前記半導体素子を接続するフレームと、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接続するワイヤと、前記半導体素子および前記ワイヤを樹脂封止するレジンとを有する半導体装置の製造方法であって、
    前記半導体素子と前記フレームとを、請求項１乃至３のいずれか１項に記載の接続材料を溶融して接続することを特徴とする半導体装置の製造方法。
  5. 半導体素子と、前記半導体素子を接続する基板と、一端が外部端子となるリードと、前記リードの他端と前記半導体素子の電極とを接続するワイヤと、前記半導体素子及び前記ワイヤを気密封止し、前記基板に接続する金属キャップをと有する半導体装置の製造方法であって、
    前記基板と前記金属キャップとを、請求項１乃至３のいずれか１項に記載の接続材料を溶融して接続することを特徴とする半導体装置の製造方法。
  6. 半導体素子を直接回路基板に実装した半導体装置の製造方法であって、
    前記半導体素子と前記回路基板とを、請求項１乃至３のいずれか１項に記載の接続材料を溶融して接続することを特徴とする半導体装置の製造方法。
JP2009271886A 2009-11-30 2009-11-30 接続材料および半導体装置の製造方法 Expired - Fee Related JP5251849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009271886A JP5251849B2 (ja) 2009-11-30 2009-11-30 接続材料および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009271886A JP5251849B2 (ja) 2009-11-30 2009-11-30 接続材料および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011110601A JP2011110601A (ja) 2011-06-09
JP5251849B2 true JP5251849B2 (ja) 2013-07-31

Family

ID=44233357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271886A Expired - Fee Related JP5251849B2 (ja) 2009-11-30 2009-11-30 接続材料および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5251849B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742618B2 (ja) * 2011-09-16 2015-07-01 日立金属株式会社 ろう接用複合材及びその製造方法
CN115161444B (zh) * 2022-08-12 2024-01-19 山西太钢不锈钢精密带钢有限公司 低膨胀合金4j36精密箔材及其超细晶固溶热处理方法和应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173095A (ja) * 1986-01-24 1987-07-29 Showa Alum Corp はんだ付用板材
KR100307633B1 (ko) * 1999-09-09 2001-11-07 윤종용 반도체장치의 절연막 평탄화 방법

Also Published As

Publication number Publication date
JP2011110601A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
KR100953470B1 (ko) 접속 재료, 접속 재료의 제조 방법 및 반도체 장치
US6563225B2 (en) Product using Zn-Al alloy solder
CN102917835B (zh) 接合材料、接合材料的制造方法以及接合结构的制造方法
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
JP2006179735A (ja) 半導体装置およびその製造方法
Ehrhardt et al. A lead free joining technology for high temperature interconnects using Transient Liquid Phase Soldering (TLPS)
AU2009331707A1 (en) Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP5251849B2 (ja) 接続材料および半導体装置の製造方法
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
US8525330B2 (en) Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
Zhou et al. Au/Sn solder alloy and its applications in electronics packaging
JP5533223B2 (ja) 接合材料およびその製造方法、半導体装置およびその製造方法
JP2009039769A (ja) 接合シート
Siow et al. Patent landscape and market segments of sintered silver as die attach materials in microelectronic packaging
JP6078577B2 (ja) 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP6543890B2 (ja) 高温はんだ合金
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ
JP2012142320A (ja) 半導体装置の製造方法
JP2011189399A (ja) 接続材料の製造方法、接続材料及びそれを用いた半導体装置
JP2011167713A (ja) 接続材料、接続材料の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees