JP5152125B2 - 接続材料、接続材料の製造方法、および半導体装置 - Google Patents

接続材料、接続材料の製造方法、および半導体装置 Download PDF

Info

Publication number
JP5152125B2
JP5152125B2 JP2009186960A JP2009186960A JP5152125B2 JP 5152125 B2 JP5152125 B2 JP 5152125B2 JP 2009186960 A JP2009186960 A JP 2009186960A JP 2009186960 A JP2009186960 A JP 2009186960A JP 5152125 B2 JP5152125 B2 JP 5152125B2
Authority
JP
Japan
Prior art keywords
based alloy
alloy layer
connection
semiconductor device
connection material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009186960A
Other languages
English (en)
Other versions
JP2009285732A (ja
Inventor
靖 池田
正英 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009186960A priority Critical patent/JP5152125B2/ja
Publication of JP2009285732A publication Critical patent/JP2009285732A/ja
Application granted granted Critical
Publication of JP5152125B2 publication Critical patent/JP5152125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、接続材料の技術に関し、特に、この接続材料の構造および製造方法、さらにこの接続材料を用いた半導体装置、パワー半導体装置、パワーモジュールなどに適用して有効な技術に関する。
本発明者が検討した技術として、接続材料を用いた半導体装置について、図１及び図２を用いて説明する。図１は、従来の半導体装置の構造を示す図である。図２は、再溶融したはんだによるフラッシュを説明する図である。
図１に示すように、半導体装置７は、半導体素子１がフレーム２上にはんだ３により接続され、ワイヤ４によりリード５のインナーリードと半導体素子１の電極がワイヤボンディングされた後、封止用レジン６あるいは不活性ガスにより封止されて製造される。
この半導体装置７は、Ｓｎ−Ａｇ−Ｃｕ系の中温の鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Ｓｎ−Ａｇ−Ｃｕ系鉛フリーはんだの融点は約２２０℃と高く、リフロー接続の際に接続部が最高２６０℃まで加熱されることが想定される。そのため、温度階層を目的として半導体装置内部の半導体素子のダイボンディングには、２９０℃以上の融点を有する高鉛はんだが使用される。高鉛はんだは、構成成分として８５ｗｔ．％以上の鉛を含有しており、２００６年７月より施行されているＲｏＨＳ指令で禁止されているＳｎ−Ｐｂ共晶はんだに比べて環境への負荷が大きい。よって、高鉛はんだに替わる代替接続材の開発が切望されている。
現在、既に開発されているＳｎ−Ａｇ−Ｃｕ系等のはんだは融点が２６０℃以下であるため、半導体素子のダイボンディングに使用した場合、２次実装時（最高温度２６０℃）にはんだが溶融してしまう。接続部周りがレジンでモールドされている場合、内部のはんだが溶融すると、溶融時の体積膨張により、図２に示すように、フラッシュと言って封止用レジン６とフレーム２の界面からはんだ３が漏れ出すことがある。あるいは、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド８が形成され不良品となる。代替材料の候補としては、融点の面からＡｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ等のＡｕ系はんだ、Ｚｎ、Ｚｎ−Ａｌ系のはんだおよびＢｉ、Ｂｉ−Ｃｕ、Ｂｉ−Ａｇ等のはんだが報告されており、世界中で検討が進められている。
しかしながら、Ａｕ系のはんだは、構成成分としてＡｕを８０ｗｔ．％以上含有しており、コストの面で汎用性に難がある。Ｂｉ系はんだは、熱伝導率が約９Ｗ／ｍＫと現行の高鉛はんだより低く、高放熱性が要求されるパワー半導体装置およびパワーモジュール等への適用は難しいと推定できる。また、ＺｎおよびＺｎ−Ａｌ系はんだは、約１００Ｗ／ｍＫと高い熱伝導率を有するが、濡れにくく（特にＺｎ−Ａｌ系はんだ）、はんだが硬く、接続後の冷却時に熱応力によって半導体素子が破壊しやすい等の問題がある。
特許文献１や特許文献２では、Ａｌ：１〜７ｗｔ．％、Ｍｇ：０．５〜６ｗｔ．％、Ｇａ：０．１〜２０ｗｔ．％、Ｐ：０．００１〜０．５ｗｔ．％、残部をＺｎ、Ｇｅ：２〜９ｗｔ．％、Ａｌ：２〜９ｗｔ．％、Ｐ：０．００１〜０．５ｗｔ．％、残部をＺｎあるいはＧｅ：２〜９ｗｔ．％、Ａｌ：２〜９ｗｔ．％、Ｍｇ：０．０１〜０．５ｗｔ．％、Ｐ：０．００１〜０．５ｗｔ．％、残部をＺｎとすることにより、Ｚｎ系はんだ合金のＣｕやＮｉに対する濡れ性の向上および融点低下をさせている。しかしながら、ＡｌやＭｇを成分とするため、接続時の加熱によりＡｌ酸化物およびＭｇ酸化物が溶融部表面に膜を生成する。これらの膜が濡れを阻害するため、スクラブ等により機械的に膜を破らない限り、十分に濡れが得られない恐れがある。また、はんだの硬さに関して、改善がなされていないため、接続後の冷却時あるいは温度サイクル時の熱応力による半導体素子の破壊に対する改善が期待できない。
特許文献３では、Ｚｎ−Ａｌ系合金の最表面にＩｎ、Ａｇ、Ａｕ層を設けることにより、Ｚｎ−Ａｌ系合金表面の酸化を抑制し、濡れ性の向上を図っている。しかしながら、Ｉｎ、ＡｇおよびＡｕ層を設けるためには、Ｚｎ−Ａｌ表面にめっきおよび蒸着等の処理が不可欠であり、材料製造のプロセス増加に繋がる。また、上記と同様に、Ｉｎを添加した場合に硬さを低下させることが可能であるが、接続後の冷却時の熱応力による半導体素子の破壊を抑制するほどの効果は期待できない。
特開２００２−３５８５３９号公報 特開２００４−３５８５４０号公報 特開２００２−２６１１０４号公報
本発明者は、Ｚｎ−Ａｌ系合金により高鉛はんだの代替が図れるのではないかと考えた。上記の従来技術においては、以下の点について配慮がなされていなかった。Ｚｎ−Ａｌ系合金にＡｌが含有されるために、十分な濡れを確保できない。Ｚｎ−Ａｌ系合金に表面処理を行うことにより、材料製造時のプロセスが増加する。接続後の冷却時あるいは温度サイクル時の熱応力による半導体素子の破壊を抑制できない。
そこで、本発明の目的は、これらの点に配慮して、２６０℃以上の融点を有するＺｎ−Ａｌ系合金を接続に適用すること、接続時の濡れを改善すること、材料製造時のプロセスを低減すること、熱応力に対する接続信頼性を向上することを可能とする接続材料を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、Ａｌ系合金層の最表面にＺｎ系合金層を設けた接続材料を提供するものである。特に、前記Ａｌ系合金層のＡｌ含有率が９９〜１００ｗｔ．％である接続材料、または、前記Ｚｎ系合金層のＺｎ含有率が９０〜１００ｗｔ．％である接続材料を提供するものである。
また、本発明は、Ｚｎ系合金層の上にＡｌ系合金層、その上にＺｎ系合金層となる接続材料をクラッド圧延、または、加圧成形により製造する接続材料の製造方法を提供するものである。
また、本発明は、前記接続材料を用いて、半導体素子をフレームに接続する半導体装置（ダイボンディング構造）、金属キャップを基板に接続する半導体装置（気密封止構造）、バンプにより接続する半導体装置（フリップチップ実装構造）を提供するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、Ａｌ系合金層の最表面にＺｎ系合金層を設けた接続材料を用いるため、接続時に接続材料の表面のＡｌ酸化膜の形成が抑制され、良好な濡れを得ることができる。また、接続後にＡｌ系合金層が応力緩衝材として機能するため、高い接続信頼性を得ることができる。この結果、２６０℃以上の融点を有するＺｎ−Ａｌ系合金を接続に適用すること、接続時の濡れを改善すること、材料製造時のプロセスを低減すること、熱応力に対する接続信頼性を向上することが可能となる。
従来の半導体装置の構造を示す図である。 図１の半導体装置において、再溶融したはんだによるフラッシュを説明する図である。 本発明の実施の形態において、クラッド圧延を説明する図である。 本発明の実施の形態において、加圧成形を説明する図である。 本発明の実施の形態における接続材料の断面を示す図である。 図５の接続材料の構成を示す図である。 本発明の実施の形態において、図６の接続材料（実施例１〜１２）を用いた半導体装置の断面を示す図である。 図７の半導体装置において、接続材料による接続部の断面写真を示す図である。 図７の半導体装置において、濡れ性およびリフロー試験の結果を比較例と共に示す図である。 本発明の実施の形態において、図６の接続材料（実施例１３〜２４）を用いた別の半導体装置の断面を示す図である。 図７の半導体装置において、接続材料一体型の金属キャップを示す図である。 図１０の半導体装置において、濡れ性の結果を比較例と共に示す図である。 本発明の実施の形態において、図６の接続材料を用いたさらに別の半導体装置の断面および実装構造を示す図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（本発明の実施の形態の概要）
第１の発明は、Ａｌ系合金層の最表面にＺｎ系合金層を設けた接続材料を提供することにある。Ｚｎ−Ａｌ合金の場合、Ａｌが成分であるために、溶融した瞬間にＡｌ酸化物膜が表面に形成されるため、機械的に酸化物膜を破らなければ、十分な濡れが得られない。本発明の場合、接続材料の表面が不純物程度にしかＡｌを含有しないＺｎ系合金であるため、接続時にＺｎ系合金とＡｌ系合金が反応してＡｌ酸化物膜が形成される前に十分な濡れを確保することができる。また、接続時に溶融部はＺｎ−Ａｌ系合金となるので、融点は３８０℃近傍まで低下する。よって、Ｚｎの融点４２０℃より低下するため、純Ｚｎに比べて接続後の冷却時に発生する熱応力を低減でき、半導体素子の破壊を抑制できる。接続時にＡｌ合金層を残存させることにより、軟らかいＡｌが応力緩衝材として機能するため、接続信頼性を向上することができる。接続時にＺｎの融点４２０℃まで温度を上げなくても３８０℃以上の温度であれば、接触したＺｎ層とＡｌ層の間で拡散が進み、融点３８０℃のＺｎ−Ａｌ共晶が形成されるため、接続が可能となる。
第２の発明は、前記Ａｌ系合金層のＡｌ含有率が９９〜１００ｗｔ．％である接続材料を提供することにある。Ａｌの純度が１００％に近づくほど軟らかくなり、応力緩衝機能を得ることが容易になる。一方、Ａｌ純度が９９ｗｔ．％未満の場合、０．２％耐力および硬さが硬くなるため、応力緩衝機能を得ることが難しくなる。０．２％耐力は、３０Ｎ／ｍｍ2以下になることが望ましい。Ａｌ層の厚さは、３０〜２００μｍにすることが好ましい。厚さが３０μｍ以下の場合、熱応力を十分に緩衝できないため、チップクラックが発生する場合がある。厚さが２００μｍ以上の場合、Ａｌ，Ｍｇ，Ａｇ，ＺｎはＣｕフレームより熱膨張率が大きいため、熱膨張率の効果が大きくなり、チップクラック発生等の信頼性の低下に繋がる場合がある。
第３の発明は、前記Ｚｎ系合金層のＺｎ含有率が９０〜１００ｗｔ．％（主成分以外から見た場合はＡｌ含有率が０．０１ｗｔ．％未満）である接続材料を提供することにある。Ｚｎ系合金に含まれるＡｌが０．０１ｗｔ．％以上になると、接続時に接続材料の表面にＡｌ酸化物膜量の増加により、良好な濡れが得られない恐れがある。Ｚｎ系合金層の厚さは５〜１００μｍにすることが望ましい。５μｍ未満の場合、接続部全域の濡れを確保することが難しくなる。
第４の発明は、Ｚｎ系合金層の上にＡｌ系合金層、その上にＺｎ系合金層となる接続材料をクラッド圧延により製造する製造方法を提供することにある。図３に示すように、ローラー１０３を用いてクラッド圧延を行うと、Ｚｎ系合金層１０１ａとＡｌ系合金層１０２ａが接触すると同時に圧力によって大きな変形が生じるため、Ｚｎ系合金層１０１ａおよびＡｌ系合金層１０２ａの表面に形成されていた酸化物膜が破れ、新生面により金属接合される。クラッド圧延では、ＺｎとＡｌの拡散が顕著になる温度まで熱負荷がかからない。よって、Ａｌが表面のＺｎ層を拡散し最表層まで達することはなく、接続時に良好な濡れを得ることが可能となる。
第５の発明は、Ｚｎ系合金層の上にＡｌ系合金層、その上にＺｎ系合金層となる接続材料を加圧成形により製造する製造方法を提供することにある。図４に示すように、加圧成形機１０４を用いて加圧成形を行うと、Ｚｎ系合金層１０１ｂとＡｌ系合金層１０２ｂが接触すると同時に圧力によって大きな変形が生じるため、Ｚｎ系合金層１０１ｂおよびＡｌ系合金層１０２ｂの表面に形成されていた酸化物膜が破れ、新生面により金属接合される。加圧成形において、ＺｎとＡｌの拡散が顕著になる温度まで熱負荷がかからないようにすれば、Ａｌが表面のＺｎ層を拡散し最表層まで達することはなく、接続時に良好な濡れを得ることが可能となる。
以下において、前述した第１〜第５の発明に基づいた実施の形態および実施例を具体的に説明する。ここでは、主に半導体装置、パワー半導体装置、パワーモジュール等のダイボンディングに用いるクラッド圧延により製造した接続材料を例に説明する。
（実施の形態）
本発明の実施の形態における接続材料の断面を図５に示す。本実施の形態における接続材料は、下からＺｎ系合金層（単にＺｎ層、Ｚｎとも記す）１０１、中間がＡｌ系合金層（単にＡｌ層、Ａｌとも記す）１０２、一番上がＺｎ系合金層（単にＺｎ層、Ｚｎとも記す）１０１となる。この接続材料は、前述した図３に示すように、Ｚｎ系合金層１０１ａ、Ａｌ系合金層１０２ａ、Ｚｎ系合金層１０１ａを重ねて圧延加工する、すなわちクラッド圧延を行うことで製造した。
この製造した全ての接続材料（ここではクラッド材と呼ぶ）を図６に示す。クラッド材１は、Ｚｎ層、Ａｌ層、Ｚｎ層の厚さがそれぞれ１０、５０、１０μｍである。クラッド材２は２０、５０、２０μｍ、クラッド材３は２０、１００、２０μｍである。
（実施例１〜１２）
実施例１〜１２は、図７に示すように、半導体装置１１のダイボンディングに接続材料１０を用いたものである。この半導体装置１１は、半導体素子１と、この半導体素子１を接続するフレーム２と、一端が外部端子となるリード５と、このリード５の他端と半導体素子１の電極とを接続するワイヤ４と、半導体素子１およびワイヤ４を樹脂封止する封止用レジン６とを有し、半導体素子１とフレーム２は接続材料１０で接続されて構成される。
この半導体装置１１の製造においては、Ｃｕむく、あるいはＮｉ、Ｎｉ／Ａｇ、Ｎｉ／Ａｕめっきを施したフレーム２上に接続材料１０を供給し、半導体素子１を積層した後、加圧しながらＮ2雰囲気中で４００℃、１ｍｉｎ．加熱してダイボンディングを行った。その際の接続部の断面を図８に示す。フレーム２と接続材料１０のＡｌ層の間は、接続時にＺｎとＡｌが反応することで形成されたＺｎ−Ａｌ合金層になっている。半導体素子１と接続材料１０のＡｌ層の間も同様である。その後、半導体素子１とリード５間をワイヤ４でワイヤボンディングし、１８０℃で封止用レジン６で封止を行った。
実施例１〜１２（図６のクラッド材１，２，３を使用）について、ダイボンディング時の濡れ性および半導体装置を最高温度２６０℃以上でリフロー試験を３回行った後の接続維持性について評価した結果を図９に示す。濡れ性については、半導体素子の面積に対して９０％以上の濡れが得られた場合に○、９０％未満７５％以上の場合を△、７５％未満の場合を×とした。２６０℃（最高温度）のリフロー試験については、リフロー試験前の接続面積に対し、リフロー試験後の接続面積が５％以上減少したものを×、５％未満の場合を○とした。
この評価の結果、クラッド材１，２，３（Ｚｎ／Ａｌ／Ｚｎ）の接続材料を用いて接続した場合、Ｎｉ、Ｎｉ／Ａｇ、Ｎｉ／Ａｕめっきのフレームに対しては、９０％以上の濡れを得られた。ただし、Ｃｕむくのフレームに対しては、約８０％の濡れとなり、△となった。２６０℃のリフロー試験については、実施例１〜１２のいずれの場合も試験前後で接続面積は変化しなかった。
一方、従来の接続材料（Ｚｎ−６Ａｌ（ｗｔ．％）、Ｚｎ）を用いた比較例１〜４の場合は、溶融したＺｎ−Ａｌ合金の表面に強固なＡｌ酸化物膜が形成されているため、いずれもフレームに対して７５％未満の濡れとなった。特に、Ｃｕむく、Ｎｉめっきのフレームの場合には、ほとんど濡らすことが出来なかった。比較例５〜８の場合、Ｚｎの融点４２０℃以上の温度で接続を行うことで、９０％以上の濡れが得られた。しかしながら、接続後の冷却時に半導体素子とＣｕ製フレームの熱膨張率差によって生じる熱応力を緩和できず、半導体素子が破壊するものが生じた。破壊を免れたものについて半導体装置を製造してリフロー試験を行ったところ、半導体素子の破壊が生じた。
以上により、実施例１〜１２によれば、本実施の形態における接続材料１０を、半導体装置１１のダイボンディングに用いることにより、Ａｌを０．０１ｗｔ．％以上含まないＺｎ系合金層をＡｌ系合金層の最表面に設けるため、接続時に接続材料の表面のＡｌ酸化膜の形成が抑制され、Ｚｎ−Ａｌ合金では得られない良好な濡れを得ることができる。また、接続後にＡｌ系合金層を残存させた場合、軟らかいＡｌが応力緩衝材として機能するため、高い接続信頼性を得ることができる。
（実施例１３〜２４）
実施例１３〜２４は、図１０に示すように、気密封止を必要とする半導体装置２１の封止材として本接続材料１０ａを用いたものである。この半導体装置２１は、半導体素子１と、この半導体素子１を接続するモジュール基板２３と、一端が外部端子となるリード５と、このリード５の他端と半導体素子１の電極とを接続するワイヤ４と、半導体素子１およびワイヤ４を気密封止し、モジュール基板２３に接続する金属キャップ２２とを有し、モジュール基板２３と金属キャップ２２は接続材料１０ａで接続されて構成される。なお、この半導体装置２１においては、モジュール基板２３上にチップ部品等も接続されている。
この半導体装置２１の製造においては、モジュール基板２３に、半導体素子１およびチップ部品等をＳｎ系の鉛フリーのはんだ３、もしくは導電性接着剤、Ｃｕ粉／Ｓｎ粉複合材等で接続した後、接続材料１０ａをモジュール基板２３と金属キャップ２２の間に置き、４００℃で加圧しながら接続を行った。
なお、金属キャップについては、気密封止を行うために、図１１に示すように、コバール、インバー等の金属合金２４とＡｌ系合金層１０２およびＺｎ系合金層１０１を一緒にクラッド圧延で加工して、接続材料一体型の金属キャップ２２ａとしても構わない。
実施例１３〜２４（図６のクラッド材１，２，３を使用）について、ダイボンディング時の濡れ性について評価した結果を図１２に示す。濡れ性については、封止面積に対して気密が維持可能な濡れが得られた場合に○、ボイド、クラック等で気密を維持できない場合を×とした。
この評価の結果、クラッド材１，２，３（Ｚｎ／Ａｌ／Ｚｎ）の接続材料を用いて接続した場合、Ｎｉ、Ｎｉ／Ａｇ、Ｎｉ／Ａｕめっきのフレームに対しては、十分に気密を維持できる濡れが得られた。ただし、Ｃｕむくのフレームに対しては、未濡れおよびボイドにより、×となった。
一方、従来の接続材料（Ｚｎ−６Ａｌ（ｗｔ．％））を用いた比較例９〜１２の場合は、溶融したＺｎ−Ａｌ合金の表面に強固なＡｌ酸化物膜が形成されているため、未濡れ、ボイドにより気密封止ができなかった。
以上により、実施例１３〜２４によれば、本実施の形態における接続材料１０ａを、半導体装置２１の封止材として用いることにより、接続時に接続材料の表面のＡｌ酸化膜の形成が抑制され、十分に気密を維持できる濡れを得ることができる。
図１０に示すような半導体装置２１においては、鉛フリーのはんだ３の代わりに、本接続材料１０を用いて半導体素子１とモジュール基板２３を接続することも可能であり、この場合には前記実施例１〜１２と同様の効果を得ることができる。
（他の実施例）
他の実施例は、図１３に示すように、フリップチップ実装を必要とする半導体装置３１のバンプとして本接続材料１０ｂを用いたものである。この半導体装置３１は、半導体素子１を有し、この半導体素子１とこれを実装する基板３４は接続材料１０ｂで接続されて構成される。
この半導体装置３１の製造においては、接続材料１０ｂを、基板３４のＣｕ配線３５にＮｉまたはＮｉ／Ａｕめっき３６を施したパッドと、半導体素子１のＡｌ配線３２にＺｎめっき３３を施した電極の間に置き、３８０℃で加圧しながら接続を行った。
この他の実施例においても、本実施の形態における接続材料１０ｂを、半導体装置３１のバンプとして用いることにより、接続時に接続材料の表面のＡｌ酸化膜の形成が抑制され、良好な濡れを得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
すなわち、上記説明では、本発明の適用について、半導体装置のダイボンディングを例に挙げて説明したが、ダイボンディングさせる半導体装置であれば多様な半導体装置に適用できる。これらには、例えば、オルタネータ用ダイオード、ＩＧＢＴモジュール、ＲＦモジュール等のフロントエンドモジュール、自動車用パワーモジュール等が挙げられる。
また、上記説明では、半導体装置をモジュール基板にリフロー実装する場合を例に挙げて説明したが、例えば、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）構成に使用する場合にも当然に適用できるものである。
１…半導体素子、２…フレーム、３…はんだ、４…ワイヤ、５…リード、６…封止用レジン、７…半導体装置、８…ボイド、 １０，１０ａ，１０ｂ…接続材料、 １１…半導体装置、 ２１…半導体装置、２２，２２ａ…金属キャップ、２３…モジュール基板、２４…金属合金、 ３１…半導体装置、３２…Ａｌ配線、３３…Ｚｎめっき、３４…基板、３５…Ｃｕ配線、３６…ＮｉまたはＮｉ／Ａｕめっき、 １０１…Ｚｎ系合金層、１０２…Ａｌ系合金層、１０３…ローラー、１０４…加圧成形機。

Claims (4)

  1. Ａｌ系合金層と、前記Ａｌ系合金層の最表面に設けられたＺｎ系合金層とからなり、
    前記Ｚｎ系合金層のＡｌ含有率が０．０１ｗｔ．％未満であり、前記Ａｌ系合金層のＡｌ含有率が９９〜１００ｗｔ．％であり、前記Ａｌ系合金層の厚さが３０μｍより大きく２００μｍより小さいことを特徴とする接続材料。
  2. 請求項１記載の接続材料において、
    前記Ｚｎ系合金層のＺｎ含有率が９０〜１００ｗｔ．％であることを特徴とする接続材料。
  3. 請求項１記載の接続材料において、
    前記Ｚｎ系合金層は、前記Ａｌ系合金層の対向する２つの最表面にそれぞれ設けられていることを特徴とする接続材料。
  4. 第１のＺｎ系合金層の上にＡｌ系合金層を重ね、前記Ａｌ系合金層の上に第２のＺｎ系合金層を重ねて、クラッド圧延または加圧成形により製造し、
    前記第１のＺｎ系合金層および前記第２のＺｎ系合金層は、Ｚｎ含有率が９０〜１００ｗｔ．％で、Ａｌ含有率が０．０１ｗｔ．％未満であり、前記Ａｌ系合金層のＡｌ含有率が９９〜１００ｗｔ．％であり、前記Ａｌ系合金層の厚さが３０μｍより大きく２００μｍより小さいことを特徴とする接続材料の製造方法。
JP2009186960A 2009-08-12 2009-08-12 接続材料、接続材料の製造方法、および半導体装置 Active JP5152125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009186960A JP5152125B2 (ja) 2009-08-12 2009-08-12 接続材料、接続材料の製造方法、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009186960A JP5152125B2 (ja) 2009-08-12 2009-08-12 接続材料、接続材料の製造方法、および半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006314168A Division JP4390799B2 (ja) 2006-11-21 2006-11-21 接続材料、接続材料の製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
JP2009285732A JP2009285732A (ja) 2009-12-10
JP5152125B2 true JP5152125B2 (ja) 2013-02-27

Family

ID=41455469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009186960A Active JP5152125B2 (ja) 2009-08-12 2009-08-12 接続材料、接続材料の製造方法、および半導体装置

Country Status (1)

Country Link
JP (1) JP5152125B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159544A (ja) * 2010-02-02 2011-08-18 Nec Corp 給電構造
JP5533223B2 (ja) * 2010-05-12 2014-06-25 日立金属株式会社 接合材料およびその製造方法、半導体装置およびその製造方法
JP2012000629A (ja) * 2010-06-16 2012-01-05 Hitachi Ltd 接続材料、半導体装置、およびその製造方法
JP5601275B2 (ja) 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
JP6460160B2 (ja) * 2017-06-27 2019-01-30 日立金属株式会社 電気接続用部材、電気接続構造、および電気接続用部材の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877784A (ja) * 1981-10-30 1983-05-11 Yamaha Motor Co Ltd 複合材料の製造方法
JPS62173095A (ja) * 1986-01-24 1987-07-29 Showa Alum Corp はんだ付用板材
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品

Also Published As

Publication number Publication date
JP2009285732A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP4262672B2 (ja) 半導体装置およびその製造方法
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
US8525330B2 (en) Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
JP5251849B2 (ja) 接続材料および半導体装置の製造方法
JP2009039769A (ja) 接合シート
JP6078577B2 (ja) 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP2007222939A (ja) ロウ材シートおよびその製造方法ならびに電子部品用パッケージ
JP2012142320A (ja) 半導体装置の製造方法
JP2011189399A (ja) 接続材料の製造方法、接続材料及びそれを用いた半導体装置
JP4668729B2 (ja) 半導体装置の製造方法
JP2011167713A (ja) 接続材料、接続材料の製造方法及び半導体装置
JP2004165342A (ja) ハーメチックシール方法および半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5152125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3