JP2010073908A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010073908A
JP2010073908A JP2008240194A JP2008240194A JP2010073908A JP 2010073908 A JP2010073908 A JP 2010073908A JP 2008240194 A JP2008240194 A JP 2008240194A JP 2008240194 A JP2008240194 A JP 2008240194A JP 2010073908 A JP2010073908 A JP 2010073908A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
connection
semiconductor element
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008240194A
Other languages
English (en)
Other versions
JP2010073908A5 (ja
Inventor
Yasushi Ikeda
靖 池田
Satoshi Matsuyoshi
松吉　　聡
Shinji Hiramitsu
真二 平光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008240194A priority Critical patent/JP2010073908A/ja
Publication of JP2010073908A publication Critical patent/JP2010073908A/ja
Publication of JP2010073908A5 publication Critical patent/JP2010073908A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】Zn-Al合金はんを用いた場合の、Alの濡れ性の低下、濡れ性の低下を抑える酸化防止材料使用時のコスト高、材料作製のプロセスの増加、及び接続後冷却時あるいは温度サイクル時の熱応力による半導体素子破壊を防止する半導体装置およびその製造方法を提供する。
【解決手段】半導体素子４と、被接続部材５と、半導体素子と被接続部材とを接続する第一の接続層とを有して構成される半導体装置であって、第一の接続層は、Al層１の両面にZn-Al合金層３１a、３１bが設けられた構成であることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、厳しい温度環境下で使用される半導体装置およびその製造方法に関する。
従来、車両用交流発電機に用いられる半導体装置はエンジン近傍に設置されるため２００℃程度の耐熱温度が要求され、半導体素子の接続材料として、例えば固相線が３００℃付近の高Pbはんだ（例えば９５wt.％のPbと５wt.％のSnを含む固相線３００℃液相線３１４℃のPb-Sn合金）が使用されてきた。
一方、車両用交流発電機に用いられる半導体装置は厳しい温度サイクルに耐えることのできる構造であることが要求され、半導体素子と電極との熱膨張率の差に基づく熱応力への対策も不可欠であった。この熱応力を低減する構造として、下記特許文献１乃至５に開示されている構造がある。
しかしながら、近年、半導体装置の大電流化に伴う半導体素子発熱量の増大により、半導体素子接続部の温度が２００℃を超える可能性が出てきている。また、SiC、GaNといった２００℃より高い温度で動作可能な半導体素子の実用化も進みつつあり、使用状態の耐熱として２５０℃程度が要求されるようになってきている。
また、従来、半導体装置に使用されてきた上記高Pbはんだは３００℃程度の融点を有するが、高PbはんだはPb含有率が高いため、環境保護の観点から環境負荷の高いPbを排除し他の代替接続材料を使用した半導体装置その他の接続構造体が要求されるようになってきている。
さらに、使用される半導体素子の薄型化に伴い、半導体素子の破壊を起こさないために、接続は一般的に４００℃以下の温度で行うことが望ましいとされている。
一般的に、２５０℃以上の融点を有し、かつ４００℃以下で接続可能なPbを含まない合金としては、Au系合金（Au-２０Sn(共晶、２８０℃)、Au-１２Ge(共晶、３５６℃)、Au-３.１５Si（共晶、３６３℃）等）、Bi系合金（Bi(２７２℃)、Bi-Ag(２６５℃)等）およびZn-Al合金(共晶３８０℃)がある。しかし、Au系合金は、Auを主成分とするため、資源枯渇およびコスト面の理由から汎用的に使用することは難しい。
また、Bi系合金は、Biを主成分とするため、硬くて脆く加工が極めて難しく、一般的にシート状・ワイヤ形状の接続材料が使用される半導体装置の接続に汎用的に使用することは難しい。また、２００℃近傍の高温で使用される半導体装置は、被接続部材の露出部の変色および酸化を防ぐために被接続部材にNiめっきを施すことが多く、半導体素子のメタライズにもNiが使用されることが多いが、BiはNiとの反応性が極めて高いため、接続時あるいは２５０℃保持時に反応が進みNiめっきが消失することで、接続強度が低減する恐れがある。
一方、Zn-Al合金は、Au系合金に比べて低コストであり、Bi系合金のような脆さもない。また、非特許文献１では、Zn-４AlおよびZn-４Al-１Cu合金で素子とNi部材を４２０℃接続した場合のNiとAlとの反応が極めて遅いことが報告されている。また、上記条件でNi部材を接続したものを２００℃と３００℃で高温保持した場合にも、接続部の界面反応が極めて遅いことが報告されていることから、Zn-Al合金でNi部材を接続することで２５０℃耐熱性を得ることができる。
特開平７-２２１２３５号公報 特開平７-１６１８７７号公報 特開２００２-１４２４２４号公報 特開２００２-２６１２１０号公報 特開２００２-３５９３２８号公報 高久等、「Zn-Al基鉛フリー高温はんだとCuおよびNi基板との界面反応」Mate２００７、p.２０１
しかし、Zn-Al合金は成分として酸化膜を形成しやすいAlを含むため、被接続部材に濡れ拡がりにくいという課題がある。Zn-Al合金の最表面にAg層およびAu層を設けることにより、Zn-Al合金表面の酸化を抑制し濡れ性向上を図る方法があるが、AgやAuを用いることでコストが高くなるという問題に加えて、Ag層およびAu層を設けるためには、Zn-Al合金表面にめっきおよび蒸着等の処理が不可欠であり、材料作製のプロセスが増加するという課題がある。
また、Zn-Al合金は高PbはんだやSn系Pbフリーはんだに比べて硬いため、はんだ接続後冷却時あるいは温度サイクル時の熱応力による半導体素子破壊の可能性がある。Inを添加することでZn-Al合金の硬度を低下させる方法があるが、Inの添加による効果では接続後冷却時の熱応力による半導体素子破壊を抑制するほどの効果は期待できない。
本発明の目的は、接続信頼性を向上させた半導体装置およびその製造方法を提供することである。
上記課題を解決するために本発明では、半導体素子と、被接続部材と、前記半導体素子と前記被接続部材とを接続する第一の接続層とを有して構成される半導体装置において、前記第一の接続層を、Al層の両面にZn-Al合金層を設けて構成した。
また、本発明では、半導体装置の製造方法において、半導体素子、Al層の両面にZn層を積層し圧力をかけて前記Al層表面のAl酸化膜を破り作製した第一の複合材料、被接続部材の順に配置する第一工程と、前記第一工程で配置した前記半導体素子、前記第一の複合材料、前記被接続部材とをZn-Al合金の共晶温度以上に加熱して、前記第一の複合材料のAl層を残すように、前記第一の複合材料のAl層の一部と前記第一の複合材料の第一のZn層および第二のZn層とをそれぞれ反応させて、第一のZn-Al合金層および第二のZn-Al合金層を形成する第二工程とを有して構成した。
本発明によれば、接続信頼性を向上させた半導体装置およびその製造方法を提供することができる。
本発明における半導体装置およびその製造方法を、図１乃至図７を用いて説明する。
まず、半導体素子と被接続部材とを接続する複合材料の作製方法について、図２乃至図４を用いて説明する。複合材料は、図２に示すようにAl層１の両面にZn層２a,２bを積層し積層部材１０２を作成後、図３に示すようにロール１７を用いて圧力をかけクラッド圧延を施すことにより作製する。積層前の状態では、Al層１およびZn層２a,２bはいずれも大気に曝されているため、図２に示すようにAl層１およびZn層２a,２bの表面は大気中の酸素と反応してそれぞれAl酸化膜２０およびZn酸化膜２１a,２１bで覆われている。圧延によりAl層１およびZn層２a,２bを大きく変形させることで、Al層１とZn層２a,２bとの接触界面３a,３bにおいてAl層１の表面を覆うAl酸化物２０およびZn層２a,２bの表面を覆うZn酸化物２１a,２１bの膜が破れて、酸化膜に覆われていないAl層１とZn層２a,２bとがそれぞれ直接接触して金属接合し、複合材料１０１が作製される。また、クラッド圧延の代わりに、図４のように金型１８に積層部材１０２を設置しプレス加工を施すことで、複合材料１０１を作製してもよい。この場合も、Al層１およびZn層２a,２bを大きく変形させることで、Al層１とZn層２a,２bの接触界面３a,３bにおいてAl酸化物２０とZn酸化物２１a,２１bの膜が破れた状態で、Al層１とZn層２a,２bとをそれぞれ金属接合し、複合材料１０１を作製することができる。
図３および図４に示した方法により複合材料１０１を作製することで、接触界面３a,３bにおいてそれぞれの表面の酸化膜２０,２１a,２１bが破れた部分においてAl層１の両面にZn層２a,２bを金属接合させることができるため、金属接合後はAl層１とZn層２a,２bの接触界面３a,３bに酸化膜が形成されることがなく、半導体素子および接続部材とのはんだ接続時にAl酸化膜により濡れ性が低下することを防止することができる。なお、図３乃至図５に示した方法による金属接合後もZn層２a,２bの表面は大気に曝されるため、再度Zn酸化膜が形成されるが、Alと比較してZnの酸化の進行は遅く、Zn酸化膜によるはんだ接続時の濡れ性の低下は問題とならない。
次に、複合材料１０１を介して半導体素子と被接続部材とを接続する際の接続部の反応について、図１を用いて説明する。
接続前の様子は図１(a)に示すように、半導体素子４、複合材料１０１、被接続部材５とが層状に配置されており、半導体素子４の表面および被接続部材５の表面には、露出部の変色および酸化を防ぐためにNi系メタライズ層９a,９bがそれぞれ施されている。このとき複合材料１０１は、図３または図４で示したような方法により作製され、酸化膜に覆われていないAl層１とZn層２a,２bとの直接接触により金属接合したZn層２a、Al層１、Zn層２bを有して構成される。
図１(a)に示したこれらの部材を加熱したときの様子は図１(b)に示すように、加熱によりAl層１とZn層２a,２bとの接続界面ではAl分子とZn分子との拡散が始まり、Zn-Al共晶温度（３８１℃）以上の温度になるとAl層１とZn層２a,２bとの接続界面で溶融が始まり、Zn-Al共晶組成近傍の合金組成のZn-Alの液相３０a,３０bが形成される。溶融がさらに進んだ様子は図１(c)に示すように、溶融部がさらに拡がることにより、Zn-Alの液相３０a,３０bを介してAlとNi系メタライズ９a,９bとがそれぞれ反応してNi-Al化合物層４０a,４０bが形成される。また、Al層１とZn層２a,２bとの反応により、Zn-Alの液相３０a,３０bおよびAlのZn固溶体層６a,６bが形成される。
接続後冷却して凝固した状態は図１(d)に示すように、半導体素子４と被接続部材５とが接続層１００aを介して接続される。接続層１００aはZn-Al合金層３１a、Al層１、Zn-Al合金層３１bを有し、Zn-Al合金層３１a,３１bはAlのZn固溶体層６a,６bとZn-Al共晶層７a,７bとをそれぞれ有する。Zn-Al共晶層７a,７bおよびAlのZn固溶体層６a,６bにより構成されるZn-Al合金層３１a,３１bは金属間化合物ではないため、半導体装置４と被接続部材５との接続部が脆化することがなく、高い接続信頼性が得られる。
また、半導体素子４と接続層１００aとの間には半導体素子４側からNi系メタライズ層９aとNi-Al化合物層４０aが、被接続部材５と接続層１００aとの間には被接続部材５側からNiメタライズ層９bとNi-Al化合物層４０bとがそれぞれ形成されている。
ここでは、半導体素子４と被接続部材５との接続に、図３および図４に示したような、酸化膜に覆われていないAl層１とZn層２a,２bとの直接接触により金属接合して作製した複合材料１０１を用いることにより、濡れ性の低下を起こすことなく良好な接続を実現することができる。
また、接続層１００aにAl層１の一部が溶融せずに残っていることで、硬度の低いAl層１が半導体素子４に生じる応力を緩衝するため、接続後冷却時あるいは温度サイクル時等の熱衝撃発生時の半導体素子４の破壊を抑制することができる。
このとき、図１(a)に示した接続前の複合材料１０１のAl層１の厚さは３０μｍ以上２００μm以下、Zn層２a,２bの厚さは５μm以上５０μm以下であることが望ましい。Al層１の厚さが２００μmより厚くなると、Al層１の剛性が大きくなり、熱応力発生時にAlが反り等の変形ができなくなり、応力緩衝能が低下する恐れがある。また、Zn層２a,２bの厚さが５μm未満の場合、接続部全域の濡れを確保することが難しくなる。さらに、Al層１とZn層２a,２bとの反応によりAl層１が消失してしまうことで接続部の応力緩衝能が低下する恐れがあるため、Al層１の厚さが３０μｍ以上でZn層２a,２bの厚さが５０μm未満であることが望ましい。
さらに、Ni-Al化合物層４０a,４０bは界面反応を抑制する働きをするため、Niメタライズ層９a,９bは消失せずメタライズ層としての役割を果たすことができ、接続界面の化合物層成長およびそれに伴うボイド形成を抑制することができる。なお、Niメタライズ層９a,９bの厚さは０.５μm以上であることが望ましい。０.５μm未満の場合、接続時にNi系メタライズ層９a,９bが消失する恐れがあるためである。
また、図１(a)に示す接続前の半導体素子４とNi系メタライズ層９aとの間に、Ti,Pt,Cr,Vのうち少なくとも１つのメタライズ層を設けていてもよい。一般的に半導体素子４に用いられることの多いSiはNiと反応しやすいため、SiとNiとが反応してNiメタライズ層９a,９bが消失することを抑制できる。
また、図１(a)に示す接続前のNi系メタライズ層９aの複合材料１０１が配置された側の表面に、または、Ni系メタライズ９bの複合材料１０１が配置された側の表面に、Au,Ag,Ptのうち少なくとも１つのメタライズ層を有していてもよい。はんだ接続時にこれらのメタライズ層が溶融することで、接続界面に安定なNi-Al化合物が形成される。また、はんだ接続時のはんだの濡れを向上させることもでき、さらに、Ni系メタライズ層が酸化することを防ぐ効果もある。なお、このメタライズ層は、０.５μm以下であることが望ましい。０.５μm以下である場合には、Zn-Al合金中にAu,Ag,Pt の全てが溶融するため、接続界面には安定なNi-Al化合物が形成されるが、０.５μmより厚い場合、接続界面にNi-Al以外の化合物層が形成される恐れがあるためである。
このとき、Ni系メタライズ９a,９bがNiを主成分とする金属であれば、接続時に安定なNi-Al化合物層４０a,４０bを形成することができる。Ni系メタライズ層９a,９bとしては、Ni,Ni-P,Ni-B等を用いることができる。また、メタライズは、Ni系でなくAu系であってもよい。
以下、本発明による半導体装置およびその製造方法の実施例を、図を用いて説明する。
＜実施例１＞
上記接続層を有する半導体装置の第一の実施例について、図５を用いて説明する。本発明に係る半導体装置５００は、半導体素子４とリード電極体１１と支持電極体１３と接続層１００b,１００cとシリコーンゴム１４とを有しており、半導体素子４とリード電極体１１とは接続層１００bを介して接続され、また、半導体素子４のリード電極体１１が接続された側と反対側の面に、支持電極体１３が接続層１００cを介して接続されている。接続層１００b,１００cの周辺はシリコーンゴム１４で硬化されている。この接続層１００b,１００cは図１(d)に示した接続層１００aと同様に、Zn-Al合金層、Al層、Zn-Al合金層により形成されている。Al層が残っているため、Al層の柔らかさにより半導体素子４に生じる応力を緩衝することができ、接続後冷却時あるいは温度サイクル時等の熱衝撃発生時による半導体素子の破壊を抑止することができる。
また、半導体素子４にリード電極体１１が接続されるため、より大電流を取り扱うことができる構造である。
なお、図６に示した半導体装置６００のように、半導体素子４と支持電極体１３との間に接続層１００d,１００eを介して熱膨張率差緩衝材１２が設けられていてもよい。このとき、半導体素子４と熱膨張率差緩衝材１２とは接続層１００dを介して、また、熱膨張率差緩衝材１２と支持電極体１３とは接続層１００eを介してそれぞれ接続されており、これらの接続層１００d,１００eもまたZn-Al合金層、Al層、Zn-Al合金層により形成されている。
このとき、熱膨張率差緩衝材１２として、半導体素子４の熱膨張率と支持電極体１３の熱膨張率の間の熱膨張率を有する部材を用いることが望ましい。この熱膨張率差緩衝材１２により半導体素子４と支持電極間１３の熱膨張率差に起因する応力が低減されるため、半導体素子４への応力集中の低減および接続層１００d,１００eへのクラック進展の遅延化が可能となり、高い接続信頼性を得ることができる。一般的に半導体素子４としてはSiを、また支持電極体１３としてはCuを用いることが多く、この場合には熱膨張率差緩衝材１２として、Cu/インバー合金/Cu複合材料、Cu/Cu２O複合材、Cu-Mo、Ti、Moのうちいずれかの部材を用いることが望ましい。これらの部材は半導体素子４の熱膨張率と支持電極体１３の熱膨張率の間の熱膨張率を有する部材であり、また、Moは熱伝導率が高いため、Moを含む部材を用いることで半導体装置６００の放熱性を向上させることができる。なお、熱膨張率差緩衝材１２の厚さは３０μm以上であることが望ましい。厚さが３０μmより薄い場合には、応力を十分に緩衝できず、半導体素子４およびNi-Al化合物等の金属間化合物にクラックが発生する場合があるからである。
また、半導体素子４とリード電極体１１との間に第二の熱膨張率差緩衝材を設けた構造としてもよい。この場合にも、半導体素子４と第二の熱膨張率差緩衝材との間の接続層および、第二の熱膨張率差緩衝材とリード電極体１１との間の接続層は、Zn-Al層、Al層、Zn-Al層により形成されていることが望ましく、第二の熱膨張率差緩衝材としては、半導体素子４の熱膨張率とリード電極体１１の熱膨張率の間の熱膨張率を有する部材を用いることが望ましい。この第二の熱膨張率差緩衝材により、半導体素子４とリード電極体１１との間の熱膨張率差に起因する応力が低減されるため、半導体素子４への応力負荷が低減され、さらに高い接続信頼性を得ることができる。
また、シリコーンゴム１４の代わりにハードレジンにより接続層周辺を硬化させた構造であってもよい。ハードレジンの硬度は極めて高く、接続後冷却時および温度サイクル時の熱応力による半導体素子４、支持電極体１３、リード電極体１１等の熱膨張を抑制する働きをするため、熱膨張率差緩衝材が不要になり、半導体装置の小型化および製造プロセスの簡易化が可能である。
なお、本発明に係る半導体装置およびその製造方法は、車両用交流発電機のみに用いられるものではなく、インバータに搭載されるIGBTやパワートランジスタ、MOSFET等に用いられる半導体装置およびその製造方法に適用することも可能である。なお、これらの分野において本発明に係る半導体装置およびその製造方法が用いられるときは、半導体素子および被接続部材にNi系メタライズが施されていなくてもよい。これらの分野に用いられる半導体装置には、車両用交流発電機に用いる際ほどの耐熱性が求められないためである。
次に、上記実施例記載の接続構造に関する実験結果について、表１乃至３を用いて示す。
Figure 2010073908
Figure 2010073908
Figure 2010073908
＜実験１＞
表１には接続実験に用いた複合材料の種類および厚さに関する条件を、表２には表１記載の複合材料および下記に示す材料を用いて行った接続実験の接続条件等および実験結果をそれぞれ示す。
表１記載の複合材料１乃至４、ZnおよびZn-6Al合金のそれぞれの材料に対して、5mm×5mm、厚さ0.4mmの半導体素子(Si、メタライズ：Ti/Ni/Au)と10mm×10mm、厚さ1mmのNiめっきCu板を、N2雰囲気中で接続した。複合材料１乃至４とZnは被接続材(Cu)に対して濡れたが、Zn-6Alは局所的にしか濡れなかったため接続時にスクラブを行い、強制的に濡れを確保した。接続後の冷却によって、接続材料１乃至４を用いて接続した半導体素子は破壊しなかったが、ZnおよびZn-6Alでは半導体素子が破壊する結果となった。これにより、実施形態１記載の複合材料１乃至４を用いて接続を行うことにより、接続部のAl層が接続後冷却時に半導体素子に生じる応力を緩衝する効果を得ることが分かった。
＜実験２＞
表３は、接続部材および被接続材等の各種条件を変えて、半導体装置作製時の接続性(濡れ性、半導体素子破壊)および250℃高温放置試験による接続性の検討を行った場合の条件設定と実験結果である。
図６に示す部材および接続部材の順序で、すなわちNiめっきをした支持電極体の上にAl層の上下面にZn層を有する複合材料、その上に、Niめっきをした熱膨張率差緩衝材(Cu/インバー/Cu複合材)、Al層の上下面にZn層を有する複合材料、Ni/Auのメタライズ層を有する半導体素子、Al層の上下面にZn層を有する複合材料、NiめっきをしたCu板付Cuリード電極体を積み重ね、位置合わせ治具内に置き、熱処理炉にて、窒素に水素50%を混合した還元性雰囲気で、420℃4min.の温度条件で接続した。また、接続部周辺にシリコーンゴムを注入後硬化させて、半導体装置を作製した。
接続性における濡れ性の評価は、接続後の外観観察で接続部端部まで接続されておらず隙間があるもの、または、断面観察で端部まで濡れ広がっていないことを確認したものを×とした。また、外観は問題が無いが、断面観察においてボイドが多発しているものを△とした。半導体素子破壊については、外観観察および断面観察により半導体素子にクラックが生じている場合を×とした。250℃高温放置試験については、1000h後に初期接続強度の80%以上の強度を有している場合を○、80%未満の強度の場合を×で表記した。
表３記載の実施形態１乃至６では図６記載の接続構造を用いて実験を行い、実施形態７、８では半導体チップ−リード電極体間および半導体チップ−支持電極体の両方に熱膨張率差緩衝材を設けた接続構造を用いて実験を行い、実施形態９、１０ではシリコーンゴムの代わりにハードレジンを用いて接続部周辺をモールドした接続構造の部材を、それぞれ接続部材として用いた。
実施形態１乃至１０の全てにおいて、良好な接続性(濡れ性、半導体素子破壊)が得られ、250℃高温放置試験においても初期接続強度の80％以上の強度を維持することを確認した。なお、上記では全体構造を同時に接続するプロセスについて述べたが、いくつかの部品に分けて接続しても良い。
次に、上記実施形態１乃至１０に対する比較実験として、表３記載の比較形態１乃至４の接続部材を用いた接続実験を行った。
表３記載の比較形態１乃至３では図６記載の接続構造、すなわち、Niめっきをした支持電極体の上にZnもしくはZn-6Al、その上に、Niめっきをした熱膨張率差緩衝材(Cu/インバー/Cu複合材)、ZnもしくはZn-6Al、Ni/Auのメタライズ層を有する半導体素子、ZnもしくはZn-6Al、NiめっきをしたCu板付Cuリード電極体を積み重ね、位置合わせ治具内に置き、熱処理炉にて、窒素に水素50%を混合した還元性雰囲気で、Znの場合は450℃4min.、Zn-6Alの場合は420℃4min.の温度条件で接続した。また、接続部周辺にシリコーンゴムを注入後硬化させて、半導体装置を作製した。
比較形態１については、良好な濡れ性が得られたが、接続後冷却時に半導体素子が破壊したものが生じた。比較形態２については、各接続界面において未濡れで生じた隙間が観察された。これは、Zn-6Al合金の表面に形成されたAlの酸化物が濡れを阻害したためである。そこで、比較形態３のように、接続の際にスクラブすることにより、Zn-6Al表面に形成されたAlの酸化物膜を破り接続した。しかしながら、比較形態１と同様に半導体素子が破壊した。
表3記載の比較形態4は実施形態1乃至6と同様である。
実施形態1乃至6の場合、接続界面にNi-Al化合物層が形成されるのに対し、比較形態４では厚くCu-Al化合物が成長し、接続界面にボイドが多発した。これを250℃1000hの高温放置試験を行った結果、初期の80%以下に強度低下した。これには、実施形態1乃至6の接続界面に形成されるNi-Al化合物と比較形態４のCu-Al化合物との成長速度の違いが関係していると考えられる。Cu-Al化合物はNi-Al化合物に比べて成長が速いため、比較形態４の場合、250℃高温放置試験により、Cu-Al化合物が成長し、それに伴い接続界面にボイドが多数導入したために、接続強度が初期の80%以下に低下したと考えられる。
次に、本発明に係る半導体装置の製造方法について図５および図７を用いて説明する。
Ni系メタライズを施した支持電極体１３の上に図３または図４に示した複合材料１０１を配置し、その上にNi系のメタライズ層を有する半導体素子４、複合材料１０１、Niメタライズを施したリード電極体１１（Cu板付きCuリード）を積み重ね、位置合わせ治具(図示せず)内に置く（S７０１）。その後、熱処理炉(図示せず)にて、窒素に水素５０%を混合した還元性雰囲気中で、４２０℃４分間の温度条件で接続する（S７０２）。加熱によりAl層とZn層との接続界面での拡散が生じ、Zn-Al共晶温度以上での加熱によりZn-Alの液層が形成される(図１(b)に相当)。その後溶融が進み、Al層の一部とNi系メタライズ層とが反応し、Ni-Al化合物層を形成し(図１(c)に相当)、半導体素子４と支持電極体１３やリード電極体１１等の被接続部材とを接続する。このときAl層１の一部については、Zn層２a,２bやNi系メタライズ層９a, ９bと反応しない純Alの部分を残した状態で反応を終了する。その後、接続層１００b,１００cの周辺にシリコーンゴム１４を注入後、硬化させて半導体装置５００を製造する（S７０３）。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明に係る半導体素子と被接続部材との接続工程における各段階での接続部の様子を示す断面図である。 本発明に係る半導体装置の製造に用いる積層部材を示す図である。 本発明に係る半導体装置の製造に用いる複合材料の第一の作製例を示す図である。 本発明に係る半導体装置の製造に用いる複合材料の第二の作製例を示す図である。 本発明に係る半導体装置の第一の実施例を示す図である。 本発明に係る半導体装置の第一の実施例の変形例を示す図である。 本発明に係る半導体装置の製造工程を示す図である。
符号の説明
１ Al層、２a,２b Zn層、３a,３b 接続界面、４ 半導体素子、５ 被接続部材、６a,６b AlのZn固溶体層、７a,７b Zn-Al共晶層、９a,９b Ni系メタライズ層、１１ リード電極体、１２ 熱膨張率差緩衝材 、１３ 支持電極体、１４ シリコーンゴム、１７ ロール、１８ 金型、２０ Al酸化膜、２１a,２１b Zn酸化膜、３０a,３０b Zn-Alの液層 ３１a,３１b Zn-Al合金層、４０a,４０b Ni-Al化合物層、１００a,１００b,１００c 接続層、１０１ 複合材料、１０２ 積層部材

Claims (19)

  1. 半導体素子と、
    前記半導体素子の一方の側に形成された第一の接続部と、
    前記第一の接続部を介して前記半導体素子と接続される被接続部材とを有し、
    前記第一の接続部は、第一のAl層と前記第一のAl層の前記半導体素子側に形成された第一のZn-Al合金層と前記第一のAl層の前記被接続部材側に形成された第二のZn-Al合金層とを含むことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第一のZn-Al合金層および前記第二のZn-Al合金層は、前記第一のAl層に隣接して形成されていることを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置であって、
    前記半導体素子の前記一方の側に形成された第一のメタライズ層を有し、
    前記第一の接続部は、前記第一のメタライズ層と前記第一のZn-Al合金層との間に前記第一のメタライズ層を構成する金属とAlとの化合物を含む層を有することを特徴とする半導体装置。
  4. 請求項３記載の半導体装置であって、
    前記被接続部材の前記第一の接続部が接続されている側に形成された第二のメタライズ層を有し、
    前記第一の接続部は、前記第二のメタライズ層と前記第二のZn-Al合金層との間に前記第二のメタライズ層を構成する金属とAlとの化合物を含む層を有することを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記第一のメタライズ層または前記第二のメタライズ層のいずれかのメタライズ層は、Ni系メタライズ層であることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれかに記載の半導体装置であって、
    前記半導体素子の他方の側に形成された第二の接続部と、
    前記第二の接続部を介して前記半導体素子に接続されたリード電極体とを有し、
    前記第二の接続部は、第二のAl層と前記第二のAl層の前記半導体素子側に形成された第三のZn-Al合金層と前記Al層の前記リード電極体側に形成された第四のZn-Al合金層とを含むことを特徴とする半導体装置。
  7. 請求項１乃至６のいずれかに記載の半導体装置であって、
    前記第一の接続部は、前記第一のAl層、前記第一のZn-Al合金層および前記第二のZn-Al合金層を含む第一の接続層と、前記第一の接続層の前記被接続部材側に配置された第一の緩衝材と、前記第一の緩衝材と前記被接続部材との間に形成され、第三のAl層、前記第三のAl層の前記第一の緩衝材側に設けられた第五のZn-Al合金層および前記第三のAl層の前記被接続部材側に形成された第六のZn-Al合金層とを含む第二の接続層とを有することを特徴とする半導体装置。
  8. 請求項６記載の半導体装置であって、
    前記第二の接続部は、前記第二のAl層、前記第三のZn-Al合金層および前記第四のZn-Al合金層とを含む第三の接続層と、前記第三の接続層の前記リード電極体側に配置された第二の緩衝材と、前記第二の緩衝材と前記リード電極体との間に形成され、第四のAl層、前記第四のAl層の前記第二の緩衝材側に設けられた第七のZn-Al合金層および前記第四のAl層の前記リード電極体側に形成された第八のZn-Al合金層とを含む第四の接続層とを有することを特徴とする半導体装置。
  9. 請求項７記載の半導体装置であって、
    前記第一の緩衝材の有する熱膨張率は、前記半導体素子の有する熱膨張率と前記被接続部材の有する熱膨張率の間にあることを特徴とする半導体装置。
  10. 請求項８記載の半導体装置であって、
    前記第二の緩衝材の有する熱膨張率は、前記半導体素子の有する熱膨張率と前記リード電極体の有する熱膨張率の間にあることを特徴とする半導体装置。
  11. 半導体素子と、
    前記半導体素子の一方の側に形成された第一の接続部と、
    前記第一の接続部を介して前記半導体素子と接続される被接続部材とを有し、
    前記第一の接続部は、第一のAl層と前記第一のAl層の前記半導体素子側に形成された第一のZn-Al合金層と前記第一のAl層の前記被接続部材側に形成された第二のZn-Al合金層とを含む第一の接続層と、前記半導体素子の前記一方の側に形成された第一のメタライズ層と、前記第一のメタライズ層と前記第一の接続層との間に形成された前記第一のメタライズ層を構成する金属とAlとの化合物を含む層と、前記被接続部材の前記第一の接続層が形成されている側の表面に形成された第二のメタライズ層と、前記第二のメタライズ層と前記第一の接続層との間に形成された前記第二のメタライズ層を構成する金属とAlとの化合物とを有することを特徴とする半導体装置。
  12. 半導体装置の製造方法であって、
    半導体素子、Al層の両面にZn層を積層した第一の複合材料、被接続部材の順に配置する第一工程と、
    前記第一工程で配置した前記半導体素子、前記第一の複合材料、前記被接続部材とをZn-Al合金の共晶温度以上に加熱して、前記第一の複合材料のAl層を残すように、前記第一の複合材料のAl層の一部と前記第一の複合材料の第一のZn層および第二のZn層とをそれぞれ反応させて、第一のZn-Al合金層および第二のZn-Al合金層を形成する第二工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法であって、
    前記第一工程では、Al層の両面にZn層を積層し圧力をかけて前記Al層表面のAl酸化膜を破り、前記第一の複合材料を作製することを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法であって、
    前記半導体素子の表面または前記被接続部材の表面にはメタライズ層が設けられており、前記第二工程では、前記Al層のAlと前記メタライズ層を形成する金属とが反応して化合物を形成することを特徴とする半導体装置の製造方法。
  15. 請求項１３または１４記載の半導体装置の製造方法であって、
    前記第二工程の後に、前記半導体素子と前記被接続部材との接続部分の周辺をシリコーンゴムによりモールドする第三工程を有することを特徴とする半導体装置の製造方法。
  16. 請求項１３または１４記載の半導体装置の製造方法であって、
    前記第二工程の後に、前記半導体素子と前記被接続部材との接続部分の周辺をハードレジンによりモールドする第三工程を有することを特徴とする半導体装置の製造方法。
  17. 請求項１３乃至１６のいずれかに記載の半導体装置の製造方法であって、
    前記第一工程では、クラッド圧延を用いて前記圧力をかけることを特徴とする半導体装置の製造方法。
  18. 請求項１３乃至１６のいずれかに記載の半導体装置の製造方法であって、
    前記第一工程では、プレス加工を用いて前記圧力をかけることを特徴とする半導体装置の製造方法。
  19. 請求項１乃至１１のいずれかに記載の半導体装置を複数搭載して構成することを特徴とする車両用交流発電機。
JP2008240194A 2008-09-19 2008-09-19 半導体装置およびその製造方法 Pending JP2010073908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008240194A JP2010073908A (ja) 2008-09-19 2008-09-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008240194A JP2010073908A (ja) 2008-09-19 2008-09-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010073908A true JP2010073908A (ja) 2010-04-02
JP2010073908A5 JP2010073908A5 (ja) 2011-05-06

Family

ID=42205422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008240194A Pending JP2010073908A (ja) 2008-09-19 2008-09-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010073908A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238838A (ja) * 2010-05-12 2011-11-24 Hitachi Cable Ltd 接合材料およびその製造方法、半導体装置およびその製造方法
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
JP2013243246A (ja) * 2012-05-21 2013-12-05 Panasonic Corp 半導体素子の接合構造体と製造方法
US9393645B2 (en) 2010-08-31 2016-07-19 Hitachi Metals, Ltd. Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP2016219479A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238838A (ja) * 2010-05-12 2011-11-24 Hitachi Cable Ltd 接合材料およびその製造方法、半導体装置およびその製造方法
US9393645B2 (en) 2010-08-31 2016-07-19 Hitachi Metals, Ltd. Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
JP2013243246A (ja) * 2012-05-21 2013-12-05 Panasonic Corp 半導体素子の接合構造体と製造方法
JP2016219479A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US10790214B2 (en) Circuit substrate and semiconductor device
KR102208961B1 (ko) 반도체소자 패키지 및 그 제조방법
US9066433B2 (en) Power module substrate, power module substrate with heat sink, power module, and method of manufacturing power module substrate
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
JP4479577B2 (ja) 半導体装置
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
TW201541570A (zh) 接合體、電源模組用基板、電源模組及接合體之製造方法
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
EP2991105A1 (en) Composite laminate and electronic device
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP2010073908A (ja) 半導体装置およびその製造方法
JP6810915B2 (ja) はんだ材
CN111435646B (zh) 半导体装置及其制造方法
KR102133765B1 (ko) 납땜 이음 및 납땜 이음의 형성 방법
JP5976379B2 (ja) 電子機器及びその製造方法
JP2013176780A (ja) 接合材料、その製造方法、および接合構造の製造方法
US20190078212A1 (en) Transient liquid phase bonding compositions and power electronics assemblies incorporating the same
JP4703492B2 (ja) 鉛フリーはんだ材料
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP5723225B2 (ja) 接合構造体
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
TWI708754B (zh) 接合體，電源模組用基板，電源模組，接合體的製造方法及電源模組用基板的製造方法
JP2019079957A (ja) パワーモジュール
JP6116857B2 (ja) Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129