JP5976379B2 - 電子機器及びその製造方法 - Google Patents
電子機器及びその製造方法 Download PDFInfo
- Publication number
- JP5976379B2 JP5976379B2 JP2012101045A JP2012101045A JP5976379B2 JP 5976379 B2 JP5976379 B2 JP 5976379B2 JP 2012101045 A JP2012101045 A JP 2012101045A JP 2012101045 A JP2012101045 A JP 2012101045A JP 5976379 B2 JP5976379 B2 JP 5976379B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- group
- electronic device
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
本発明の実施形態は、電子機器及びその製造方法に関する。
電子機器において、実装基板やパッケージ部材への電子部品の接合には、はんだ材料が用いられている。はんだ材料としては、古くからＰｂ系やＰｂ−Ｓｎ系が用いられている。
近年、電子機器の小型化に伴い、搭載される半導体チップのような電子部品の発熱温度が上昇する傾向にある。電子部品から発熱する温度が高い電子機器においては、電子部品と実装基板やパッケージ部材との接合に、熱伝導性に優れたＡｕ−Ｓｎ系はんだが用いられている。
しかし、Ａｕ−Ｓｎ系はんだは実装温度（液相線温度）が３００℃前後と高いため、実装基板やパッケージ部材の材質や形状が制限される。
近年、電子機器の小型化に伴い、搭載される半導体チップのような電子部品の発熱温度が上昇する傾向にある。電子部品から発熱する温度が高い電子機器においては、電子部品と実装基板やパッケージ部材との接合に、熱伝導性に優れたＡｕ−Ｓｎ系はんだが用いられている。
しかし、Ａｕ−Ｓｎ系はんだは実装温度（液相線温度）が３００℃前後と高いため、実装基板やパッケージ部材の材質や形状が制限される。
本発明の実施形態は、熱抵抗を低減することができる電子機器及び電子機器の製造方法を提供する。
実施形態に係る電子機器は、第１導電部材と、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる第１群より選択された少なくとも１つの金属と、スズ（Ｓｎ）、亜鉛（Ｚｎ）及びインジウム（Ｉｎ）からなる第２群より選択された少なくとも１つの金属との金属間化合物を含み、前記第１導電部材上に設けられた第１接合層と、前記第１群より選択された少なくとも１つの金属を含む第１接合支持層であって、前記金属間化合物の融点は前記第２群の前記少なくとも１つの金属の融点よりも高い、第１接合層と、前記第１接合支持層上に設けられた第２導電部材と、前記第２導電部材上に設けられた電子部品と、を備え、前記第１接合層は前記金属間化合物の前記融点よりも低い温度で溶融しない。
また、実施形態に係る電子機器の製造方法は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる第１群より選択された少なくとも１つの金属を含み、電子部品上に第２導電部材を介して設けられた第１接合支持層と、第１導電部材との間に、スズ（Ｓｎ）、亜鉛（Ｚｎ）及びインジウム（Ｉｎ）からなる第２群より選択された少なくとも１つの金属を含む第１溶融層を形成する工程と、前記第１接合支持層と前記第１導電部材とで前記第１溶融層を挟み、前記第２群の前記少なくとも１つの金属の融点よりも高い温度で熱処理し前記第１溶融層を溶融して前記第２群の前記少なくとも１つの金属と前記第１群の前記少なくとも１つの金属とを反応させて所定の組成とし、前記第２群の少なくとも１つの金属の前記融点よりも高い融点を有する金属間化合物を形成する工程と、を備える。
以下、図面を参照しつつ、本発明の実施形態について説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、第１の実施形態に係る電子機器を例示する断面図である。
図１に示すように、電子機器１には、基板１１、配線層１２ａ、配線層１２ｂ、接合層１３、接合支持層１４、電極層１５及び電子部品１６が設けられている。基板１１は、絶縁物、例えば、窒化シリコンを含んでいる。配線層１２ａは、基板１１の上面上に配置されている。配線層１２ｂは、基板１１の下面上に配置されている。配線層１２ａ及び１２ｂは、導電部材、例えば、銅（Ｃｕ）を含んでいる。基板１１に配線層１２ａ及び配線層１２ｂが配置されたものを実装基板１７という。
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、第１の実施形態に係る電子機器を例示する断面図である。
図１に示すように、電子機器１には、基板１１、配線層１２ａ、配線層１２ｂ、接合層１３、接合支持層１４、電極層１５及び電子部品１６が設けられている。基板１１は、絶縁物、例えば、窒化シリコンを含んでいる。配線層１２ａは、基板１１の上面上に配置されている。配線層１２ｂは、基板１１の下面上に配置されている。配線層１２ａ及び１２ｂは、導電部材、例えば、銅（Ｃｕ）を含んでいる。基板１１に配線層１２ａ及び配線層１２ｂが配置されたものを実装基板１７という。
接合層１３は、配線層１２ａ上に配置されている。接合層１３は、例えば、銅（Ｃｕ）とスズ（Ｓｎ）の金属間化合物を含んでいる。金属間化合物の組成は、例えば、Ｃｕ３Ｓｎである。接合層１３の厚さは、例えば、５マイクロメートル（μｍ）とである。
接合支持層１４は、接合層１３上に配置されている。接合支持層１４は、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。電極層１５は、接合支持層１４上に配置されている。電極層１５は、導電部材であり、例えば、Ｎｉを含んでいる。接合層１３は、電極層１５に含まれるＮｉを含んでいない。
電子部品１６は、電極層１５上に配置されている。電子部品１６は、例えば、電力用半導体素子を含む半導体装置である。
接合支持層１４は、接合層１３上に配置されている。接合支持層１４は、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。電極層１５は、接合支持層１４上に配置されている。電極層１５は、導電部材であり、例えば、Ｎｉを含んでいる。接合層１３は、電極層１５に含まれるＮｉを含んでいない。
電子部品１６は、電極層１５上に配置されている。電子部品１６は、例えば、電力用半導体素子を含む半導体装置である。
次に、第１の実施形態に係る電子機器の製造方法について説明する。
図２（ａ）及び（ｂ）は、第１の実施形態に係る電子機器の製造方法を例示する工程断面図である。
先ず、図２（ａ）に示すように、実装基板１７を準備する。実装基板１７は、基板１１の上面上及び下面上に、配線層１２ａ及び１２ｂが形成されたものである。基板１１は、例えば、窒化シリコンを含む。配線層１２ａ及び１２ｂは、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。次に、実装基板１１における配線層１２ａ上に、溶融層１８を形成する。溶融層１８は、例えば、スズ（Ｓｎ）を含んでいる。溶融層１８の厚さを、例えば、０．１〜１００マイクロメートル（μｍ）、好ましくは、１〜３０マイクロメートル、例えば、１０マイクロメートル（μｍ）とする。
図２（ａ）及び（ｂ）は、第１の実施形態に係る電子機器の製造方法を例示する工程断面図である。
先ず、図２（ａ）に示すように、実装基板１７を準備する。実装基板１７は、基板１１の上面上及び下面上に、配線層１２ａ及び１２ｂが形成されたものである。基板１１は、例えば、窒化シリコンを含む。配線層１２ａ及び１２ｂは、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。次に、実装基板１１における配線層１２ａ上に、溶融層１８を形成する。溶融層１８は、例えば、スズ（Ｓｎ）を含んでいる。溶融層１８の厚さを、例えば、０．１〜１００マイクロメートル（μｍ）、好ましくは、１〜３０マイクロメートル、例えば、１０マイクロメートル（μｍ）とする。
次に、電子部品１６、例えば、電力用半導体素子を含む半導体装置の下面上に電極層１５を形成する。電極層１５は、導電部材であり、例えば、ニッケル（Ｎｉ）を含んでいる。電極層１５の下面上に接合支持層１４を形成する。接合支持層１４は、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。接合支持層１４の厚さを、例えば、０．１〜１００マイクロメートル（μｍ）、好ましくは、１〜３０マイクロメートル、例えば、１０マイクロメートル（μｍ）とする。
次に、図２（ｂ）に示すように、溶融層１８の上面上に、接合支持層１４の下面を配置する。次に、例えば、不活性雰囲気中で、接合支持層１４及び配線層１２ａ間に、溶融層１８を挟むように、所定の圧力、例えば０．５ＭＰａの圧力を印加しながら、熱処理を行う。熱処理は、所定の温度、例えば、溶融層１８に含まれるスズ（Ｓｎ）の融点（２３２℃）以上の温度、例えば３００℃で保持する。これにより、溶融層１８は、液相状態となる。配線層１２ａ及び接合支持層１４における溶融層１８との接合面に、溶融層１８の液相が接触する。所定の時間、この状態で保持して等温凝固させる。これにより、溶融層１８をすべて反応させる。
図３は、銅（Ｃｕ）とスズ（Ｓｎ）の状態図であり、横軸は濃度、縦軸は温度を示す。
図３に示すように、例えば、３００℃における熱処理において、溶融層１８に含まれるスズ（Ｓｎ）の状態は液相である。スズ原子は、接合支持層１４の界面より接合支持層１４の内部に拡散する。また、接合支持層１４に含まれる銅も溶融層１８の内部に拡散する。
図３に示すように、例えば、３００℃における熱処理において、溶融層１８に含まれるスズ（Ｓｎ）の状態は液相である。スズ原子は、接合支持層１４の界面より接合支持層１４の内部に拡散する。また、接合支持層１４に含まれる銅も溶融層１８の内部に拡散する。
図３の点Ｐ１に示すように、溶融層１８における銅の濃度が増加して、５％以上になると、溶融層１８の状態は、液相と固相の混合状態となる。
図３の点Ｐ２に示すように、銅の濃度が、４０％以上になると、溶融層１８の状態は、固相の状態となる。これにより、金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、Ｃｕ６Ｓｎ５である。Ｃｕ６Ｓｎ５の融点は、６７０℃以上の温度である。
図３の点Ｐ３に示すように、さらに、熱処理を続け、銅の濃度が、６０％以上になると、金属間化合物の組成は、例えば、Ｃｕ３Ｓｎとなる。Ｃｕ３Ｓｎの融点は、７００℃以上の温度である。
図３の点Ｐ２に示すように、銅の濃度が、４０％以上になると、溶融層１８の状態は、固相の状態となる。これにより、金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、Ｃｕ６Ｓｎ５である。Ｃｕ６Ｓｎ５の融点は、６７０℃以上の温度である。
図３の点Ｐ３に示すように、さらに、熱処理を続け、銅の濃度が、６０％以上になると、金属間化合物の組成は、例えば、Ｃｕ３Ｓｎとなる。Ｃｕ３Ｓｎの融点は、７００℃以上の温度である。
このように、例えば、３００℃で所定の時間保持して等温凝固させることにより、図１に示すような銅（Ｃｕ）とスズ（Ｓｎ）の金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、Ｃｕ３Ｓｎとなる。例えば、０．５ＭＰａの圧力を印加した場合、形成される接合層１３の厚さは５μｍとなる。このようにして、図１に示すように、実装基板と電子部品とを接合させる。
次に、本実施形態の効果について説明する。
本実施形態に係る電子機器において、接合層１３に含まれる金属間化合物、例えば、Ｃｕ３Ｓｎの融点は、７００℃以上の温度であり、実装工程における温度及び使用時の温度よりも高い。よって、実装工程及び使用時の発熱による劣化を抑制することができる。
本実施形態に係る電子機器において、接合層１３に含まれる金属間化合物、例えば、Ｃｕ３Ｓｎの融点は、７００℃以上の温度であり、実装工程における温度及び使用時の温度よりも高い。よって、実装工程及び使用時の発熱による劣化を抑制することができる。
また、接合層１３は、電極層１５の成分であるＮｉを含まない。
表１は、Ｃｕ-Ｓｎ金属間化合物及びＮｉ-Ｓｎ金属間化合物の成長のための活性化エネルギーを示したものである。
表１に示すように、Ｃｕ-Ｓｎ金属間化合物とＮｉ-Ｓｎ金属間化合物について、成長のための活性化エネルギーを比較すると、Ｃｕ-Ｓｎ金属間化合物は、２９．５４（ｋＪ／ｍｏｌ）であるのに対して、Ｎｉ-Ｓｎ金属間化合物は、４５．４０（ｋＪ／ｍｏｌ）である。したがって、Ｎｉ-Ｓｎ金属間化合物が成長するためには、Ｃｕ-Ｓｎ金属間化合物が成長する場合と比較してより高い活性化エネルギーを必要とする。したがって、Ｎｉ-Ｓｎ金属間化合物の成長速度は、Ｃｕ-Ｓｎ金属間化合物の成長速度よりも小さくなる。よって、接合層１３にＮｉを含まないことで、接合にかかる時間を短縮することができる。
Ｎｉ−Ｓｎ金属間化合物の成長速度が、Ｃｕ−Ｓｎ金属間化合物の成長速度よりも小さいことは、従来技術である半田接合において、Ｎｉが拡散バリアとして機能し、半導体チップ裏面に形成される成分として選択される理由でもある。
表１に示すように、Ｃｕ-Ｓｎ金属間化合物とＮｉ-Ｓｎ金属間化合物について、成長のための活性化エネルギーを比較すると、Ｃｕ-Ｓｎ金属間化合物は、２９．５４（ｋＪ／ｍｏｌ）であるのに対して、Ｎｉ-Ｓｎ金属間化合物は、４５．４０（ｋＪ／ｍｏｌ）である。したがって、Ｎｉ-Ｓｎ金属間化合物が成長するためには、Ｃｕ-Ｓｎ金属間化合物が成長する場合と比較してより高い活性化エネルギーを必要とする。したがって、Ｎｉ-Ｓｎ金属間化合物の成長速度は、Ｃｕ-Ｓｎ金属間化合物の成長速度よりも小さくなる。よって、接合層１３にＮｉを含まないことで、接合にかかる時間を短縮することができる。
Ｎｉ−Ｓｎ金属間化合物の成長速度が、Ｃｕ−Ｓｎ金属間化合物の成長速度よりも小さいことは、従来技術である半田接合において、Ｎｉが拡散バリアとして機能し、半導体チップ裏面に形成される成分として選択される理由でもある。
さらに、所定の圧力を加えて熱処理することで、液相状態の溶融層１８を潰して薄層化することができる。これにより、等温凝固により形成される接合層１３を薄層化することができる。所定の圧力として、０．５ＭＰａを印加した場合、形成される接合層１３は５μｍとなる。接合層１３に含まれる金属間化合物の組成として、例えば、Ｃｕ３Ｓｎとすると、熱伝導率は７０Ｗ／ｍ・Ｋであり、Ａｕ−Ｓｎはんだの熱伝導率の５７Ｗ／ｍ・Ｋよりも大きい。薄層化と熱伝導率向上により、例えば、３０μｍのＡｕ−Ｓｎ系はんだで実装した場合と比較して、熱抵抗を１／７まで低減することができる。このようにして、電子機器１の熱抵抗を低減することができる。
なお、基板１１を窒化シリコン（ＳｉＮ）を含む絶縁基板としたが、これに限らない。窒化アルミニウム（ＡｌＮ）を含む絶縁基板としてもよい。
また、電極層１５は、Ｎｉを含むとしたが、これに限らない。電極層１５は、例えば、拡散バリアとして用いられるような金属、例えば、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）及びタングステン（Ｗ）からなる群より選択された少なくとも１つの金属を含んでいてもよい。また、例えば、電極層１５は、接合支持層１４に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーが、接合層１３に含まれる金属間化合物、すなわち、接合支持層１４に含まれる金属と、溶融層１８に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーよりも高い金属を含んでいてもよい。
製造方法において、接合層１３を形成する熱処理を、不活性雰囲気中で行ったが、これに限らない。接合部分等の酸化を抑制する還元雰囲気中で行ってもよい。また、電子機器１６の電極層１４の表面と、溶融層１８の表面を、例えば、Ａｕで被覆してもよい。これにより、不活性雰囲気を用いなくとも、溶融層１８の表面の酸化が抑制され、より簡便な設備を用いて、接合することができる。
また、印加する圧力は、電子部品１６が破損しない範囲であれば、特に限定されない。また、加圧しなくてもよい。
さらに、電子部品１６は、電力用半導体素子を含む半導体装置に限らず、窒化ガリウム（ＧａＮ）を含む化合物半導体装置、炭化シリコン（ＳｉＣ）を含む半導体装置、シリコンを含む半導体装置でもよい。
また、電極層１５は、Ｎｉを含むとしたが、これに限らない。電極層１５は、例えば、拡散バリアとして用いられるような金属、例えば、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）及びタングステン（Ｗ）からなる群より選択された少なくとも１つの金属を含んでいてもよい。また、例えば、電極層１５は、接合支持層１４に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーが、接合層１３に含まれる金属間化合物、すなわち、接合支持層１４に含まれる金属と、溶融層１８に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーよりも高い金属を含んでいてもよい。
製造方法において、接合層１３を形成する熱処理を、不活性雰囲気中で行ったが、これに限らない。接合部分等の酸化を抑制する還元雰囲気中で行ってもよい。また、電子機器１６の電極層１４の表面と、溶融層１８の表面を、例えば、Ａｕで被覆してもよい。これにより、不活性雰囲気を用いなくとも、溶融層１８の表面の酸化が抑制され、より簡便な設備を用いて、接合することができる。
また、印加する圧力は、電子部品１６が破損しない範囲であれば、特に限定されない。また、加圧しなくてもよい。
さらに、電子部品１６は、電力用半導体素子を含む半導体装置に限らず、窒化ガリウム（ＧａＮ）を含む化合物半導体装置、炭化シリコン（ＳｉＣ）を含む半導体装置、シリコンを含む半導体装置でもよい。
（第１の実施形態の変形例）
図４は、銀（Ａｇ）とスズ（Ｓｎ）の状態図であり、横軸は濃度、縦軸は温度を示す。
本変形例においては、溶融層１８として、スズ（Ｓｎ）を含むようにし、接合支持層１４として銀（Ａｇ）を含むようにし、接合層１３として、スズ（Ｓｎ）と銀（Ａｇ）との金属間化合物層を含むようにしている。
図４は、銀（Ａｇ）とスズ（Ｓｎ）の状態図であり、横軸は濃度、縦軸は温度を示す。
本変形例においては、溶融層１８として、スズ（Ｓｎ）を含むようにし、接合支持層１４として銀（Ａｇ）を含むようにし、接合層１３として、スズ（Ｓｎ）と銀（Ａｇ）との金属間化合物層を含むようにしている。
図４に示すように、熱処理において、溶融層１８に含まれるスズ（Ｓｎ）の融点（２３２℃）以上の温度、例えば３００℃で等温凝固させる。溶融層１８に含まれるスズ（Ｓｎ）原子は、接合支持層１４との界面より、接合支持層１４の内部に拡散する。また、接合支持層１４に含まれる銀（Ａｇ）も溶融層１８の内部に拡散する。
図４の点Ｐ４に示すように、溶融層１８における銀の濃度が増加して、１５％以上になると、溶融層１８の状態は、液相と固相の混合状態となる。
図４の点Ｐ５に示すように、銀（Ａｇ）の濃度が、７５％以上になると、溶融層１８の状態は、固相の状態となる。これにより、銀（Ａｇ）とスズ（Ｓｎ）との金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、Ａｇ３Ｓｎである。Ａｇ３Ｓｎの融点は、４８０℃以上の温度である。
図４の点Ｐ５に示すように、銀（Ａｇ）の濃度が、７５％以上になると、溶融層１８の状態は、固相の状態となる。これにより、銀（Ａｇ）とスズ（Ｓｎ）との金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、Ａｇ３Ｓｎである。Ａｇ３Ｓｎの融点は、４８０℃以上の温度である。
図５は、白金（Ｐｔ）とスズ（Ｓｎ）の状態図であり、横軸は濃度、縦軸は温度を示す。
溶融層１８として、スズ（Ｓｎ）を含むようにし、接合支持層１４として白金（Ｐｔ）を含むようにし、接合層１３として、スズ（Ｓｎ）と白金（Ｐｔ）との金属間化合物層を含むようにしてもよい。
溶融層１８として、スズ（Ｓｎ）を含むようにし、接合支持層１４として白金（Ｐｔ）を含むようにし、接合層１３として、スズ（Ｓｎ）と白金（Ｐｔ）との金属間化合物層を含むようにしてもよい。
図５に示すように、熱処理において、溶融層１８に含まれるスズ（Ｓｎ）の融点（２３２℃）以上の温度、例えば３００℃で等温凝固させる。溶融層１８に含まれるスズ（Ｓｎ）原子は、接合支持層１４との界面より、接合支持層１４の内部に拡散する。また、白金（Ｐｔ）も溶融層１８の内部に拡散する。
図５の点Ｐ６に示すように、溶融層１８における白金の濃度が増加して、３０％以上になると、溶融層１８の状態は、固相の状態となる。これにより、白金とスズとの金属間化合物を含む接合層１３が形成される。金属間化合物の組成は、例えば、ＰｔＳｎ４である。ＰｔＳｎ４の融点は、７００℃以上の温度である。さらに、白金の濃度が増加して、６０％以上になると、ＰｔＳｎを含む金属間化合物が形成される。ＰｔＳｎの融点は、１３００℃以上の温度である。
なお、溶融層として、スズ（Ｓｎ）を含むものを用いたが、亜鉛（Ｚｎ）又はインジウム（Ｉｎ）を含むものでもよく、さらに、スズ（Ｓｎ）、亜鉛（Ｚｎ）及びインジウム（Ｉｎ）からなる群より選択された少なくとも２つの金属を含む二元系又は三元系の金属間化合物を用いてもよい。例えば、Ｉｎ−Ｓｎ−Ｚｎ共晶金属間化合物（共晶温度：１０８℃）を用いることにより、接合温度を１０８℃まで下げることが可能となり、より低温での接合が可能となる。また、接合支持層として、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる群より選択された少なくとも１つの金属を含むようにしてもよい。
さらに、配線層１２ａ及び１２ｂは、銅（Ｃｕ）を含むものとしたが、これに限らない。銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる群より選択された少なくとも１つの金属を含むようにして、溶融層１８と反応させてもよい。
さらに、配線層１２ａ及び１２ｂは、銅（Ｃｕ）を含むものとしたが、これに限らない。銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる群より選択された少なくとも１つの金属を含むようにして、溶融層１８と反応させてもよい。
（第２実施形態）
次に、第２の実施形態について説明する。
図６（ａ）〜（ｃ）は、第２の実施形態に係る電子機器の製造方法を例示する工程断面図である。
本実施形態は、第１の実施形態に係る電子機器の別の製造方法の実施形態である。
次に、第２の実施形態について説明する。
図６（ａ）〜（ｃ）は、第２の実施形態に係る電子機器の製造方法を例示する工程断面図である。
本実施形態は、第１の実施形態に係る電子機器の別の製造方法の実施形態である。
図６（ａ）に示すように、実装基板１７を準備する。実装基板１７は、前述の第１の実施形態と同様のものである。次に、実装基板１１における配線層１２ａ上に、インターフェース層１９を形成する。
図６（ｂ）に示すように、インターフェース層１９は、３層の溶融層１８ａ〜１８ｃと、２層の接合支持層１４ａ及び１４ｂとが、交互に積層されたものである。すなわち、インターフェース層１９の最下層には、溶融層１８ａが配置されている。溶融層１８ａ上には、接合支持層１４ａが配置され、接合支持層１４ａ上には、溶融層１８ｂが配置されている。溶融層１８ｂ上には、接合支持層１４ｂが配置され、接合支持層１４ｂ上には、溶融層１８ｃが配置されている。各溶融層１８ａ〜１８ｃの厚さは、例えば、５マイクロメートル（μｍ）であり、各接合支持層１４ａ及び１４ｂの厚さは、例えば、５マイクロメートル（μｍ）である。インターフェース層１９の厚さは、例えば、２５マイクロメートル（μｍ）である。
次に、図６（ｃ）に示すように、インターフェース層１９の上面と、接合支持層１４の下面とが接触するように、実装基板１７上に、電子部品１６を配置する。
次に、例えば、不活性雰囲気中で、接合支持層１４と、配線層１２ａとで、インターフェース層１９を挟むように、接合支持層１４及び配線層１２ａ間に、所定の圧力、例えば、０．５ＭＰａの圧力を印加しながら、熱処理を行う。熱処理は、溶融層に含まれるスズ（Ｓｎ）の融点（２３２℃）以上の温度、例えば３００℃で保持する。これにより、インターフェース層１９に含まれる各溶融層１８ａ〜１８ｃを液相状態とする。各溶融層１８ａ〜１８ｃに含まれるスズ原子は、各接合支持層１４ａ及び１４ｂとの界面より各接合支持層１４ａ及び１４ｂの内部に拡散する。また、各接合支持層１４ａ及び１４ｂに含まれる銅も各溶融層１８ａ〜１８ｃの内部に拡散する。
そして、インターフェース層１９における各溶融層１８ａ〜１８ｃがすべて反応するまで、所定の時間、圧力を保持して等温凝固させる。また、接合支持層１４ａ及び１４ｂもすべて反応させる。これにより、インターフェース層１９を、図１に示すような接合層１３に変化させ、実装基板１７と電子部品１６とを接合させる。このようにして、電子機器２が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、複数の溶融層１８ａ〜１８ｃの間に、接合支持層１４ａ及び１４ｂを挿入している。これにより、実装基板１７（配線層１２ａ）と溶融層１８ａとの界面、接合支持層１４と溶融層１８ｃとの界面だけでなく、インターフェース層１９における各溶融層１８ａ〜１８ｃと各接合支持層１４ａ及び１４ｂとの界面においても相互拡散が進行する。よって、溶融層１８ａ〜１８ｃを短時間で反応させることができる。
また、厚い接合層１３を短時間で形成することができる。接合層１３は厚い方が、電子機器２の使用時の熱応力に対して有利となる。本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
本実施形態においては、複数の溶融層１８ａ〜１８ｃの間に、接合支持層１４ａ及び１４ｂを挿入している。これにより、実装基板１７（配線層１２ａ）と溶融層１８ａとの界面、接合支持層１４と溶融層１８ｃとの界面だけでなく、インターフェース層１９における各溶融層１８ａ〜１８ｃと各接合支持層１４ａ及び１４ｂとの界面においても相互拡散が進行する。よって、溶融層１８ａ〜１８ｃを短時間で反応させることができる。
また、厚い接合層１３を短時間で形成することができる。接合層１３は厚い方が、電子機器２の使用時の熱応力に対して有利となる。本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
なお、接合支持層１４、各接合支持層１４ａ及び１４ｂ並びに各溶融層１８ａ〜１８ｃの厚さをそれぞれ１０μｍ、５μｍ及び５μｍとしたが、これに限らない。これらの厚さは、例えば、０．１〜１００μｍの範囲で適宜設定することができる。これらの厚さは、好ましくは、１〜３０μｍである。
また、インターフェース層における溶融層１８を３層、接合支持層１４を２層としたが、これに限らない。溶融層１８を４層以上としてもよいし、接合支持層１４を３層以上としてもよい。
また、インターフェース層における溶融層１８を３層、接合支持層１４を２層としたが、これに限らない。溶融層１８を４層以上としてもよいし、接合支持層１４を３層以上としてもよい。
（第３の実施形態）
次に、第３の実施形態について説明する。
図７（ａ）及び（ｂ）は、第３の実施形態に係る電子機器を例示する断面図である。
本実施形態は、前述の第２の実施形態において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる実施形態である。
次に、第３の実施形態について説明する。
図７（ａ）及び（ｂ）は、第３の実施形態に係る電子機器を例示する断面図である。
本実施形態は、前述の第２の実施形態において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる実施形態である。
図７（ａ）に示すように、電子機器３において、実装基板１７の配線層１２ａと、電子部品１６の接合支持層１４とは、接合層１３ａによって接合されている。
図７（ｂ）に示すように、接合層１３ａは、３層の金属間化合物層２０ａ〜２０ｃと、２層の接合支持層１４ａ及び１４ｂとが、交互に積層されたものである。すなわち、接合層１３ａの最下層には、金属間化合物層２０ａが配置されている。金属間化合物層２０ａ上には、接合支持層１４ａが配置され、接合支持層１４ａ上には、金属間化合物層２０ｂが配置されている。金属間化合物層２０ｂ上には、接合支持層１４ｂが配置され、接合支持層１４ｂ上には、金属間化合物層２０ｃが配置されている。金属間化合物層２０ａ〜２０ｂは、例えば、Ｃｕ３Ｓｎの組成の金属間化合物を含んでいる。
次に、本実施形態に係る電子機器３の製造方法について説明する。
電子機器３は、前述の第２の実施形態の図６（ｃ）に示す熱処理において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる。これにより、図７（ａ）に示すように、電子機器３が製造される。
電子機器３は、前述の第２の実施形態の図６（ｃ）に示す熱処理において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる。これにより、図７（ａ）に示すように、電子機器３が製造される。
次に、本実施形態の効果について説明する。
本実施形態によれば、残留した接合支持層１４ａ及び１４ｂは、金属間化合物以外の金属、例えば、純金属を含んでいる。よって、靱性を有し、もろさを低減することができる。また、接合に要する時間を短縮することができる。本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
本実施形態によれば、残留した接合支持層１４ａ及び１４ｂは、金属間化合物以外の金属、例えば、純金属を含んでいる。よって、靱性を有し、もろさを低減することができる。また、接合に要する時間を短縮することができる。本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
（第４の実施形態）
次に、第４の実施形態について説明する。
図８は、第４の実施形態に係る電子機器を例示する断面図である。
本実施形態は、接合層１３の側面上に側壁が設けられた実施形態である。
次に、第４の実施形態について説明する。
図８は、第４の実施形態に係る電子機器を例示する断面図である。
本実施形態は、接合層１３の側面上に側壁が設けられた実施形態である。
図８に示すように、本実施形態に係る電子機器４には、側壁２１が設けられている。側壁２１は、接合層１３の側面上に配置されている。側壁２１は、電極層１４の直下域から側方に、はみ出ている。側壁２１は、接合層１３に含まれる金属、例えば、スズ（Ｓｎ）を含んでいる。また、側壁２１は、接合支持層１４に含まれる金属、例えば、銅（Ｃｕ）を含んでいてもよい。側壁２１における接合支持層１４に含まれる銅（Ｃｕ）の濃度は、接合層１３における銅（Ｃｕ）の濃度よりも低い。
次に、本実施形態に係る電子機器４の製造方法について説明する。
先ず、前述の第１の実施形態と同様に、図２（ａ）に示す工程を実施する。これらの工程については、説明を省略する。
先ず、前述の第１の実施形態と同様に、図２（ａ）に示す工程を実施する。これらの工程については、説明を省略する。
次に、溶融層１８の上面上に、接合支持層１４の下面を配置する。そして、例えば、不活性雰囲気中で、接合支持層１４と、配線層１２ａとで、溶融層１８を挟むように、接合支持層１４及び配線層１２ａ間に、所定の圧力を印加しながら、熱処理を行う。このとき、圧力によって、溶融層１８がつぶれた分、溶融層１８の側方に、溶融層１８がはみ出る。はみ出る幅は、例えば、１００μｍである。このようにして、溶融層１８において、電極層１５の直下域からはみ出て、側壁２１が形成される部分が形成される。
側壁２１は、接合層１３に含まれる金属、例えば、スズ（Ｓｎ）を含んでいる。また、側壁２１は、接合支持層１４に含まれる金属、例えば、銅（Ｃｕ）を含んでいてもよいが、接合層１３における銅（Ｃｕ）の濃度よりも低くなる。
次に、本実施形態の効果について説明する。
本実施形態の電子機器４においては、接合層１３の側面上に側壁２１が形成されている。よって、側壁２１が放熱の経路となり、放熱性を向上させることができる。また、接合層１３を側面から支持している。よって、熱応力を緩和することができる。
本実施形態の電子機器４においては、接合層１３の側面上に側壁２１が形成されている。よって、側壁２１が放熱の経路となり、放熱性を向上させることができる。また、接合層１３を側面から支持している。よって、熱応力を緩和することができる。
（第５の実施形態）
次に、第５の実施形態について説明する。
図９は、第５の実施形態に係る電子機器を例示する断面図である。
本実施形態においては、実装基板の代わりに、パッケージ材を電子部品に接合する実施形態である。
次に、第５の実施形態について説明する。
図９は、第５の実施形態に係る電子機器を例示する断面図である。
本実施形態においては、実装基板の代わりに、パッケージ材を電子部品に接合する実施形態である。
図９に示すように、本実施形態に係る電子機器５には、パッケージ材２２、接合層１３、接合支持層１４、電極層１５及び電子部品１６が設けられている。
パッケージ材２２は、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。
接合層１３は、パッケージ材２２上に配置されている。接合層１３は、例えば、銅（Ｃｕ）とスズ（Ｓｎ）の金属間化合物を含んでいる。金属間化合物の組成は、例えば、Ｃｕ３Ｓｎである。接合層１３の厚さは、例えば、５マイクロメートル（μｍ）である。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
パッケージ材２２は、導電部材であり、例えば、銅（Ｃｕ）を含んでいる。
接合層１３は、パッケージ材２２上に配置されている。接合層１３は、例えば、銅（Ｃｕ）とスズ（Ｓｎ）の金属間化合物を含んでいる。金属間化合物の組成は、例えば、Ｃｕ３Ｓｎである。接合層１３の厚さは、例えば、５マイクロメートル（μｍ）である。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
次に、第５の実施形態に係る電子機器の製造方法について説明する。
図１０は、第５の実施形態に係る電子機器の製造方法を例示する工程断面図である。
図１０に示すように、パッケージ材２２を準備する。パッケージ材２２は、金属、例えば、銅（Ｃｕ）を含んでいる。
次に、電子部品１６の下面上に電極層１５を形成する。電極層１５は、導電部材であり、例えば、ニッケル（Ｎｉ）を含んでいる。電極層１５の下面上に接合支持層１４を形成する。電子部品１６は、例えば、窒化ガリウムを含む化合物半導体装置である。接合支持層１４は、例えば、銅（Ｃｕ）を含む。接合支持層１４の厚さを、例えば、０．１〜１００マイクロメートル（μｍ）、好ましくは、１〜３０マイクロメートル、例えば、１０マイクロメートル（μｍ）とする。
図１０は、第５の実施形態に係る電子機器の製造方法を例示する工程断面図である。
図１０に示すように、パッケージ材２２を準備する。パッケージ材２２は、金属、例えば、銅（Ｃｕ）を含んでいる。
次に、電子部品１６の下面上に電極層１５を形成する。電極層１５は、導電部材であり、例えば、ニッケル（Ｎｉ）を含んでいる。電極層１５の下面上に接合支持層１４を形成する。電子部品１６は、例えば、窒化ガリウムを含む化合物半導体装置である。接合支持層１４は、例えば、銅（Ｃｕ）を含む。接合支持層１４の厚さを、例えば、０．１〜１００マイクロメートル（μｍ）、好ましくは、１〜３０マイクロメートル、例えば、１０マイクロメートル（μｍ）とする。
次に、接合支持層１４と、パッケージ材２２との間に溶融層１８を配置する。そして、例えば、不活性雰囲気中で、接合支持層１４及びパッケージ材２２間に、溶融層１８を挟むように、所定の圧力、例えば０．５ＭＰａの圧力を印加しながら、熱処理を行う。熱処理は、所定の温度、例えば、溶融層１８に含まれるスズ（Ｓｎ）の融点（２３２℃）以上の温度、例えば３００℃で保持する。これにより、溶融層１８を液相状態とする。そして、パッケージ材２２及び接合支持層１４における溶融層１８との接合面を、溶融層１８の液相に接触させる。所定の時間、この状態で保持して等温凝固させる。このようにして、図９に示す電子機器５が製造される。
次に、第５の実施形態の効果について説明する。
本実施形態によれば、電子部品を実装基板だけでなく、金属を含むパッケージ材２２にも接合することができ、熱抵抗を低減させることができる。
本実施形態によれば、電子部品を実装基板だけでなく、金属を含むパッケージ材２２にも接合することができ、熱抵抗を低減させることができる。
なお、第５の実施形態に係る電子機器５の製造方法において、溶融層１８の代わりに、図６（ｂ）に示したようなインターフェース層１９を形成し、これを熱処理して、接合層１３を形成してもよい。
また、パッケージ材２２の表面は、金属、例えば、金（Ａｕ）で覆われていてもよい。
また、パッケージ材２２の表面は、金属、例えば、金（Ａｕ）で覆われていてもよい。
（第５の実施形態の変形例）
次に、第５の実施形態の変形例について説明する。
図１１（ａ）及び（ｂ）は、第５の実施形態の変形例に係る電子機器を例示する断面図である。
図１１（ａ）に示すように、電子機器５ａにおいて、パッケージ材２２と、電子部品１６における接合支持層１４とは、接合層１３ａによって接合されている。
次に、第５の実施形態の変形例について説明する。
図１１（ａ）及び（ｂ）は、第５の実施形態の変形例に係る電子機器を例示する断面図である。
図１１（ａ）に示すように、電子機器５ａにおいて、パッケージ材２２と、電子部品１６における接合支持層１４とは、接合層１３ａによって接合されている。
図７（ｂ）に示すように、接合層１３ａは、３層の金属間化合物層２０ａ〜２０ｃと、２層の接合支持層１４ａ及び１４ｂとが、交互に積層されたものである。本実施形態における上記以外の構成及び効果は、前述の第１の実施形態と同様である。
以上説明した実施形態によれば、熱抵抗を低減することができる電子機器及び電子機器の製造方法を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１、２、３、４、５、５ａ：電子機器、１１：基板、１２ａ、１２ｂ：配線層、１３、１３ａ：接合層、１４、１４ａ、１４ｂ：接合支持層、１５：電極層、１６：電子部品、１７：実装基板、１８、１８ａ、１８ｂ、１８ｃ：溶融層、１９：インターフェース層、２０、２０ａ、２０ｂ、２０ｃ：合金層、２１：側壁、２２：ベースプレート、Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７：点
Claims (11)
- 第１導電部材と、
銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる第１群より選択された少なくとも１つの金属と、スズ（Ｓｎ）、亜鉛（Ｚｎ）及びインジウム（Ｉｎ）からなる第２群より選択された少なくとも１つの金属との金属間化合物を含み、前記第１導電部材上に設けられた第１接合層であって、前記金属間化合物の融点は前記第２群の前記少なくとも１つの金属の融点よりも高い、第１接合層と、
前記第１接合層上に設けられ、前記第１群より選択された少なくとも１つの金属を含む第１接合支持層と、
前記第１接合支持層上に設けられた第２導電部材と、
前記第２導電部材上に設けられた電子部品と、
を備え、
前記第１接合層は前記金属間化合物の前記融点よりも低い温度で溶融しない、電子機器。 - 前記第２導電部材は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）及びタングステン（Ｗ）からなる群より選択された少なくとも１つの金属を含む請求項１記載の電子機器。
- 前記第１接合層上に設けられ、前記第１群より選択された少なくとも１つの金属を含む第２接合支持層と、
前記第２接合支持層上に設けられ、前記第１群より選択された少なくとも１つの金属と、前記第２群より選択された少なくとも１つの金属と、の金属間化合物を含む第２接合層と、
をさらに備え、
前記第２接合層上に前記第１接合支持層が配置された請求項１または２に記載の電子機器。 - 前記第１導電部材は、基板上に設けられた配線層である請求項１〜３のいずれか１つに記載の電子機器。
- 前記第１導電部材は、パッケージ材である請求項１〜３のいずれか１つに記載の電子機器。
- 前記第１接合層の側面上に設けられ、前記第２群より選択された少なくとも１つの金属を含み、前記第１接合層に含まれる前記第１群より選択された少なくとも１つの金属の濃度が、前記第１接合層における濃度よりも低い側壁をさらに備えた請求項１〜５のいずれか１つに記載の電子機器。
- 銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）及び白金（Ｐｔ）からなる第１群より選択された少なくとも１つの金属を含み、電子部品上に第２導電部材を介して設けられた第１接合支持層と、第１導電部材との間に、スズ（Ｓｎ）、亜鉛（Ｚｎ）及びインジウム（Ｉｎ）からなる第２群より選択された少なくとも１つの金属を含む第１溶融層を形成する工程と、
前記第１接合支持層と前記第１導電部材とで前記第１溶融層を挟み、前記第２群の前記少なくとも１つの金属の融点よりも高い温度で熱処理し前記第１溶融層を溶融して前記第２群の前記少なくとも１つの金属と前記第１群の前記少なくとも１つの金属とを反応させて所定の組成とし、前記第２群の前記少なくとも１つの金属の前記融点よりも高い融点を有する金属間化合物を形成する工程と、
を備えた電子機器の製造方法。 - 前記金属間化合物を形成する工程は、前記第１接合支持層と前記第１導電部材とで前記第１溶融層を挟むように加圧する請求項７記載の電子機器の製造方法。
- 前記第１溶融層を形成する工程は、前記第１溶融層と前記第１接合支持層との間に、前記第１群より選択された少なくとも１つの金属を含む第２接合支持層を挟み、前記第２接合支持層と、前記第１接合支持層との間に、前記第２群より選択された少なくとも１つの金属を含む第２溶融層を挟むようにする請求項７または８に記載の電子機器の製造方法。
- 前記第１導電部材は、基板上に設けられた配線層である請求項７〜９のいずれか１つに記載の電子機器の製造方法。
- 前記第１導電部材は、パッケージ材である請求項７〜９のいずれか１つに記載の電子機器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101045A JP5976379B2 (ja) | 2012-04-26 | 2012-04-26 | 電子機器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101045A JP5976379B2 (ja) | 2012-04-26 | 2012-04-26 | 電子機器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013229474A JP2013229474A (ja) | 2013-11-07 |
| JP5976379B2 true JP5976379B2 (ja) | 2016-08-23 |
Family
ID=49676819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012101045A Expired - Fee Related JP5976379B2 (ja) | 2012-04-26 | 2012-04-26 | 電子機器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5976379B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014207388A (ja) | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
| JP2014207389A (ja) | 2013-04-15 | 2014-10-30 | 株式会社東芝 | 半導体パッケージ |
| DE102014214766A1 (de) * | 2014-07-28 | 2015-06-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
| JP6803106B1 (ja) | 2020-09-18 | 2020-12-23 | 株式会社半導体熱研究所 | 半導体デバイスの接合部材 |
| TWI829986B (zh) * | 2020-12-28 | 2024-01-21 | 財團法人工業技術研究院 | 積層體及積層體的製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4882229B2 (ja) * | 2004-09-08 | 2012-02-22 | 株式会社デンソー | 半導体装置およびその製造方法 |
| WO2008149584A1 (ja) * | 2007-06-04 | 2008-12-11 | Murata Manufacturing Co., Ltd. | 電子部品装置およびその製造方法 |
-
2012
- 2012-04-26 JP JP2012101045A patent/JP5976379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013229474A (ja) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210167034A1 (en) | Chip arrangements | |
| US10504868B2 (en) | Solder joining | |
| CN102917835B (zh) | 接合材料、接合材料的制造方法以及接合结构的制造方法 | |
| US10727167B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| JP4479577B2 (ja) | 半導体装置 | |
| US8957522B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP5976379B2 (ja) | 電子機器及びその製造方法 | |
| JP6018297B2 (ja) | 複合積層体および電子装置 | |
| CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
| US20240335912A1 (en) | Method of forming a layer structure, chip package and chip arrangement | |
| JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
| JP2006278463A (ja) | サブマウント | |
| CN103681538B (zh) | 半导体芯片及其制造方法和焊接半导体芯片与载体的方法 | |
| US9123704B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6116857B2 (ja) | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 | |
| US20050089700A1 (en) | Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction | |
| US20230027669A1 (en) | Electronic system having intermetallic connection structure with central intermetallic mesh structure and mesh-free exterior structures | |
| TWI476883B (zh) | 焊料、接點結構及接點結構的製作方法 | |
| JP2018160559A (ja) | 半導体装置用基板、及びそれを用いた半導体装置 | |
| JP2010161252A (ja) | 半導体装置およびその製造方法 | |
| JP2017117953A (ja) | 積層電極及び積層電極を備える半導体装置 | |
| JP2016184602A (ja) | 回路基板 | |
| JP2014067852A (ja) | 電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160720 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5976379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |