JP2013229474A - 電子機器及びその製造方法 - Google Patents

電子機器及びその製造方法 Download PDF

Info

Publication number
JP2013229474A
JP2013229474A JP2012101045A JP2012101045A JP2013229474A JP 2013229474 A JP2013229474 A JP 2013229474A JP 2012101045 A JP2012101045 A JP 2012101045A JP 2012101045 A JP2012101045 A JP 2012101045A JP 2013229474 A JP2013229474 A JP 2013229474A
Authority
JP
Japan
Prior art keywords
layer
bonding
conductive member
support layer
molten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012101045A
Other languages
English (en)
Other versions
JP5976379B2 (ja
Inventor
Haruka Sasaki
遥 佐々木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012101045A priority Critical patent/JP5976379B2/ja
Publication of JP2013229474A publication Critical patent/JP2013229474A/ja
Application granted granted Critical
Publication of JP5976379B2 publication Critical patent/JP5976379B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】熱抵抗を低減することができる電子機器及び電子機器の製造方法を提供する。
【解決手段】実施形態に係る電子機器は、第1導電部材と、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属と、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属との金属間化合物を含み、前記第1導電部材上に設けられた第1接合層と、前記第1接合層上に設けられ、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含む第1接合支持層と、前記第1接合支持層上に設けられた第2導電部材と、前記第2導電部材上に設けられた電子部品と、を備える。
【選択図】図1

Description

本発明の実施形態は、電子機器及びその製造方法に関する。
電子機器において、実装基板やパッケージ部材への電子部品の接合には、はんだ材料が用いられている。はんだ材料としては、古くからPb系やPb−Sn系が用いられている。
近年、電子機器の小型化に伴い、搭載される半導体チップのような電子部品の発熱温度が上昇する傾向にある。電子部品から発熱する温度が高い電子機器においては、電子部品と実装基板やパッケージ部材との接合に、熱伝導性に優れたAu−Sn系はんだが用いられている。
しかし、Au−Sn系はんだは実装温度(液相線温度)が300℃前後と高いため、実装基板やパッケージ部材の材質や形状が制限される。
特開2005−032834号公報
本発明の実施形態は、熱抵抗を低減することができる電子機器及び電子機器の製造方法を提供する。
実施形態に係る電子機器は、第1導電部材と、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属と、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属との金属間化合物を含み、前記第1導電部材上に設けられた第1接合層と、前記第1接合層上に設けられ、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含む第1接合支持層と、前記第1接合支持層上に設けられた第2導電部材と、前記第2導電部材上に設けられた電子部品と、を備える。
また、実施形態に係る電子機器の製造方法は、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含み、電子部品上に第2導電部材を介して設けられた第1接合支持層と、第1導電部材との間に、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属を含む第1溶融層を形成する工程と、前記第1接合支持層と前記第1導電部材とで前記第1溶融層を挟み、前記第1溶融層に含まれる金属の融点よりも高い温度で熱処理することにより、前記融点よりも高い融点を有し、前記第1接合支持層に含まれる金属と、前記第1溶融層に含まれる金属との金属間化合物を形成する工程と、を備える。
第1の実施形態に係る電子機器を例示する断面図である。 (a)及び(b)は、第1の実施形態に係る電子機器の製造方法を例示する工程断面図である。 銅(Cu)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。 銀(Ag)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。 白金(Pt)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。 (a)〜(c)は、第2の実施形態に係る電子機器の製造方法を例示する工程断面図である。 (a)及び(b)は、第3の実施形態に係る電子機器を例示する断面図である。 第4の実施形態に係る電子機器を例示する断面図である。 第5の実施形態に係る電子機器を例示する断面図である。 第5の実施形態に係る電子機器の製造方法を例示する工程断面図である。 (a)及び(b)は、第5の実施形態の変形例に係る電子機器を例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。
図1は、第1の実施形態に係る電子機器を例示する断面図である。
図1に示すように、電子機器1には、基板11、配線層12a、配線層12b、接合層13、接合支持層14、電極層15及び電子部品16が設けられている。基板11は、絶縁物、例えば、窒化シリコンを含んでいる。配線層12aは、基板11の上面上に配置されている。配線層12bは、基板11の下面上に配置されている。配線層12a及び12bは、導電部材、例えば、銅(Cu)を含んでいる。基板11に配線層12a及び配線層12bが配置されたものを実装基板17という。
接合層13は、配線層12a上に配置されている。接合層13は、例えば、銅(Cu)とスズ(Sn)の金属間化合物を含んでいる。金属間化合物の組成は、例えば、CuSnである。接合層13の厚さは、例えば、5マイクロメートル(μm)とである。
接合支持層14は、接合層13上に配置されている。接合支持層14は、導電部材であり、例えば、銅(Cu)を含んでいる。電極層15は、接合支持層14上に配置されている。電極層15は、導電部材であり、例えば、Niを含んでいる。接合層13は、電極層15に含まれるNiを含んでいない。
電子部品16は、電極層15上に配置されている。電子部品16は、例えば、電力用半導体素子を含む半導体装置である。
次に、第1の実施形態に係る電子機器の製造方法について説明する。
図2(a)及び(b)は、第1の実施形態に係る電子機器の製造方法を例示する工程断面図である。
先ず、図2(a)に示すように、実装基板17を準備する。実装基板17は、基板11の上面上及び下面上に、配線層12a及び12bが形成されたものである。基板11は、例えば、窒化シリコンを含む。配線層12a及び12bは、導電部材であり、例えば、銅(Cu)を含んでいる。次に、実装基板11における配線層12a上に、溶融層18を形成する。溶融層18は、例えば、スズ(Sn)を含んでいる。溶融層18の厚さを、例えば、0.1〜100マイクロメートル(μm)、好ましくは、1〜30マイクロメートル、例えば、10マイクロメートル(μm)とする。
次に、電子部品16、例えば、電力用半導体素子を含む半導体装置の下面上に電極層15を形成する。電極層15は、導電部材であり、例えば、ニッケル(Ni)を含んでいる。電極層15の下面上に接合支持層14を形成する。接合支持層14は、導電部材であり、例えば、銅(Cu)を含んでいる。接合支持層14の厚さを、例えば、0.1〜100マイクロメートル(μm)、好ましくは、1〜30マイクロメートル、例えば、10マイクロメートル(μm)とする。
次に、図2(b)に示すように、溶融層18の上面上に、接合支持層14の下面を配置する。次に、例えば、不活性雰囲気中で、接合支持層14及び配線層12a間に、溶融層18を挟むように、所定の圧力、例えば0.5MPaの圧力を印加しながら、熱処理を行う。熱処理は、所定の温度、例えば、溶融層18に含まれるスズ(Sn)の融点(232℃)以上の温度、例えば300℃で保持する。これにより、溶融層18は、液相状態となる。配線層12a及び接合支持層14における溶融層18との接合面に、溶融層18の液相が接触する。所定の時間、この状態で保持して等温凝固させる。これにより、溶融層18をすべて反応させる。
図3は、銅(Cu)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。
図3に示すように、例えば、300℃における熱処理において、溶融層18に含まれるスズ(Sn)の状態は液相である。スズ原子は、接合支持層14の界面より接合支持層14の内部に拡散する。また、接合支持層14に含まれる銅も溶融層18の内部に拡散する。
図3の点P1に示すように、溶融層18における銅の濃度が増加して、5%以上になると、溶融層18の状態は、液相と固相の混合状態となる。
図3の点P2に示すように、銅の濃度が、40%以上になると、溶融層18の状態は、固相の状態となる。これにより、金属間化合物を含む接合層13が形成される。金属間化合物の組成は、例えば、CuSnである。CuSnの融点は、670℃以上の温度である。
図3の点P3に示すように、さらに、熱処理を続け、銅の濃度が、60%以上になると、金属間化合物の組成は、例えば、CuSnとなる。CuSnの融点は、700℃以上の温度である。
このように、例えば、300℃で所定の時間保持して等温凝固させることにより、図1に示すような銅(Cu)とスズ(Sn)の金属間化合物を含む接合層13が形成される。金属間化合物の組成は、例えば、CuSnとなる。例えば、0.5MPaの圧力を印加した場合、形成される接合層13の厚さは5μmとなる。このようにして、図1に示すように、実装基板と電子部品とを接合させる。
次に、本実施形態の効果について説明する。
本実施形態に係る電子機器において、接合層13に含まれる金属間化合物、例えば、CuSnの融点は、700℃以上の温度であり、実装工程における温度及び使用時の温度よりも高い。よって、実装工程及び使用時の発熱による劣化を抑制することができる。
また、接合層13は、電極層15の成分であるNiを含まない。
Figure 2013229474
表1は、Cu-Sn金属間化合物及びNi-Sn金属間化合物の成長のための活性化エネルギーを示したものである。
表1に示すように、Cu-Sn金属間化合物とNi-Sn金属間化合物について、成長のための活性化エネルギーを比較すると、Cu-Sn金属間化合物は、29.54(kJ/mol)であるのに対して、Ni-Sn金属間化合物は、45.40(kJ/mol)である。したがって、Ni-Sn金属間化合物が成長するためには、Cu-Sn金属間化合物が成長する場合と比較してより高い活性化エネルギーを必要とする。したがって、Ni-Sn金属間化合物の成長速度は、Cu-Sn金属間化合物の成長速度よりも小さくなる。よって、接合層13にNiを含まないことで、接合にかかる時間を短縮することができる。
Ni−Sn金属間化合物の成長速度が、Cu−Sn金属間化合物の成長速度よりも小さいことは、従来技術である半田接合において、Niが拡散バリアとして機能し、半導体チップ裏面に形成される成分として選択される理由でもある。
さらに、所定の圧力を加えて熱処理することで、液相状態の溶融層18を潰して薄層化することができる。これにより、等温凝固により形成される接合層13を薄層化することができる。所定の圧力として、0.5MPaを印加した場合、形成される接合層13は5μmとなる。接合層13に含まれる金属間化合物の組成として、例えば、CuSnとすると、熱伝導率は70W/m・Kであり、Au−Snはんだの熱伝導率の57W/m・Kよりも大きい。薄層化と熱伝導率向上により、例えば、30μmのAu−Sn系はんだで実装した場合と比較して、熱抵抗を1/7まで低減することができる。このようにして、電子機器1の熱抵抗を低減することができる。
なお、基板11を窒化シリコン(SiN)を含む絶縁基板としたが、これに限らない。窒化アルミニウム(AlN)を含む絶縁基板としてもよい。
また、電極層15は、Niを含むとしたが、これに限らない。電極層15は、例えば、拡散バリアとして用いられるような金属、例えば、ニッケル(Ni)、クロム(Cr)、モリブデン(Mo)、タンタル(Ta)及びタングステン(W)からなる群より選択された少なくとも1つの金属を含んでいてもよい。また、例えば、電極層15は、接合支持層14に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーが、接合層13に含まれる金属間化合物、すなわち、接合支持層14に含まれる金属と、溶融層18に含まれる金属との間で形成される金属間化合物の成長のための活性化エネルギーよりも高い金属を含んでいてもよい。
製造方法において、接合層13を形成する熱処理を、不活性雰囲気中で行ったが、これに限らない。接合部分等の酸化を抑制する還元雰囲気中で行ってもよい。また、電子機器16の電極層14の表面と、溶融層18の表面を、例えば、Auで被覆してもよい。これにより、不活性雰囲気を用いなくとも、溶融層18の表面の酸化が抑制され、より簡便な設備を用いて、接合することができる。
また、印加する圧力は、電子部品16が破損しない範囲であれば、特に限定されない。また、加圧しなくてもよい。
さらに、電子部品16は、電力用半導体素子を含む半導体装置に限らず、窒化ガリウム(GaN)を含む化合物半導体装置、炭化シリコン(SiC)を含む半導体装置、シリコンを含む半導体装置でもよい。
(第1の実施形態の変形例)
図4は、銀(Ag)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。
本変形例においては、溶融層18として、スズ(Sn)を含むようにし、接合支持層14として銀(Ag)を含むようにし、接合層13として、スズ(Sn)と銀(Ag)との金属間化合物層を含むようにしている。
図4に示すように、熱処理において、溶融層18に含まれるスズ(Sn)の融点(232℃)以上の温度、例えば300℃で等温凝固させる。溶融層18に含まれるスズ(Sn)原子は、接合支持層14との界面より、接合支持層14の内部に拡散する。また、接合支持層14に含まれる銀(Ag)も溶融層18の内部に拡散する。
図4の点P4に示すように、溶融層18における銀の濃度が増加して、15%以上になると、溶融層18の状態は、液相と固相の混合状態となる。
図4の点P5に示すように、銀(Ag)の濃度が、75%以上になると、溶融層18の状態は、固相の状態となる。これにより、銀(Ag)とスズ(Sn)との金属間化合物を含む接合層13が形成される。金属間化合物の組成は、例えば、AgSnである。AgSnの融点は、480℃以上の温度である。
図5は、白金(Pt)とスズ(Sn)の状態図であり、横軸は濃度、縦軸は温度を示す。
溶融層18として、スズ(Sn)を含むようにし、接合支持層14として白金(Pt)を含むようにし、接合層13として、スズ(Sn)と白金(Pt)との金属間化合物層を含むようにしてもよい。
図5に示すように、熱処理において、溶融層18に含まれるスズ(Sn)の融点(232℃)以上の温度、例えば300℃で等温凝固させる。溶融層18に含まれるスズ(Sn)原子は、接合支持層14との界面より、接合支持層14の内部に拡散する。また、白金(Pt)も溶融層18の内部に拡散する。
図5の点P6に示すように、溶融層18における白金の濃度が増加して、30%以上になると、溶融層18の状態は、固相の状態となる。これにより、白金とスズとの金属間化合物を含む接合層13が形成される。金属間化合物の組成は、例えば、PtSnである。PtSnの融点は、700℃以上の温度である。さらに、白金の濃度が増加して、60%以上になると、PtSnを含む金属間化合物が形成される。PtSnの融点は、1300℃以上の温度である。
なお、溶融層として、スズ(Sn)を含むものを用いたが、亜鉛(Zn)又はインジウム(In)を含むものでもよく、さらに、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも2つの金属を含む二元系又は三元系の金属間化合物を用いてもよい。例えば、In−Sn−Zn共晶金属間化合物(共晶温度:108℃)を用いることにより、接合温度を108℃まで下げることが可能となり、より低温での接合が可能となる。また、接合支持層として、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含むようにしてもよい。
さらに、配線層12a及び12bは、銅(Cu)を含むものとしたが、これに限らない。銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含むようにして、溶融層18と反応させてもよい。
(第2実施形態)
次に、第2の実施形態について説明する。
図6(a)〜(c)は、第2の実施形態に係る電子機器の製造方法を例示する工程断面図である。
本実施形態は、第1の実施形態に係る電子機器の別の製造方法の実施形態である。
図6(a)に示すように、実装基板17を準備する。実装基板17は、前述の第1の実施形態と同様のものである。次に、実装基板11における配線層12a上に、インターフェース層19を形成する。
図6(b)に示すように、インターフェース層19は、3層の溶融層18a〜18cと、2層の接合支持層14a及び14bとが、交互に積層されたものである。すなわち、インターフェース層19の最下層には、溶融層18aが配置されている。溶融層18a上には、接合支持層14aが配置され、接合支持層14a上には、溶融層18bが配置されている。溶融層18b上には、接合支持層14bが配置され、接合支持層14b上には、溶融層18cが配置されている。各溶融層18a〜18cの厚さは、例えば、5マイクロメートル(μm)であり、各接合支持層14a及び14bの厚さは、例えば、5マイクロメートル(μm)である。インターフェース層19の厚さは、例えば、25マイクロメートル(μm)である。
次に、図6(c)に示すように、インターフェース層19の上面と、接合支持層14の下面とが接触するように、実装基板17上に、電子部品16を配置する。
次に、例えば、不活性雰囲気中で、接合支持層14と、配線層12aとで、インターフェース層19を挟むように、接合支持層14及び配線層12a間に、所定の圧力、例えば、0.5MPaの圧力を印加しながら、熱処理を行う。熱処理は、溶融層に含まれるスズ(Sn)の融点(232℃)以上の温度、例えば300℃で保持する。これにより、インターフェース層19に含まれる各溶融層18a〜18cを液相状態とする。各溶融層18a〜18cに含まれるスズ原子は、各接合支持層14a及び14bとの界面より各接合支持層14a及び14bの内部に拡散する。また、各接合支持層14a及び14bに含まれる銅も各溶融層18a〜18cの内部に拡散する。
そして、インターフェース層19における各溶融層18a〜18cがすべて反応するまで、所定の時間、圧力を保持して等温凝固させる。また、接合支持層14a及び14bもすべて反応させる。これにより、インターフェース層19を、図1に示すような接合層13に変化させ、実装基板17と電子部品16とを接合させる。このようにして、電子機器2が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、複数の溶融層18a〜18cの間に、接合支持層14a及び14bを挿入している。これにより、実装基板17(配線層12a)と溶融層18aとの界面、接合支持層14と溶融層18cとの界面だけでなく、インターフェース層19における各溶融層18a〜18cと各接合支持層14a及び14bとの界面においても相互拡散が進行する。よって、溶融層18a〜18cを短時間で反応させることができる。
また、厚い接合層13を短時間で形成することができる。接合層13は厚い方が、電子機器2の使用時の熱応力に対して有利となる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
なお、接合支持層14、各接合支持層14a及び14b並びに各溶融層18a〜18cの厚さをそれぞれ10μm、5μm及び5μmとしたが、これに限らない。これらの厚さは、例えば、0.1〜100μmの範囲で適宜設定することができる。これらの厚さは、好ましくは、1〜30μmである。
また、インターフェース層における溶融層18を3層、接合支持層14を2層としたが、これに限らない。溶融層18を4層以上としてもよいし、接合支持層14を3層以上としてもよい。
(第3の実施形態)
次に、第3の実施形態について説明する。
図7(a)及び(b)は、第3の実施形態に係る電子機器を例示する断面図である。
本実施形態は、前述の第2の実施形態において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる実施形態である。
図7(a)に示すように、電子機器3において、実装基板17の配線層12aと、電子部品16の接合支持層14とは、接合層13aによって接合されている。
図7(b)に示すように、接合層13aは、3層の金属間化合物層20a〜20cと、2層の接合支持層14a及び14bとが、交互に積層されたものである。すなわち、接合層13aの最下層には、金属間化合物層20aが配置されている。金属間化合物層20a上には、接合支持層14aが配置され、接合支持層14a上には、金属間化合物層20bが配置されている。金属間化合物層20b上には、接合支持層14bが配置され、接合支持層14b上には、金属間化合物層20cが配置されている。金属間化合物層20a〜20bは、例えば、CuSnの組成の金属間化合物を含んでいる。
次に、本実施形態に係る電子機器3の製造方法について説明する。
電子機器3は、前述の第2の実施形態の図6(c)に示す熱処理において、インターフェース層における接合支持層をすべて反応させずに、部分的に残留させる。これにより、図7(a)に示すように、電子機器3が製造される。
次に、本実施形態の効果について説明する。
本実施形態によれば、残留した接合支持層14a及び14bは、金属間化合物以外の金属、例えば、純金属を含んでいる。よって、靱性を有し、もろさを低減することができる。また、接合に要する時間を短縮することができる。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
(第4の実施形態)
次に、第4の実施形態について説明する。
図8は、第4の実施形態に係る電子機器を例示する断面図である。
本実施形態は、接合層13の側面上に側壁が設けられた実施形態である。
図8に示すように、本実施形態に係る電子機器4には、側壁21が設けられている。側壁21は、接合層13の側面上に配置されている。側壁21は、電極層14の直下域から側方に、はみ出ている。側壁21は、接合層13に含まれる金属、例えば、スズ(Sn)を含んでいる。また、側壁21は、接合支持層14に含まれる金属、例えば、銅(Cu)を含んでいてもよい。側壁21における接合支持層14に含まれる銅(Cu)の濃度は、接合層13における銅(Cu)の濃度よりも低い。
次に、本実施形態に係る電子機器4の製造方法について説明する。
先ず、前述の第1の実施形態と同様に、図2(a)に示す工程を実施する。これらの工程については、説明を省略する。
次に、溶融層18の上面上に、接合支持層14の下面を配置する。そして、例えば、不活性雰囲気中で、接合支持層14と、配線層12aとで、溶融層18を挟むように、接合支持層14及び配線層12a間に、所定の圧力を印加しながら、熱処理を行う。このとき、圧力によって、溶融層18がつぶれた分、溶融層18の側方に、溶融層18がはみ出る。はみ出る幅は、例えば、100μmである。このようにして、溶融層18において、電極層15の直下域からはみ出て、側壁21が形成される部分が形成される。
側壁21は、接合層13に含まれる金属、例えば、スズ(Sn)を含んでいる。また、側壁21は、接合支持層14に含まれる金属、例えば、銅(Cu)を含んでいてもよいが、接合層13における銅(Cu)の濃度よりも低くなる。
次に、本実施形態の効果について説明する。
本実施形態の電子機器4においては、接合層13の側面上に側壁21が形成されている。よって、側壁21が放熱の経路となり、放熱性を向上させることができる。また、接合層13を側面から支持している。よって、熱応力を緩和することができる。
(第5の実施形態)
次に、第5の実施形態について説明する。
図9は、第5の実施形態に係る電子機器を例示する断面図である。
本実施形態においては、実装基板の代わりに、パッケージ材を電子部品に接合する実施形態である。
図9に示すように、本実施形態に係る電子機器5には、パッケージ材22、接合層13、接合支持層14、電極層15及び電子部品16が設けられている。
パッケージ材22は、導電部材であり、例えば、銅(Cu)を含んでいる。
接合層13は、パッケージ材22上に配置されている。接合層13は、例えば、銅(Cu)とスズ(Sn)の金属間化合物を含んでいる。金属間化合物の組成は、例えば、CuSnである。接合層13の厚さは、例えば、5マイクロメートル(μm)である。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
次に、第5の実施形態に係る電子機器の製造方法について説明する。
図10は、第5の実施形態に係る電子機器の製造方法を例示する工程断面図である。
図10に示すように、パッケージ材22を準備する。パッケージ材22は、金属、例えば、銅(Cu)を含んでいる。
次に、電子部品16の下面上に電極層15を形成する。電極層15は、導電部材であり、例えば、ニッケル(Ni)を含んでいる。電極層15の下面上に接合支持層14を形成する。電子部品16は、例えば、窒化ガリウムを含む化合物半導体装置である。接合支持層14は、例えば、銅(Cu)を含む。接合支持層14の厚さを、例えば、0.1〜100マイクロメートル(μm)、好ましくは、1〜30マイクロメートル、例えば、10マイクロメートル(μm)とする。
次に、接合支持層14と、パッケージ材22との間に溶融層18を配置する。そして、例えば、不活性雰囲気中で、接合支持層14及びパッケージ材22間に、溶融層18を挟むように、所定の圧力、例えば0.5MPaの圧力を印加しながら、熱処理を行う。熱処理は、所定の温度、例えば、溶融層18に含まれるスズ(Sn)の融点(232℃)以上の温度、例えば300℃で保持する。これにより、溶融層18を液相状態とする。そして、パッケージ材22及び接合支持層14における溶融層18との接合面を、溶融層18の液相に接触させる。所定の時間、この状態で保持して等温凝固させる。このようにして、図9に示す電子機器5が製造される。
次に、第5の実施形態の効果について説明する。
本実施形態によれば、電子部品を実装基板だけでなく、金属を含むパッケージ材22にも接合することができ、熱抵抗を低減させることができる。
なお、第5の実施形態に係る電子機器5の製造方法において、溶融層18の代わりに、図6(b)に示したようなインターフェース層19を形成し、これを熱処理して、接合層13を形成してもよい。
また、パッケージ材22の表面は、金属、例えば、金(Au)で覆われていてもよい。
(第5の実施形態の変形例)
次に、第5の実施形態の変形例について説明する。
図11(a)及び(b)は、第5の実施形態の変形例に係る電子機器を例示する断面図である。
図11(a)に示すように、電子機器5aにおいて、パッケージ材22と、電子部品16における接合支持層14とは、接合層13aによって接合されている。
図7(b)に示すように、接合層13aは、3層の金属間化合物層20a〜20cと、2層の接合支持層14a及び14bとが、交互に積層されたものである。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
以上説明した実施形態によれば、熱抵抗を低減することができる電子機器及び電子機器の製造方法を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1、2、3、4、5、5a:電子機器、11:基板、12a、12b:配線層、13、13a:接合層、14、14a、14b:接合支持層、15:電極層、16:電子部品、17:実装基板、18、18a、18b、18c:溶融層、19:インターフェース層、20、20a、20b、20c:合金層、21:側壁、22:ベースプレート、P1、P2、P3、P4、P5、P6、P7:点

Claims (11)

  1. 第1導電部材と、
    銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属と、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属との金属間化合物を含み、前記第1導電部材上に設けられた第1接合層と、
    前記第1接合層上に設けられ、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含む第1接合支持層と、
    前記第1接合支持層上に設けられた第2導電部材と、
    前記第2導電部材上に設けられた電子部品と、
    を備えた電子機器。
  2. 前記第2導電部材は、ニッケル(Ni)、クロム(Cr)、モリブデン(Mo)、タンタル(Ta)及びタングステン(W)からなる群より選択された少なくとも1つの金属を含む請求項1記載の電子機器。
  3. 前記第1接合層上に設けられ、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含む第2接合支持層と、
    前記第2接合支持層上に設けられ、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属と、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属との金属間化合物を含む第2接合層と、
    をさらに備え、
    前記第2接合層上に前記第1接合支持層が配置された請求項1または2に記載の電子機器。
  4. 前記第1導電部材は、基板上に設けられた配線層である請求項1〜3のいずれか1つに記載の電子機器。
  5. 前記第1導電部材は、パッケージ材である請求項1〜3のいずれか1つに記載の電子機器。
  6. 前記第1接合層の側面上に設けられ、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属を含み、前記第1接合層に含まれる銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属の濃度が、前記第1接合層における濃度よりも低い側壁をさらに備えた請求項1〜5のいずれか1つに記載の電子機器。
  7. 銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含み、電子部品上に第2導電部材を介して設けられた第1接合支持層と、第1導電部材との間に、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属を含む第1溶融層を形成する工程と、
    前記第1接合支持層と前記第1導電部材とで前記第1溶融層を挟み、前記第1溶融層に含まれる金属の融点よりも高い温度で熱処理することにより、前記融点よりも高い融点を有し、前記第1接合支持層に含まれる金属と、前記第1溶融層に含まれる金属との金属間化合物を形成する工程と、
    を備えた電子機器の製造方法。
  8. 前記金属間化合物を形成する工程は、前記第1接合支持層と前記第1導電部材とで前記第1溶融層を挟むように加圧する請求項7記載の電子機器の製造方法。
  9. 前記第1溶融層を形成する工程は、前記第1溶融層と前記第1接合支持層との間に、銅(Cu)、銀(Ag)、パラジウム(Pd)及び白金(Pt)からなる群より選択された少なくとも1つの金属を含む第2接合支持層を挟み、前記第2接合支持層と、前記第1接合支持層との間に、スズ(Sn)、亜鉛(Zn)及びインジウム(In)からなる群より選択された少なくとも1つの金属を含む第2溶融層を挟むようにする請求項7または8に記載の電子機器の製造方法。
  10. 前記第1導電部材は、基板上に設けられた配線層である請求項7〜9のいずれか1つに記載の電子機器の製造方法。
  11. 前記第1導電部材は、パッケージ材である請求項7〜9のいずれか1つに記載の電子機器の製造方法。
JP2012101045A 2012-04-26 2012-04-26 電子機器及びその製造方法 Expired - Fee Related JP5976379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101045A JP5976379B2 (ja) 2012-04-26 2012-04-26 電子機器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101045A JP5976379B2 (ja) 2012-04-26 2012-04-26 電子機器及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013229474A true JP2013229474A (ja) 2013-11-07
JP5976379B2 JP5976379B2 (ja) 2016-08-23

Family

ID=49676819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101045A Expired - Fee Related JP5976379B2 (ja) 2012-04-26 2012-04-26 電子機器及びその製造方法

Country Status (1)

Country Link
JP (1) JP5976379B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
DE102014214766A1 (de) * 2014-07-28 2015-06-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
WO2022059286A1 (ja) 2020-09-18 2022-03-24 株式会社半導体熱研究所 半導体デバイスの接合部材
CN114683631A (zh) * 2020-12-28 2022-07-01 财团法人工业技术研究院 层叠体及层叠体的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法
JPWO2008149584A1 (ja) * 2007-06-04 2010-08-19 株式会社村田製作所 電子部品装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法
JPWO2008149584A1 (ja) * 2007-06-04 2010-08-19 株式会社村田製作所 電子部品装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
DE102014214766A1 (de) * 2014-07-28 2015-06-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
WO2022059286A1 (ja) 2020-09-18 2022-03-24 株式会社半導体熱研究所 半導体デバイスの接合部材
KR20230066578A (ko) 2020-09-18 2023-05-16 슈퍼유에프오291 테크 반도체 디바이스의 접합 부재
US12119322B2 (en) 2020-09-18 2024-10-15 Superufo291 Tec Bonding member for semiconductor device
CN114683631A (zh) * 2020-12-28 2022-07-01 财团法人工业技术研究院 层叠体及层叠体的制造方法
CN114683631B (zh) * 2020-12-28 2024-01-09 财团法人工业技术研究院 层叠体及层叠体的制造方法

Also Published As

Publication number Publication date
JP5976379B2 (ja) 2016-08-23

Similar Documents

Publication Publication Date Title
US20210167034A1 (en) Chip arrangements
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP4479577B2 (ja) 半導体装置
JP2014060341A (ja) 半導体装置および半導体装置の製造方法
JP5976379B2 (ja) 電子機器及びその製造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP6018297B2 (ja) 複合積層体および電子装置
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
JP2006278463A (ja) サブマウント
JP2005032834A (ja) 半導体チップと基板との接合方法
CN103681538B (zh) 半导体芯片及其制造方法和焊接半导体芯片与载体的方法
CN113140537A (zh) 功率半导体器件和用于制造功率半导体器件的方法
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
US9123704B2 (en) Semiconductor device and method for manufacturing the same
JP6116857B2 (ja) Au系はんだダイアタッチメント半導体装置及びその製造方法
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
US20050089700A1 (en) Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction
US20230027669A1 (en) Electronic system having intermetallic connection structure with central intermetallic mesh structure and mesh-free exterior structures
JP2020072233A (ja) 半導体装置の製造方法
US9099425B2 (en) Semiconductor device and method for manufacturing the same
TWI476883B (zh) 焊料、接點結構及接點結構的製作方法
JP2018160559A (ja) 半導体装置用基板、及びそれを用いた半導体装置
JP4104506B2 (ja) 半導体装置の製造方法
JP2017117953A (ja) 積層電極及び積層電極を備える半導体装置
JP2010161252A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160720

R151 Written notification of patent or utility model registration

Ref document number: 5976379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees