JP2018200952A - 電子部品、電子部品の製造方法及び電子装置 - Google Patents

電子部品、電子部品の製造方法及び電子装置 Download PDF

Info

Publication number
JP2018200952A
JP2018200952A JP2017104836A JP2017104836A JP2018200952A JP 2018200952 A JP2018200952 A JP 2018200952A JP 2017104836 A JP2017104836 A JP 2017104836A JP 2017104836 A JP2017104836 A JP 2017104836A JP 2018200952 A JP2018200952 A JP 2018200952A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
conductor
electronic component
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017104836A
Other languages
English (en)
Inventor
将 森田
Masashi Morita
将 森田
中田 義弘
Yoshihiro Nakada
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017104836A priority Critical patent/JP2018200952A/ja
Publication of JP2018200952A publication Critical patent/JP2018200952A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】電気抵抗の上昇を抑え、性能及び信頼性に優れた電子部品を実現する。
【解決手段】電子部品1Aは、基板10及びその上に設けられた導体部20を含む。導体部20は、第1元素とそれとは異なる第2元素とを含有する化合物層23、第1元素及び第2元素とは異なる第3元素を含有する導体層25、並びに、化合物層23と導体層25との間に設けられた隔離層24を含む。隔離層24は、第1元素、第2元素及び第3元素とは異なる第4元素を含有し、化合物層23内の第1元素及び第2元素と、導体層25内の第3元素とを隔離する。導体層25内の第3元素の拡散及び反応、導体層25の体積の減少等を抑え、導体部20の電気抵抗の上昇を抑える。
【選択図】図4

Description

本発明は、電子部品、電子部品の製造方法及び電子装置に関する。
電子部品の配線等の導体部を形成する技術の1つとして、基板上に設けたシード層を給電層に用いた電解めっきによって導体層を形成し、シード層の不要な部分、或いは導体層及びシード層の不要な部分を除去する技術が知られている。
特開2016−029697号公報 特開2010−171170号公報
電子部品の配線等の導体部を、シード層上に導体層を形成して得る場合には、シード層と導体層との材料の組み合わせにより、シード層を導体層に対して選択的に除去できなかったり、シード層と導体層との間で元素が拡散したりすることが起こり得る。これらは、シード層上に形成された導体層の体積の減少等を招き、その導体層を含む導体部の電気抵抗の上昇、導体部を備える電子部品並びにそれを用いた電子装置の性能及び信頼性の低下を招く恐れがある。
一観点によれば、基板と、前記基板上に設けられ、第1元素と、前記第1元素とは異なる第2元素とを含有する第1導体層と、前記第1導体層上に設けられ、前記第1元素及び前記第2元素とは異なる第3元素を含有する第2導体層と、前記第1導体層と前記第2導体層との間に設けられ、前記第1元素、前記第2元素及び前記第3元素とは異なる第4元素を含有し、前記第1導体層内の前記第1元素及び前記第2元素と、前記第2導体層内の前記第3元素とを隔離する第3導体層とを含む電子部品が提供される。
また、一観点によれば、基板上に設けられ、第1元素を含有する第1導体層と、前記第1導体層上に設けられ、前記第1元素とは異なる第2元素と、前記第1元素及び前記第2元素とは異なる第4元素とを含有する第2導体層とを有する積層体を形成する工程と、前記積層体上に、前記第1元素、前記第2元素及び前記第4元素とは異なる第3元素を含有する第3導体層を形成する工程と、熱処理による前記第1導体層と前記第2導体層との反応によって、前記第1元素と前記第2元素とを含有する第4導体層を形成する工程と、前記第4導体層と前記第3導体層との間に偏析される前記第4元素を含有し、前記第4導体層内の前記第1元素及び前記第2元素と、前記第3導体層内の前記第3元素とを隔離する第5導体層を形成する工程とを含む電子部品の製造方法が提供される。
また、一観点によれば、上記のような電子部品を備える電子装置が提供される。
電気抵抗の上昇が抑えられる、性能及び信頼性に優れた電子部品が実現される。また、そのような電子部品を備える電子装置が実現される。
電子部品の第1の例について説明する図である。 電子部品の第2の例について説明する図である。 第2の例の導体部で生じ得る現象について説明する図である。 第1の実施の形態に係る電子部品の一例を示す図である。 第1の実施の形態に係る電子部品の変形例を示す図である。 第1の実施の形態に係る電子部品の形成方法の一例を示す図(その1)である。 第1の実施の形態に係る電子部品の形成方法の一例を示す図(その2)である。 第1の実施の形態に係る電子部品の形成方法の一例を示す図(その3)である。 第2の実施の形態に係る電子部品の形成方法の一例を示す図(その1)である。 第2の実施の形態に係る電子部品の形成方法の一例を示す図(その2)である。 第3の実施の形態に係る電子部品の一例を示す図(その1)である。 第3の実施の形態に係る電子部品の一例を示す図(その2)である。 第4の実施の形態に係る回路基板の一例を示す図である。 第4の実施の形態に係る半導体パッケージの一例を示す図である。 第4の実施の形態に係る半導体パッケージの別例を示す図である。 第4の実施の形態に係る半導体チップの一例を示す図である。 第5の実施の形態に係る電子装置の一例を示す図である。 第6の実施の形態に係る電子機器について説明する図である。
はじめに、電子部品の一例について説明する。
まず、第1の例について説明する。
図1は電子部品の第1の例について説明する図である。図1(A)〜図1(C)にはそれぞれ、電子部品の導体部形成工程の要部断面図を模式的に示している。
第1の例では、まず、図1(A)に示すように、基板110上に設けられた導体層120及び導体層130aの上に、開口部171を有するレジスト170が形成される。そして、その開口部171内に、導体層130a(及び導体層120)を給電層に用いた電解めっきによって導体層140が形成される。
ここで、基板110は、シリコン(Si)等の半導体基板、ポリイミド等の樹脂基板、又は有機材料若しくは無機材料が用いられた層間絶縁膜等である。導体層120は、その上に形成される導体層130a(更にその上に形成される導体層140)の、基板110との密着性を高める層である。導体層120には、チタン(Ti)、クロム(Cr)等を含有する材料が用いられる。導体層130aは、上記のように、電解めっきによって導体層140を形成する際の給電層として用いられる。この図1(A)(並びに後述の図1(B)及び図1(C))に示す例では、導体層130a及びその上に形成される導体層140の双方に、同種の材料、例えば、銅(Cu)を含有する材料が用いられる。
図1(A)に示すような工程後、図1(B)に示すように、レジスト170が除去される。そして、レジスト170の除去によって露出する導体層130aがエッチングにより除去され、更にその下の導体層120がエッチングにより除去される。導体層130a及び導体層120の除去は、ウェットエッチングにより行われる。このようにして導体層130a及び導体層120が除去され、例えば、図1(C)に示すような導体部100aが形成される。
図1(B)及び図1(C)に示すような工程において、導体層130aのエッチング時には、その上に形成されている導体層140もエッチング環境に曝される。そのため、導体層130aと導体層140とに同種の材料が用いられていると、導体層130aのエッチングと同時に導体層140もエッチングされる。導体層130aと同時に導体層140もエッチングされると、図1(C)に示すように、導体層140の寸法が、当初の電解めっき時の寸法(図1(C)に点線で図示)よりも小さくなる。ここでは、このような導体層140の寸法の縮小を寸法シフトと称する。導体層140の寸法シフトは、導体層140の体積を減少させ、導体部100aの電気抵抗の上昇を引き起こす恐れがある。
上記のような寸法シフトが生じることを前提にして、予めレジスト170の開口部171の寸法を大きくし、電解めっきによって形成する導体層140の寸法を大きくしておくことも考えられる。
しかし、このように寸法シフトが生じることを前提にして、電解めっきによって形成する導体層140の寸法を大きくする場合、例えば、その分、隣り合う導体部100a間のスペースを広く確保する必要が生じ、電子部品の大型化を招く可能性がある。
また、設計上、隣り合う導体部100a間のスペースを広げられない電子部品では、寸法シフトが生じることを前提にして、電解めっきによって形成する導体層140の寸法を大きくすると、電解めっき後の隣り合う導体層140間のスペースがいっそう狭まる。このように隣り合う導体層140間のスペースが狭まると、そのスペースに、導体層130aをエッチングする際のエッチング液が十分に入り込まなくなることが起こり得る。隣り合う導体層140間のスペースにエッチング液が十分に入り込まないと、導体層130a(或いは更にその下の導体層120)のエッチングが不十分となり、導体層140間(導体部100a間)の短絡を招く可能性がある。
続いて、第2の例について説明する。
図2は電子部品の第2の例について説明する図である。図2(A)〜図2(C)にはそれぞれ、電子部品の導体部形成工程の要部断面図を模式的に示している。
第2の例では、基板110上に設けられた導体層120の上に、導体層140とは異種の材料を用いた導体層130bが形成される。例えば、導体層140に、Cuを含有する材料が用いられる場合、導体層130bには、ニッケル(Ni)等を含有する材料が用いられる。第2の例は、このような導体層130bが用いられている点で、上記第1の例と相違する。
第2の例では、まず、図2(A)に示すように、基板110上に設けられた導体層120及び導体層130bの上にレジスト170が形成され、その開口部171内に、導体層130b等を給電層に用いた電解めっきによって導体層140が形成される。図2(A)に示すような工程後、図2(B)に示すように、レジスト170が除去される。更に、それによって露出する導体層130b及び導体層120がそれぞれエッチングにより除去される。これにより、例えば、図2(C)に示すような導体部100bが形成される。
導体層130bのエッチング時には、その導体層130bに、導体層140とは異種の材料が用いられていることで、導体層130bの、導体層140に対する選択的なエッチングが可能になる。そのため、上記のような導体層140の寸法シフトを抑えることが可能になる。
しかし、この第2の例のように、導体層140とは異種の材料の導体層130bを採用する場合には、導体部100bに、次の図3に示すような現象が生じ得る。
図3は第2の例の導体部で生じ得る現象について説明する図である。図3(A)及び図3(B)にはそれぞれ、導体部を備える電子部品の要部断面図を模式的に示している。
例えば、導体層140にCuを含有する材料が用いられ、導体層130bにNiを含有する材料が用いられる場合を想定する。
このような場合、電子部品の製造時や、製造された電子部品の動作時に、導体部100bが加熱されると、導体層140及び導体層130bの互いのCuとNiとが拡散し、図3(A)に示すように、CuとNiの合金(Cu−Ni)層150が形成される現象が生じ得る。この時、CuとNiとは、互いに化合物層を形成しない。導体層140及び導体層130bの互いのCuとNiとが拡散し、Cu−Ni層150が形成されると、導体層140の、比較的低い電気抵抗のCu部分の体積が減少する。その結果、導体部100bの電気抵抗の上昇、導体部100bを備える電子部品の性能の低下を招く恐れがある。
また、導体層140及び導体層130bの互いのCuとNiとが拡散し、Cu−Ni層150が形成されると、それに伴ってCu及びNiが移動するため、図3(B)に示すように、導体部100b内にボイド160が形成される現象が生じ得る。このボイド160は、導体部100bの電気抵抗の上昇及び機械的強度の低下を引き起こす可能性があり、導体部100bを備える電子部品の性能及び信頼性の低下を招く恐れがある。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、導体部の電気抵抗の上昇等を抑え、導体部を備える電子部品の性能及び信頼性の低下を抑える。
まず、第1の実施の形態について説明する。
図4は第1の実施の形態に係る電子部品の一例を示す図である。図4には、第1の実施の形態に係る電子部品の要部断面図を模式的に示している。
図4に示す電子部品1Aは、基板10及びその上に設けられた導体部20を含む。導体部20は、配線又は電極である。導体部20は、基板10上に設けられた導体層21と、導体層21上に設けられた導体層22と、導体層22上に設けられた化合物層23と、化合物層23上に設けられた隔離層24と、隔離層24上に設けられた導体層25とを有する。
基板10には、Si等の半導体基板、ポリイミド等の樹脂基板、有機材料若しくは無機材料が用いられた層間絶縁膜、ガラス基板又はセラミックス基板等の各種基板が用いられる。
導体層21は、その上に設けられる導体層22(更にその上に設けられる化合物層23、隔離層24及び導体層25を含めた積層体)の、基板10との密着性を確保するための導体層、いわゆる密着層である。導体層21には、例えば、Ti若しくはCr、又は、Tiを含有する材料、若しくはCrを含有する材料が用いられる。
導体層22は、後述する電解めっき時の給電層として用いられる導体層(又はその一部)である。導体層22には、例えば、Ni、又は、ニッケルクロム合金(Ni−Cr)等のNiを含有する材料が用いられる。
化合物層23は、例えば、Niとスズ(Sn)とを含有する化合物(Ni−Sn)の層を含む導体層である。化合物層23は、例えば、Ni3SnやNi3Sn2といった、電子部品1Aの製造時及び動作時の熱に対して安定に存在する金属間化合物の層である。化合物層23には更に、銀(Ag)、Cu、ビスマス(Bi)等が含有されてもよく、その場合、Ag、Cu、Bi等は、Snと化合物を形成し、Ni−Snとの混合層として、化合物層23内に含まれ得る。
隔離層24は、例えば、ホウ素(B)を含有する導体層である。隔離層24は、例えば、B単体の層のほか、Bとリン(P)とを含有する化合物(B−P)、Bとタングステン(W)とを含有する化合物(B−W)、Bとコバルト(Co)とを含有する化合物(B−Co)、BとPとWとを含有する化合物(B−P−W)、又はBとPとCoとを含有する化合物(B−P−Co)の層である。
隔離層24は、化合物層23に含有されるNi及びSn(化合物層23にAg、Cu、Bi等が含有される場合には更にそれらの元素)と、化合物層23の上層に設けられる導体層25に含有される後述のCu等の元素とを隔離する。隔離層24は、後述のように、Snを含有する導体層26と、その上に形成されたNiとB等とを含有する導体層27(及び下に形成された導体層22)との反応によって、Ni−Snの化合物層23が形成される際、その形成に伴って偏析或いは濃縮されるB等を含有する。
導体層25は、配線又は電極として用いられる導体部20の主な電流経路となる部分である。導体層25には、例えば、Cu、又はCuを含有する材料が用いられる。
上記のように電子部品1Aでは、導体層25と化合物層23との間に隔離層24が介在する。
導体層25にCuが含有され、隔離層24にBが含有され、化合物層23にNi及びSnが含有される場合、化合物層23のNiは、Snと安定な金属間化合物を形成する。一方、隔離層24のBは、導体層25のCu並びに化合物層23のSn及びNiと化合物を形成しないか、或いは殆ど形成しない。
電子部品1Aでは、隔離層24に含有されるBと、隔離層24上の導体層25に含有されるCuとの反応が抑えられ、隔離層24に含有されるBと、隔離層24下の化合物層23に含有されるSnとの反応が抑えられる。隔離層24下の化合物層23に含有されるNiは、Snと安定な金属間化合物を形成しており、その形成に伴ってB等が偏析されることで、隔離層24が形成される。Bを含有する隔離層24は、導体層25に含有されるCuと、化合物層23に含有されるNi及びSnとを隔離し、それらの拡散及び反応を抑えるバリア機能を発揮する。
電子部品1Aでは、この隔離層24のバリア機能により、導体層25に含有されるCuと、化合物層23に含有されるNi及びSnとの反応が抑えられる。このように導体層25内のCuと導体層25外の元素との反応が抑えられることで、導体層25のCuの拡散及び反応に起因した、導体層25の体積の減少、及びボイドの形成が抑えられる。これにより、導体部20の電気抵抗の上昇、及び機械的強度の低下が抑えられる。
更に、電子部品1Aでは、化合物層23下に、Niを含有する導体層22が設けられる。より詳しくは、後述のように、B等が偏析されて隔離層24、及びNi−Snの化合物層23が形成される際、当初形成されていた導体層22の一部が残存する。電子部品1Aでは、このように化合物層23下に、Niを含有する導体層22が存在することで、導体層22並びにその上層に設けられる化合物層23、隔離層24及び導体層25の積層体と、導体層21との、良好な密着性が確保される。
上記のような構成により、性能及び信頼性に優れた電子部品1Aが実現される。
尚、電子部品1A(後述の電子部品1B及び電子部品1Cも同様)の導体層25、隔離層24、化合物層23、導体層22及び導体層21に含有される元素は、上記の例に限定されるものではない。導体層25が配線や電極として用いられ、化合物層23が安定な化合物として形成され、隔離層24が導体層25と化合物層23との間の元素の拡散及び反応を抑え、導体層22が化合物層23と導体層21とに密着するものであれば、各種元素を採用し得る。
また、図5は第1の実施の形態に係る電子部品の変形例を示す図である。図5(A)及び図5(B)にはそれぞれ、第1の実施の形態に係る電子部品の要部断面図を模式的に示している。
図5(A)に示す電子部品1Bは、基板10上の導体部20が、絶縁層30で覆われている点で、上記電子部品1A(図4)と相違する。導体部20は、このように絶縁層30で覆われることで、腐食や衝撃から保護される。絶縁層30には、ポリイミド、ポリベンゾオキサゾール、エポキシ等の樹脂材料のほか、有機系若しくは無機系の各種絶縁材料が用いられる。
尚、図5(A)には、導体部20の上面及び側面を絶縁層30で覆う例を示した。このほか、導体部20は、外部との接続や他の導体部との接続のために、その上面又は内層の上面が露出するように、絶縁層30で覆われてもよい。
また、図5(B)に示す電子部品1Cは、基板10上の導体部20の表面(上面及び側面)にキャップ層40が設けられ、これら導体部20及びキャップ層40を覆うように絶縁層30が設けられている点で、上記電子部品1A(図4)と相違する。キャップ層40は、無電解Ni−Pめっき、無電解Co−Wめっき、無電解Ni−Bめっき等によって形成される。導体部20の表面にキャップ層40が設けられることで、導体部20に含有される元素の、絶縁層30への拡散が抑えられる。
尚、図5(B)には、キャップ層40の上面及び側面を絶縁層30で覆う例を示した。このほか、導体部20及びキャップ層40は、外部との接続や他の導体部との接続のために、キャップ層40の上面、又は導体部20の上面若しくは内層の上面が露出するように、絶縁層30で覆われてもよい。
続いて、上記のような構成を有する電子部品1A等の形成方法について説明する。
図6〜図8は第1の実施の形態に係る電子部品の形成方法の一例を示す図である。図6(A)〜図6(C)、図7(A)〜図7(C)、及び図8(A)〜図8(C)にはそれぞれ、第1の実施の形態に係る電子部品の形成工程の要部断面図を模式的に示している。
まず、図6(A)に示すように、基板10上に導体層21が形成される。例えば、TiやCr等が、スパッタ法によって基板10上に堆積され、導体層21が形成される。導体層21の厚さは、例えば、100nm以下とすることができる。
導体層21の形成後、図6(B)に示すように、その導体層21上に、導体層22が形成される。例えば、NiやNi−Cr等が、スパッタ法によって導体層21上に堆積され、導体層22が形成される。導体層22の厚さは、例えば、100nm以下とすることができる。
導体層22の形成後、図6(C)に示すように、その導体層22上に、導体層26が形成される。例えば、導体層26として、Snを含有する導体層が形成される。導体層26の材料には、例えば、Snのほか、SnとAgとを含有する化合物(Sn−Ag)、SnとAgとCuとを含有する化合物(Sn−Ag−Cu)、又はSnとBiとを含有する化合物(Sn−Bi)が用いられる。導体層26は、例えば、スパッタ法や無電解Snめっきにより、或いは、導体層22(及び導体層21)を給電層に用いた電解Sn−Agめっき、電解Sn−Ag−Cuめっき、又は電解Sn−Biめっきにより、導体層22上に形成される。導体層26は、例えば、後述の熱処理により、その上に形成される後述の導体層27に含有されるNiの全量が安定なNi−Snとなるような量のSnが含有される厚さで、導体層22上に形成される。導体層26の厚さは、例えば、100nm以下とすることができる。
導体層26の形成後、図7(A)に示すように、その導体層26上に、導体層27が形成される。例えば、導体層27として、Ni及びBを含有する導体層が形成される。導体層27の材料には、例えば、Ni−Bのほか、Ni−B−P、Ni−B−W、Ni−B−Co、Ni−B−P−W、又はNi−B−P−Coが用いられる。このような導体層27は、無電解Ni−Bめっき、無電解Ni−B−Pめっき、無電解Ni−B−Wめっき、無電解Ni−B−Coめっき、無電解Ni−B−P−Wめっき、又は無電解Ni−B−P−Coめっきにより、導体層26上に形成される。導体層27の厚さは、例えば100nm以下とすることができる。
このようにして基板10上に、導体層21、導体層22、導体層26及び導体層27が積層された積層体2(シード層)を形成した後、図7(B)に示すように、その積層体2上に、所定の部分に開口部51を有するレジスト50が形成される。レジスト50の開口部51は、後述の導体層25を形成する部分に設けられる。
レジスト50の形成後、図7(C)に示すように、その開口部51内の積層体2(その導体層27)上に、導体層25が形成される。例えば、積層体2(導体層21,22,26,27)を給電層に用いた電解Cuめっきにより、レジスト50の開口部51内の積層体2上に導体層25が形成される。
導体層25の形成後、図8(A)に示すように、レジスト50が剥離され、積層体2が部分的に露出される。
その後、図8(B)に示すように、積層体2の、レジスト50が剥離されて露出した部分、即ち導体層25が形成されていない部分が、導体層25をマスクにして、ウェットエッチングにより除去される。その際は、まず、Ni及びBを含有する導体層27がエッチングされ、次いで、Snを含有する導体層26がエッチングされ、次いで、NiやNi−Crを含有する導体層22がエッチングされ、次いで、TiやCrを含有する導体層21がエッチングされる。導体層25下の導体層27、導体層26、導体層22及び導体層21は、いずれもCuを含有する導体層25とは異種の材料が用いられているため、導体層25に対して選択的に、順次エッチングされる。これにより、導体層25下の各層をエッチングする際の、導体層25の寸法シフトが抑えられる。
積層体2のエッチング後、Snを含有する導体層26の融点以上の温度で熱処理が行われる。この熱処理は、真空中のほか、窒素(N2)やアルゴン(Ar)等の不活性ガス雰囲気中、水素(H2)や蟻酸(HCOOH)等の還元雰囲気中等で行うことができる。この熱処理により、導体層26に含有されるSnと、その上下の導体層27及び導体層22に含有されるNiとの反応が進行し、図8(C)に示すように、安定なNi−Snの化合物層23が形成される。更に、この熱処理では、NiとSnとの反応による安定なNi−Snの化合物層23の形成に伴い、導体層27に含有されるNi以外の残りの成分、即ちB、BとP、BとW、BとCo、BとPとW、又はBとPとCoが、導体層25の直下に偏析される。これにより、図8(C)に示すように、化合物層23と導体層25との間に、B、B−P、B−W、B−Co、B−P−W、又はB−P−Coの隔離層24が形成される。
このようにして基板10上に導体部20が形成される。
熱処理による安定なNi−Snの化合物層23の形成に伴って偏析される隔離層24のB、P、W、Coは、導体層25に含有されるCuや、導体層26又は化合物層23に含有されるSnとは化合物を形成しないか、或いは殆ど形成しない。熱処理の際、形成される隔離層24はバリア機能を発揮し、このバリア機能により、導体層25に含有されるCuと、導体層26又は化合物層23に含有されるSnとの反応が抑えられる。また、熱処理の際、導体層27に含有されるNiは、導体層26に含有されるSnと反応して安定なNi−Snに変化する。このようなNiの安定化と隔離層24のバリア機能により、導体層25に含有されるCuと、導体層27又は化合物層23に含有されるNiとの反応が抑えられる。これにより、導体層25のCuの拡散及び反応に起因した、導体層25の体積の減少、及びボイドの形成が抑えられ、導体部20の電気抵抗の上昇、及び機械的強度の低下が抑えられる。
上記のような熱処理において、Snを含有する導体層26は、Niを含有する導体層27及び導体層22と反応し、それにより、Ni−Snの化合物層23が形成される。Snを含有する導体層26のSn量、並びにNiを含有する導体層27及び導体層22のNi量を適切に調整しておくと、導体層26のSn及び導体層27のNiを全て安定なNi−Snに変化させ、且つ導体層22の一部を導体層21上に残存させることができる。導体層21上に導体層22の一部を残存させることで、導体層21と、導体層22、更にその上層に設けられる化合物層23、隔離層24及び導体層25の積層体との、良好な密着性が確保される。このような密着性の観点から、Ni−Snの化合物層23の形成後に導体層22の一部が導体層21上に残存するように、導体層26のSn量(例えば厚さ)、並びに導体層27及び導体層22のNi量(例えば厚さ)が調整されることが望ましい。
以上のような工程により、基板10上に、導体層21、導体層22、化合物層23、隔離層24及び導体層25が積層された導体部20を有する、図8(C)及び上記図4に示したような電子部品1Aが得られる。
また、上記図5(A)に示したような電子部品1Bを得る場合には、基板10上の導体部20を覆うように絶縁層30が形成される。更にまた、上記図5(B)に示したような電子部品1Cを得る場合には、基板10上の導体部20の表面にキャップ層40が形成され、導体部20及びキャップ層40を覆うように絶縁層30が形成される。尚、電子部品1B及び電子部品1Cにおいて、絶縁層30には、導体部20の外部との接続や他の導体部との接続のために、導体部20又はキャップ層40に通じる開口部が設けられてもよい。
以上説明したように、電子部品1A、電子部品1B及び電子部品1Cでは、導体部20の形成において、導体層25下の導体層27、導体層26、導体層22及び導体層21に、Cuを含有する導体層25とは異種の材料が用いられる。これにより、導体層25下の各層が、導体層25に対して選択的にエッチングされ、導体層25の寸法シフトが抑えられる。そのため、エッチング時の寸法シフトを前提にした導体部20の設計や、隣り合う導体部20間の狭スペースにエッチング液が入り込まないことによるエッチング不良(短絡)が回避される。
更に、電子部品1A、電子部品1B及び電子部品1Cでは、形成された導体部20において、導体層25と、安定な化合物層23との間に、それらに含有される互いの元素同士を隔離する隔離層24が設けられる。これにより、導体層25に含有されるCuと、化合物層23のNiやSnといった導体層25外の元素との反応が抑えられ、導体層25の体積の減少、及びボイドの発生、それらによる導体部20の電気抵抗の上昇、及び機械的強度の低下が抑えられる。
上記のような構成により、性能及び信頼性に優れた電子部品1A、電子部品1B及び電子部品1Cが実現される。
具体的な実施例を以下に示す。
〔実施例1〕
基板10として樹脂基板を用い、スパッタ装置を用いて基板10上の全面に、導体層21として、厚さ20nmのTi層を形成し(図6(A))、更にそのTi層上に、導体層22として、厚さ50nmのNi層を形成した(図6(B))。次いで、そのNi層上に、導体層26として、無電解Snめっきにより、厚さ80nmのSn層を形成した(図6(C))。更にそのSn層上に、導体層27として、無電解Ni−Bめっきにより、厚さ30nmのNi−B層を形成した(図7(A))。このようにして樹脂基板上に形成されたTi層、Ni層、Sn層及びNi−B層の積層体(シード層)の上に、厚さ4μmのレジストを形成し、露光装置と現像装置を用いて配線幅2μmの開口部を形成した(図7(B))。その後、そのレジストの開口部に、導体層25として、電解Cuめっきにより、厚さ2μmのCu層を形成した(図7(C))。
電解Cuめっき後、レジストを剥離した(図8(A))。そして、Niエッチング液に浸漬して露出するNi−B層を除去し、Snエッチング液に浸漬して露出するSn層を除去し、Niエッチング液に浸漬して露出するNi層を除去し、Tiエッチング液に浸漬して露出するTi層を除去した(図8(B))。その後、蟻酸雰囲気中、260℃の熱処理を行うことで、Sn層とその上下のNi−B層及びNi層とを反応させ、化合物層23として、Ni−Sn化合物層を形成すると共に、Ni−Sn化合物層とCu層との間にBを偏析させ、Cu層の直下に、隔離層24として、B層を形成した(図8(C))。ここでは、厚さ40nmのNi−Sn化合物層を形成し、Ni−Sn化合物層上に厚さ10nmのB層を形成し、Ni−Sn化合物層下に厚さ30nmのNi層を形成することができた。熱処理において、Ni−B層に含有されていたBは、Sn層には拡散せず、反応により形成されるNi−Sn化合物層とCu層との間に偏析された。
このようにして、導体部20として、Ti層、Ni層、Ni−Sn化合物層、B層及びCu層の積層体を備える、上記のような電子部品1Aを得た(図4)。更に、その樹脂基板上に、有機樹脂を塗布し加熱により硬化させることで、絶縁層30として、有機樹脂層を形成し、電子部品1Bを得た(図5(A))。
〔実施例2〕
基板10としてSi基板を用い、スパッタ装置を用いて基板10上の全面に、導体層21として、厚さ30nmのTi層を形成し(図6(A))、更にそのTi層上に、導体層22として、厚さ40nmのNi層を形成した(図6(B))。次いで、そのNi層上に、導体層26として、無電解Snめっきにより、厚さ40nmのSn層を形成した(図6(C))。更にそのSn層上に、導体層27として、無電解Ni−B−Pめっきにより、厚さ20nmのNi−B−P層を形成した(図7(A))。このようにしてSi基板上に形成されたTi層、Ni層、Sn層及びNi−B−P層の積層体(シード層)の上に、厚さ3μmのレジストを形成し、露光装置と現像装置を用いて配線幅1.5μmの開口部を形成した(図7(B))。その後、そのレジストの開口部に、導体層25として、電解Cuめっきにより、厚さ1.5μmのCu層を形成した(図7(C))。
電解Cuめっき後、レジストを剥離した(図8(A))。そして、Niエッチング液に浸漬して露出するNi−B−P層を除去し、Snエッチング液に浸漬して露出するSn層を除去し、Niエッチング液に浸漬して露出するNi層を除去し、Tiエッチング液に浸漬して露出するTi層を除去した(図8(B))。その後、蟻酸雰囲気中、260℃の熱処理を行うことで、Sn層とその上下のNi−B−P層及びNi層とを反応させ、化合物層23として、Ni−Sn化合物層を形成すると共に、Ni−Sn化合物層とCu層との間にB−Pを偏析させ、Cu層の直下に、隔離層24として、B−P層を形成した(図8(C))。ここでは、厚さ40nmのNi−Sn化合物層を形成し、Ni−Sn化合物層上に厚さ10nmのB−P層を形成し、Ni−Sn化合物層下に厚さ20nmのNi層を形成することができた。熱処理において、Ni−B−P層に含有されていたB及びPは、Sn層には拡散せず、反応により形成されるNi−Sn化合物層とCu層との間に偏析された。
このようにして、導体部20として、Ti層、Ni層、Ni−Sn化合物層、B−P層及びCu層の積層体を備える、上記のような電子部品1Aを得た(図4)。更に、その樹脂基板上に、有機樹脂を塗布し加熱により硬化させることで、絶縁層30として、有機樹脂層を形成し、電子部品1Bを得た(図5(A))。
次に、第2の実施の形態について説明する。
図9及び図10は第2の実施の形態に係る電子部品の形成方法の一例を示す図である。図9(A)及び図9(B)、並びに図10(A)及び図10(B)にはそれぞれ、第2の実施の形態に係る電子部品の形成工程の要部断面図を模式的に示している。
この例では、まず、図9(A)に示すように、凹部11を有する基板10が準備される。基板10は、Si等の半導体基板、ポリイミド等の樹脂基板、有機材料若しくは無機材料が用いられた層間絶縁膜、ガラス基板又はセラミックス基板等の各種基板である。基板10は、単層構造であってもよいし、同種又は異種の材料が用いられた複数層の積層構造であってもよい。基板10の凹部11は、配線溝のような形状でも、ビア孔のような形状でもよい。また、ここでは図示を省略するが、配線溝とそれに連通したビア孔とを有するような形状でもよい。
準備された凹部11を有する基板10上に、図9(B)に示すように、Tiや窒化チタン(TiN)又はCrを含有する導体層21、及びNiやNi−Crを含有する導体層22が、順次形成される。更に、その導体層22上に、図9(B)に示すように、Snを含有する導体層26、Ni及びBを含有する導体層27、及びCuを含有する導体層25が、順次形成される。
その後、Snを含有する導体層26の融点以上の温度で熱処理が行われる。この熱処理により、導体層26に含有されるSnと、その上下の導体層27及び導体層22に含有されるNiとの反応が進行し、図10(A)に示すように、安定なNi−Snの化合物層23が形成される。更に、この熱処理では、NiとSnとの反応による安定なNi−Snの化合物層23の形成に伴い、導体層27に含有されるNi以外の残りの成分、即ちB、BとP、BとW、BとCo、BとPとW、又はBとPとCoが、導体層25の直下に偏析される。これにより、図10(A)に示すように、化合物層23と導体層25との間に、B、B−P、B−W、B−Co、B−P−W、又はB−P−Coの隔離層24が形成される。
熱処理による安定なNi−Snの化合物層23の形成に伴って偏析される隔離層24のB、P、W、Coは、導体層25に含有されるCuや、導体層26又は化合物層23に含有されるSnとは化合物を形成しないか、或いは殆ど形成しない。熱処理の際、形成される隔離層24はバリア機能を発揮し、このバリア機能により、導体層25に含有されるCuと、導体層26又は化合物層23に含有されるSnとの反応が抑えられる。また、熱処理の際、導体層27に含有されるNiは、導体層26に含有されるSnと反応して安定なNi−Snに変化する。このようなNiの安定化と隔離層24のバリア機能により、導体層25に含有されるCuと、導体層27又は化合物層23に含有されるNiとの反応が抑えられる。これにより、導体層25のCuの拡散及び反応に起因した、導体層25の体積の減少、及びボイドの形成が抑えられる。更に、熱処理の際には、形成されるNi−Snの化合物層23下に、Niを含有する導体層22を残存させることで、導体層21との良好な密着性が確保される。
熱処理後は、図10(B)に示すように、基板10の上面に形成された不要な導体層25、隔離層24、化合物層23、導体層22及び導体層21が、CMP(Chemical Mechanical Polishing)等によって研削され、除去される。
以上のような工程により、基板10の凹部11内に、導体層21、導体層22、化合物層23、隔離層24及び導体層25が設けられた、配線等の導体部20aを有する、図10(B)に示すような電子部品1Dが得られる。
また、このようにして得られる電子部品1Dの、導体部20aが凹部11内に設けられた基板10上には更に、ポリイミド等の樹脂層、又は有機材料若しくは無機材料が用いられた層間絶縁膜等の各種絶縁層が設けられてもよい。
電子部品1Dでは、基板10の凹部11内に設けられた導体部20aにおいて、導体層25と、安定な化合物層23との間に、それらに含有される互いの元素同士を隔離する隔離層24が設けられる。これにより、導体層25に含有されるCuと、化合物層23のNiやSnといった導体層25外の元素との反応が抑えられ、導体層25の体積の減少、及びボイドの発生、それらによる導体部20aの電気抵抗の上昇、及び機械的強度の低下が抑えられる。更に、電子部品1Dでは、化合物層23下に、Niを含有する導体層22が存在することで、導体層22と導体層21との良好な密着性が確保される。
上記のような構成により、性能及び信頼性に優れた電子部品1Dが実現される。
尚、電子部品1Dの導体層25、隔離層24、化合物層23、導体層22及び導体層21に含有される元素は、上記の例に限定されるものではない。導体層25が配線や電極として用いられ、化合物層23が安定な化合物として形成され、隔離層24が導体層25と化合物層23との間の元素の拡散及び反応を抑え、導体層22が化合物層23と導体層21とに密着するものであれば、各種元素を採用し得る。
次に、第3の実施の形態について説明する。
ここでは、上記第1及び第2の実施の形態で述べたような導体部の適用例を、第3の実施の形態として説明する。
図11及び図12は第3の実施の形態に係る電子部品の一例を示す図である。図11及び図12にはそれぞれ、第3の実施の形態に係る電子部品の一例の要部断面図を模式的に示している。
図11に示す電子部品1Eは、基板10上に設けられた導体部20b(配線)、導体部20bを覆う絶縁層30、及び、絶縁層30上に設けられ、導体部20bに接続される接続部20ca(ビア)を備えた導体部20c(配線)を有する。
下側の導体部20bは、基板10上に、例えば、TiやCrを含有する導体層21、NiやNi−Crを含有する導体層22、Ni−Snを含有する化合物層23、Bを含有する隔離層24、及びCuを含有する導体層25が積層された構造を有する。導体部20bは、上記図6〜図8に示したような方法によって形成される。形成された導体部20bを覆うように、上記図5(B)の例に従い、絶縁層30が形成される。
上側の導体部20cは、絶縁層30上に、例えば、TiやCrを含有する導体層21、NiやNi−Crを含有する導体層22、Ni−Snを含有する化合物層23、Bを含有する隔離層24、及びCuを含有する導体層25が積層された構造を有する。導体部20cは、導体部20cに通じる孔31(ビアホール)が形成された絶縁層30上に、上記図6〜図8に示したような方法の例に従って形成される。
電子部品1Eでは、導体部20b及び導体部20cにおいて、Cuを含有する導体層25と、安定なNi−Snを含有する化合物層23との間に、それらの互いの元素同士を隔離する隔離層24が設けられる。これにより、導体層25のCuと、化合物層23のNiやSnといった導体層25外の元素との反応が抑えられ、導体層25の体積の減少、及びボイドの発生、それらによる導体部20b及び導体部20cの電気抵抗の上昇、及び機械的強度の低下が抑えられる。更に、電子部品1Eでは、化合物層23下に、Niを含有する導体層22が存在することで、導体層22と導体層21との良好な密着性が確保される。これにより、性能及び信頼性に優れた電子部品1Eが実現される。
また、図12に示す電子部品1Fは、基板10の凹部11内に設けられた導体部20d(配線)、基板10上に設けられた絶縁層30、絶縁層30の凹部32内に設けられ、導体部20dに接続される接続部20ea(ビア)を備えた導体部20e(配線)を有する。
下側の導体部20dは、基板10の凹部11内に、例えば、TiやCrを含有する導体層21、NiやNi−Crを含有する導体層22、Ni−Snを含有する化合物層23、Bを含有する隔離層24、及びCuを含有する導体層25が積層された構造を有する。導体部20dは、上記図9及び図10に示したような方法によって形成される。形成された導体部20dを覆うように、絶縁層30が形成される。
上側の導体部20eは、絶縁層30の凹部32内に、例えば、TiやCrを含有する導体層21、NiやNi−Crを含有する導体層22、Ni−Snの化合物を含有する化合物層23、Bを含有する隔離層24、及びCuを含有する導体層25が積層された構造を有する。導体部20eは、導体部20dに通じる凹部32(ビアホールとそれに連通する配線溝)が形成された絶縁層30上に、上記図9及び図10に示したような方法の例に従って形成される。
電子部品1Fでは、導体部20d及び導体部20eにおいて、Cuを含有する導体層25と、安定なNi−Snを含有する化合物層23との間に、それらの互いの元素同士を隔離する隔離層24が設けられる。これにより、導体層25のCuと、化合物層23のNiやSnといった導体層25外の元素との反応が抑えられ、導体層25の体積の減少、及びボイドの発生、それらによる導体部20d及び導体部20eの電気抵抗の上昇、及び機械的強度の低下が抑えられる。更に、電子部品1Fでは、化合物層23下に、Niを含有する導体層22が存在することで、導体層22と導体層21との良好な密着性が確保される。これにより、性能及び信頼性に優れた電子部品1Fが実現される。
尚、電子部品1E及び電子部品1Fの導体層25、隔離層24、化合物層23、導体層22及び導体層21に含有される元素は、上記の例に限定されるものではない。導体層25が配線や電極として用いられ、化合物層23が安定な化合物として形成され、隔離層24が導体層25と化合物層23との間の元素の拡散及び反応を抑え、導体層22が化合物層23と導体層21とに密着するものであれば、各種元素を採用し得る。
次に、第4の実施の形態について説明する。
ここでは、上記第1〜第3の実施の形態で述べたような導体部(導体部20,20a,20b,20c,20d,20e)が適用可能な電子部品の例を、第4の実施の形態として説明する。
図13は第4の実施の形態に係る回路基板の一例を示す図である。図13には、第4の実施の形態に係る回路基板の一例の要部断面図を模式的に示している。
図13には、回路基板200を例示している。回路基板200は、多層プリント基板、コア基板の表裏面に配線パターン及び絶縁層を積層するビルドアップ基板、基材にSi基板、樹脂基板又はガラス基板を用いるインターポーザ等の各種回路基板である。回路基板200は、有機材料又は無機材料が用いられた絶縁層210と、絶縁層210内に設けられた配線220及びビア230と、それらと電気的に接続されて絶縁層210の表面に設けられた電極240とを有する。
このような回路基板200の配線220、ビア230及び電極240の少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。即ち、TiやCr等を含有する導体層21、NiやNi−Cr等を含有する導体層22、Ni−Sn等の化合物を含有する化合物層23、B等を含有する隔離層24、及びCu等を含有する導体層25が積層された構成が適用される。このような構成を適用した配線220、ビア230又は電極240について、含有される元素の拡散及び反応が抑えられ、体積の減少及びボイドの発生、それによる電気抵抗の上昇及び機械的強度の低下が抑えられる。更に、絶縁層210との良好な密着性が確保される。これにより、性能及び信頼性に優れた回路基板200が実現される。
図14は第4の実施の形態に係る半導体パッケージの一例を示す図である。図14(A)及び図14(B)にはそれぞれ、第4の実施の形態に係る半導体パッケージの一例の要部断面図を模式的に示している。
図14(A)に示す半導体パッケージ300A(半導体装置)、図14(B)に示す半導体パッケージ300B(半導体装置)は、パッケージ基板310(回路基板)と、パッケージ基板310上に搭載された半導体チップ320(半導体素子)と、半導体チップ320を封止する封止層330とを有する。
図14(A)の半導体パッケージ300Aでは、半導体チップ320が、パッケージ基板310にダイアタッチ材340で固定され、ワイヤ350でワイヤボンディングされる。半導体チップ320及びワイヤ350は、封止層330で封止される。図14(B)の半導体パッケージ300Bでは、半導体チップ320が、パッケージ基板310に半田等のバンプ360でフリップチップボンディングされる。パッケージ基板310と半導体チップ320との間には、アンダーフィル樹脂370が充填される。
パッケージ基板310は、有機材料又は無機材料が用いられた絶縁層311と、絶縁層311内に設けられた配線312及びビア313と、それらと電気的に接続されて絶縁層311の表面に設けられた電極314とを有する。
このような半導体パッケージ300A及び半導体パッケージ300Bにおける、パッケージ基板310の配線312、ビア313及び電極314の少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。即ち、TiやCr等を含有する導体層21、NiやNi−Cr等を含有する導体層22、Ni−Sn等の化合物を含有する化合物層23、B等を含有する隔離層24、及びCu等を含有する導体層25が積層された構成が適用される。このような構成を適用した配線312、ビア313又は電極314について、含有される元素の拡散及び反応が抑えられ、体積の減少及びボイドの発生、それによる電気抵抗の上昇及び機械的強度の低下が抑えられる。更に、絶縁層311との良好な密着性が確保される。これにより、性能及び信頼性に優れた半導体パッケージ300A及び半導体パッケージ300Bが実現される。
尚、半導体パッケージ300A及び半導体パッケージ300Bのパッケージ基板310上には、同種又は異種の複数の半導体チップ320が搭載されてもよく、また、半導体チップ320のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
図15は第4の実施の形態に係る半導体パッケージの別例を示す図である。図15には、第4の実施の形態に係る半導体パッケージの別例の要部断面図を模式的に示している。
図15に示す半導体パッケージ400は、樹脂層410と、樹脂層410に埋設された同種又は異種の複数(ここでは一例として2つ)の半導体チップ420群と、樹脂層410上に設けられた配線層430(再配線層)とを有する。半導体パッケージ400は、WLP(Wafer Level Package)、擬似SoC(System on a Chip)等とも称される。
半導体チップ420は、その電極421の配設面が露出するように樹脂層410に埋設される。配線層430は、有機材料又は無機材料が用いられた絶縁層411と、絶縁層411内に設けられた配線412(再配線)及びビア413と、それらと電気的に接続されて絶縁層411の表面に設けられた電極414とを有する。
このような半導体パッケージ400における、配線層430の配線412、ビア413及び電極414の少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。即ち、TiやCr等を含有する導体層21、NiやNi−Cr等を含有する導体層22、Ni−Sn等の化合物を含有する化合物層23、B等を含有する隔離層24、及びCu等を含有する導体層25が積層された構成が適用される。このような構成を適用した配線412、ビア413又は電極414について、含有される元素の拡散及び反応が抑えられ、体積の減少及びボイドの発生、それによる電気抵抗の上昇及び機械的強度の低下が抑えられる。更に、絶縁層411との良好な密着性が確保される。これにより、性能及び信頼性に優れた半導体パッケージ400が実現される。
尚、半導体パッケージ400の樹脂層410には、1つの半導体チップ420、或いは同種又は異種の3つ以上の半導体チップ420が埋設されてもよく、また、半導体チップ420のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。
図16は第4の実施の形態に係る半導体チップの一例を示す図である。図16には、第4の実施の形態に係る半導体チップの一例の要部断面図を模式的に示している。
図16に示す半導体チップ500は、トランジスタ等の回路素子が設けられた半導体基板510と、半導体基板510上に設けられた配線層520とを有する。
半導体基板510には、Si、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)等の基板のほか、窒化ガリウム(GaN)、ガリウムヒ素(GaAs)、インジウムリン(InP)等の基板が用いられる。このような半導体基板510に、トランジスタ、容量、抵抗等の回路素子が設けられる。図16には一例として、MOS(Metal Oxide Semiconductor)トランジスタ530を示している。
MOSトランジスタ530は、半導体基板510に設けられた素子分離領域511により画定された素子領域に設けられる。MOSトランジスタ530は、半導体基板510上にゲート絶縁膜531を介して形成されたゲート電極532と、ゲート電極532の両側の半導体基板510内に形成されたソース領域533及びドレイン領域534とを有する。ゲート電極532の側壁には、絶縁膜のスペーサ535(サイドウォール)が設けられる。
MOSトランジスタ530等が設けられた半導体基板510上に、配線層520が設けられる。配線層520は、有機材料又は無機材料が用いられた絶縁層521と、絶縁層521内に設けられた配線522及びビア523と、それらと電気的に接続されて絶縁層521の表面に設けられた電極524とを有する。
このような半導体チップ500における、配線層520の配線522、ビア523及び電極524の少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。即ち、TiやCr等を含有する導体層21、NiやNi−Cr等を含有する導体層22、Ni−Sn等の化合物を含有する化合物層23、B等を含有する隔離層24、及びCu等を含有する導体層25が積層された構成が適用される。このような構成を適用した配線522、ビア523又は電極524について、含有される元素の拡散及び反応が抑えられ、体積の減少及びボイドの発生、それによる電気抵抗の上昇及び機械的強度の低下が抑えられる。更に、絶縁層521との良好な密着性が確保される。これにより、性能及び信頼性に優れた半導体チップ500が実現される。
尚、この半導体チップ500と同様に、上記半導体パッケージ300A,300B(図14)及び上記半導体パッケージ400(図15)の半導体チップ320,420等についても、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用可能である。
このように、上記第1〜第3の実施の形態で述べたような導体部の構成は、回路基板200、半導体パッケージ300A,300B,400、半導体チップ500等の各種電子部品に適用することができる。
次に、第5の実施の形態について説明する。
上記第1〜第3の実施の形態で述べたような導体部を備える電子部品を用い、各種電子装置を得ることができる。ここでは、電子装置の一例を、第5の実施の形態として説明する。
図17は第5の実施の形態に係る電子装置の一例を示す図である。図17には、第5の実施の形態に係る電子装置の一例の要部断面図を模式的に示している。
図17に示す電子装置600は、回路基板610と、回路基板610上に実装されたインターポーザ620(回路基板)と、インターポーザ620上に実装された同種又は異種の複数(ここでは一例として2つ)の半導体チップ630群とを有する。回路基板610とインターポーザ620とは、半田等のバンプ640で電気的に接続され、インターポーザ620と半導体チップ630とは、半田等のバンプ650で電気的に接続される。回路基板610には、電子装置600の外部接続用として、半田等のバンプ660が設けられる。
回路基板610には、有機材料又は無機材料が用いられた絶縁層611と、絶縁層611内に設けられた配線612及びビア613と、それらと電気的に接続されて絶縁層611の表面に設けられた電極614とが設けられる。
インターポーザ620は、第1の回路基板部621と、その上に設けられた第2の回路基板部622とを含む。第1の回路基板部621には、基材621aにSi基板、樹脂基板又はガラス基板が用いられ、それを貫通するビア621bとそれに電気的に接続された電極621cとが設けられる。第2の回路基板部622には、有機材料又は無機材料が用いられた絶縁層622aと、絶縁層622a内に設けられた配線622b及びビア622cと、それらと電気的に接続されて絶縁層622aの表面に設けられた電極622dとが設けられる。
回路基板610の、インターポーザ620と対向する面側に設けられた電極614と、インターポーザ620の、回路基板610と対向する面側に設けられた電極621cとが、バンプ640で接合される。回路基板610の、インターポーザ620と対向する面と反対の面側に設けられた電極614に、外部接続用のバンプ660が設けられる。また、インターポーザ620の、半導体チップ630と対向する面側に設けられた電極622dと、半導体チップ630に設けられた電極631とが、バンプ650で接合される。
電子装置600における、回路基板610の配線612、ビア613及び電極614、並びにインターポーザ620の配線622b、ビア622c及び電極622dの、少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。即ち、TiやCr等を含有する導体層21、NiやNi−Cr等を含有する導体層22、Ni−Sn等の化合物を含有する化合物層23、B等を含有する隔離層24、及びCu等を含有する導体層25が積層された構成が適用される。また、半導体チップ630の電極631、及びここでは図示を省略する半導体チップ630内の配線及びビアの、少なくともいずれかに、上記第1〜第3のいずれかの実施の形態で述べたような導体部の構成が適用される。このような構成を適用した配線612、ビア613、電極614、配線622b、ビア622c、電極622d又は電極631等について、含有される元素の拡散及び反応が抑えられ、体積の減少及びボイドの発生、それによる電気抵抗の上昇及び機械的強度の低下が抑えられる。更に、絶縁層611又は絶縁層622a等との良好な密着性が確保される。これにより、性能及び信頼性に優れた電子装置600が実現される。
上記電子装置600では、回路基板610と半導体チップ630群との間に、回路基板610に比べて微細な配線が形成されたインターポーザ620を介在させる。これにより、半導体チップ630群を回路基板610上に直接実装する場合に比べて、電子装置600の高性能化及び高機能化、半導体チップ630群の近接接合及び高密度実装が実現される。
例えば、回路基板610に直接半導体チップ630を実装する場合、微細配線技術を採用して半導体チップ630を高性能化しても、回路基板610の配線幅、配線ピッチ、配線長が大きいと、半導体チップ630の性能を十分に発揮できないことがある。また、高性能化及び高機能化のために、1枚の回路基板610上に複数の半導体チップ630を搭載する場合、回路基板610の配線幅、配線ピッチ、配線長が大きいと、半導体チップ630群の近接接合及び高密度実装が行えないことがある。そこで、上記電子装置600のように、回路基板610と半導体チップ630群との間に、微細配線技術を採用したインターポーザ620を介在させる。これにより、半導体チップ630群を、インターポーザ620上に近接接合及び高密度実装し、1枚の回路基板610上に搭載して、電子装置600の高性能化及び高機能化を図ることが可能になる。
次に、第6の実施の形態について説明する。
上記第1〜第3の実施の形態で述べたような導体部を有する電子部品、又はそのような電子部品を用いて得られる電子装置は、各種電子機器に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図18は第6の実施の形態に係る電子機器について説明する図である。図18には、電子機器の一例を模式的に示している。
図18に示すように、例えば上記第5の実施の形態で述べたような電子装置600(図17)が各種電子機器700に搭載(内蔵)される。
電子装置600では、上記第1〜第3の実施の形態で述べたような導体部の構成を適用した配線612、ビア613、電極614、配線622b、ビア622c、電極622d又は電極631等について、電気抵抗の上昇及び機械的強度の低下が抑えられ、更に、良好な密着性が確保される。これにより、性能及び信頼性に優れた電子装置600が実現される。このような電子装置600が搭載され、性能及び信頼性に優れた各種電子機器700が実現される。
ここでは、上記第5の実施の形態で述べた電子装置600を搭載した電子機器700を例示した。このほか、上記第1〜第3の実施の形態で述べた電子部品1A〜1F、上記第4の実施の形態で述べた回路基板200、半導体パッケージ300A,300B,400、半導体チップ500等の各種電子部品を、各種電子機器に搭載することが可能である。
1A,1B,1C,1D,1E,1F 電子部品
2 積層体
10,110 基板
11,32 凹部
20,20a,20b,20c,20d,20e,100a,100b 導体部
20ca,20ea 接続部
21,22,25,26,27,120,130a,130b,140 導体層
23 化合物層
24 隔離層
30,210,311,411,521,611,622a 絶縁層
31 孔
40 キャップ層
50,170 レジスト
51,171 開口部
150 Cu−Ni層
160 ボイド
200,610 回路基板
220,312,412,522,612,622b 配線
230,313,413,523,613,621b,622c ビア
240,314,414,421,524,614,621c,622d,631 電極
300A,300B,400 半導体パッケージ
310 パッケージ基板
320,420,500,630 半導体チップ
330 封止層
340 ダイアタッチ材
350 ワイヤ
360,640,650,660 バンプ
370 アンダーフィル樹脂
410 樹脂層
430,520 配線層
510 半導体基板
511 素子分離領域
530 MOSトランジスタ
531 ゲート絶縁膜
532 ゲート電極
533 ソース領域
534 ドレイン領域
535 スペーサ
600 電子装置
620 インターポーザ
621 第1の回路基板部
621a 基材
622 第2の回路基板部
700 電子機器

Claims (9)

  1. 基板と、
    前記基板上に設けられ、第1元素と、前記第1元素とは異なる第2元素とを含有する第1導体層と、
    前記第1導体層上に設けられ、前記第1元素及び前記第2元素とは異なる第3元素を含有する第2導体層と、
    前記第1導体層と前記第2導体層との間に設けられ、前記第1元素、前記第2元素及び前記第3元素とは異なる第4元素を含有し、前記第1導体層内の前記第1元素及び前記第2元素と、前記第2導体層内の前記第3元素とを隔離する第3導体層と
    を含むことを特徴とする電子部品。
  2. 前記第3導体層は、前記第4元素としてホウ素を含有することを特徴とする請求項1に記載の電子部品。
  3. 前記第1元素はスズであり、前記第2元素はニッケルであり、前記第3元素は銅であることを特徴とする請求項1又は2に記載の電子部品。
  4. 前記第1導体層下に設けられ、前記第2元素を含有する第4導体層を更に含むことを特徴とする請求項1乃至3のいずれかに記載の電子部品。
  5. 前記基板上に設けられ、前記基板と前記第4導体層とを密着する第5導体層を更に含むことを特徴とする請求項4に記載の電子部品。
  6. 基板上に設けられ、第1元素を含有する第1導体層と、
    前記第1導体層上に設けられ、前記第1元素とは異なる第2元素と、前記第1元素及び前記第2元素とは異なる第4元素とを含有する第2導体層と
    を有する積層体を形成する工程と、
    前記積層体上に、前記第1元素、前記第2元素及び前記第4元素とは異なる第3元素を含有する第3導体層を形成する工程と、
    熱処理による前記第1導体層と前記第2導体層との反応によって、前記第1元素と前記第2元素とを含有する第4導体層を形成する工程と、
    前記第4導体層と前記第3導体層との間に偏析される前記第4元素を含有し、前記第4導体層内の前記第1元素及び前記第2元素と、前記第3導体層内の前記第3元素とを隔離する第5導体層を形成する工程と
    を含むことを特徴とする電子部品の製造方法。
  7. 前記第3導体層を形成する工程では、前記積層体の一部上に前記第3導体層を形成し、
    前記第3導体層を形成する工程後に、前記積層体の他部を前記第3導体層に対して選択的にエッチングする工程を更に含むことを特徴とする請求項6に記載の電子部品の製造方法。
  8. 前記積層体は、前記第1導体層下に、前記第2元素を含有する第6導体層を更に含むことを特徴とする請求項6又は7に記載の電子部品の製造方法。
  9. 基板と、
    前記基板上に設けられ、第1元素と、前記第1元素とは異なる第2元素とを含有する第1導体層と、
    前記第1導体層上に設けられ、前記第1元素及び前記第2元素とは異なる第3元素を含有する第2導体層と、
    前記第1導体層と前記第2導体層との間に設けられ、前記第1元素、前記第2元素及び前記第3元素とは異なる第4元素を含有し、前記第1導体層内の前記第1元素及び前記第2元素と、前記第2導体層内の前記第3元素とを隔離する第3導体層と
    を含む第1電子部品と、
    前記第1電子部品と電気的に接続された第2電子部品と
    を備えることを特徴とする電子装置。
JP2017104836A 2017-05-26 2017-05-26 電子部品、電子部品の製造方法及び電子装置 Pending JP2018200952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017104836A JP2018200952A (ja) 2017-05-26 2017-05-26 電子部品、電子部品の製造方法及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017104836A JP2018200952A (ja) 2017-05-26 2017-05-26 電子部品、電子部品の製造方法及び電子装置

Publications (1)

Publication Number Publication Date
JP2018200952A true JP2018200952A (ja) 2018-12-20

Family

ID=64667351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017104836A Pending JP2018200952A (ja) 2017-05-26 2017-05-26 電子部品、電子部品の製造方法及び電子装置

Country Status (1)

Country Link
JP (1) JP2018200952A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021107116A1 (ja) * 2019-11-29 2021-06-03
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021107116A1 (ja) * 2019-11-29 2021-06-03
WO2021107116A1 (ja) * 2019-11-29 2021-06-03 京セラ株式会社 印刷配線板および印刷配線板の製造方法
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法
WO2023079824A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US11694960B2 (en) Bridge interconnection with layered interconnect structures
KR100876485B1 (ko) 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ubm층
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
US8790504B2 (en) Method of manufacturing wiring substrate
US8901751B2 (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
US20100164097A1 (en) Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch
JP2005209689A (ja) 半導体装置及びその製造方法
US20110198750A1 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
US9392703B2 (en) Pad structure and mounted structure
US20110277318A1 (en) Circuit device and manufacturing method therefor
US20160329290A1 (en) Reliable Device Assembly
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
JP2009111307A (ja) 部品内蔵配線板
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
US20190312122A1 (en) Electronic component, method for manufacturing electronic component, and electronic device
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
KR101197514B1 (ko) 반도체 패키지 및 그 제조방법
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP6007956B2 (ja) 部品内蔵配線板
JP2013110441A (ja) 部品内蔵配線板の製造方法