JPWO2008149584A1 - 電子部品装置およびその製造方法 - Google Patents

電子部品装置およびその製造方法 Download PDF

Info

Publication number
JPWO2008149584A1
JPWO2008149584A1 JP2009517740A JP2009517740A JPWO2008149584A1 JP WO2008149584 A1 JPWO2008149584 A1 JP WO2008149584A1 JP 2009517740 A JP2009517740 A JP 2009517740A JP 2009517740 A JP2009517740 A JP 2009517740A JP WO2008149584 A1 JPWO2008149584 A1 JP WO2008149584A1
Authority
JP
Japan
Prior art keywords
melting point
metal layer
point metal
low melting
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009517740A
Other languages
English (en)
Other versions
JP5093235B2 (ja
Inventor
裕二 木村
裕二 木村
広貴 堀口
広貴 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009517740A priority Critical patent/JP5093235B2/ja
Publication of JPWO2008149584A1 publication Critical patent/JPWO2008149584A1/ja
Application granted granted Critical
Publication of JP5093235B2 publication Critical patent/JP5093235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

たとえばＳｎを主成分とする低融点金属を接合材として用いて、たとえばＣｕを主成分とする高融点金属からなる導体膜同士を接合するに当たって、接合のために要する時間の短縮化を図る。接合されるべき第１および第２の導体膜（１３および１４）を構成する高融点金属と同種のたとえばＣｕ主成分とする高融点金属からなる高融点金属層（１７）を厚み方向に挟むように、たとえばＳｎを主成分とする低融点金属からなる低融点金属層（１６および１８）を配置した状態で、加熱接合工程を実施する。高融点金属と低融点金属との金属間化合物を生成すべく、低融点金属層（１６および１８）の各々中に高融点金属を拡散させるべき距離を短くすることができるので、拡散に要する時間を短縮することができ、そのため、接合に要する時間を短縮することができる。

Description

この発明は、電子部品装置およびその製造方法に関するもので、特に、低融点金属を用いて高融点金属からなる導体膜同士を接合した構造を有する電子部品装置およびその製造方法に関するものである。
この発明にとって興味ある電子部品装置の製造方法として、図７に示した工程を備えるものがある。図７には、電子部品装置に備える第１の部材１と第２の部材２とを互いに接合する工程が示されていて、このような工程はたとえば特開２００２−１１０７２６号公報（特許文献１）に記載されている。図７に示した第１の部材１は、特許文献１に記載の実施態様では、たとえば半導体チップであり、第２の部材２は、たとえば半導体チップを搭載するための基板である。
第１の部材１と第２の部材２とを互いに接合する前の段階では、図７（１）に示すように、第１の部材１上には第１の導体膜３が形成され、他方、第２の部材２上には、第２の導体膜４が形成されている。第１および第２の導体膜３および４は、たとえばＣｕのような高融点金属から構成される。第１の導体膜３上には、たとえばＡｕからなる酸化防止膜５が形成される。酸化防止膜５は、第１の導体膜３が上述したようにＣｕから構成される場合、Ｃｕの酸化を防止するためのものである。他方、第２の導体膜４上には、上述の高融点金属より融点の低い低融点金属からなる低融点金属層６が形成される。低融点金属層６は接合材として機能するもので、たとえばＳｎから構成される。
第１の導体膜３と第２の導体膜４とを互いに接合した状態とするため、図７（１）に示すように、低融点金属層６を挟んで第１の導体膜３と第２の導体膜４とが互いに対向する状態に配置しながら、導体膜３および４を構成する高融点金属の融点と低融点金属層６を構成する低融点金属の融点との間の温度で加熱される。その結果、まず、酸化防止膜５を構成するＡｕが低融点金属層６中に溶解し、図７（２）に示した状態となる。
さらに加熱を続けると、第１および第２の導体膜３および４を構成する高融点金属が低融点金属層６へと拡散して、高融点金属と低融点金属との金属間化合物が生成し、図７（３）に示すように、第１および第２の導体膜３および４の各々と低融点金属層６との間に金属間化合物層７が形成される。そして、最終的に、図７（４）に示すように、低融点金属層６が消失し、金属間化合物層７を介して第１の導体膜３と第２の導体膜４とが互いに接合された接合部８が形成される。
低融点金属層６は、第１の導体膜３と第２の導体膜４との間隔のばらつきを吸収するという機能も有しており、そのため、低融点金属層６には所定以上の厚みを有していることが要求される。しかしながら、低融点金属層６の厚みを厚くすればするほど、低融点金属層６中に高融点金属を拡散させるのにより長い時間を要するため、生産性を低下させるという問題を招く。
他方、この問題を解決するため、低融点金属層６を薄く形成した場合、第１の導体膜３と第２の導体膜４との間隔のばらつきを吸収する能力が低減され、良好に接合されない部分が発生しやすくなるという別の問題を招く。
また、金属間化合物層７において形成される金属間化合物は、一般に、純金属に比べて硬くて脆いことが知られている。たとえばＣｕとＳｎとが化合して生成される金属間化合物としては、Ｃｕ６Ｓｎ５やＣｕ３Ｓｎなどがあるが、ＳｎへのＣｕの拡散量が十分でないと、これらの中でも特に脆いＣｕ６Ｓｎ５が生成しやすく、第１の部材１と第２の部材２との間にたとえば熱膨張差に起因した応力が発生した場合、その歪みを吸収できず、Ｃｕ６Ｓｎ５が生成した部分でクラックが発生し、導通不良を招くことがある。
他方、第１の導体膜３と第２の導体膜４との接合に要する時間を短縮するため、特開２００７−１９３６０号公報（特許文献２）では、図８に示すような方法が提案されている。図８は図７（１）に対応する図である。図８において、図７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図８を参照して、第１の部材１上には、第１の導体膜３およびその上に第１の低融点金属層６ａが形成される。他方、第２の部材２上には、第２の導体膜４およびその上に第２の低融点金属層６ｂが形成される。そして、たとえば第１の低融点金属層６ａ上に、高融点金属からなる金属粉末９が付与される。
第１の部材１と第２の部材２とを互いに接合するに当たって、金属粉末９を挟んで第１および第２の低融点金属層６ａおよび６ｂを位置させ、これら低融点金属層６ａおよび６ｂを挟んで第１の導体膜３と第２の導体膜４とを互いに対向させた状態としながら加熱すると、低融点金属層６ａおよび６ｂの各々へは、第１および第２の導体膜３および４の各々からだけでなく、金属粉末９からも高融点金属の拡散が生じることによって、金属間化合物が生成されるので、低融点金属層６ａおよび６ｂの全域に高融点金属を拡散させるのに要する時間を短縮することができる。
しかしながら、図８に示した方法では、金属粉末９の付与量にばらつきが生じた場合、第１および第２の低融点金属層６ａおよび６ｂ相互間の界面部分からの金属間化合物の成長を均一に進めることが困難になる。また、高融点金属としてＣｕが用いられ、低融点金属としてＳｎが用いられる場合、金属粉末９の付与量がＣｕ３Ｓｎの形成に十分でない場合、脆いＣｕ６Ｓｎ５が生成しやすくなり、前述した特許文献１に記載のものと同じ理由により、クラックが発生しやすく、導通不良を招くことがある。
特開２００２−１１０７２６号公報 特開２００７−１９３６０号公報
そこで、この発明の目的は、上述した問題を解決し得る、電子部品装置の製造方法を提供しようとすることである。
この発明の他の目的は、上述の製造方法によって有利に製造することができる電子部品装置を提供しようとすることである。
この発明は、第１の高融点金属からなる第１の導体膜を形成した第１の部材と第２の高融点金属からなる第２の導体膜を形成した第２の部材とをそれぞれ用意する工程と、上記第１および第２の高融点金属より融点の低い低融点金属からなる低融点金属層を上記第１および第２の導体膜の少なくとも一方上に形成する、低融点金属層形成工程と、上記低融点金属層を挟んで第１の導体膜と第２の導体膜とを互いに対向させた状態としながら、第１および第２の高融点金属の融点と低融点金属の融点との間の温度で加熱して、第１および第２の高融点金属と低融点金属との金属間化合物を生成させることによって、第１の導体膜と第２の導体膜とが互いに接合された接合部を形成する、加熱接合工程とを備える、電子部品装置の製造方法にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
まず、この発明に係る電子部品装置の製造方法は、上記低融点金属層に接するように、第１および第２の高融点金属のいずれかと同種の高融点金属からなる高融点金属層を形成する、高融点金属層形成工程をさらに備える。また、前述した低融点金属層形成工程では、前述した加熱接合工程において、高融点金属層を低融点金属層によって厚み方向に挟む状態となるように、低融点金属層が形成される。
前述した高融点金属層形成工程において形成される高融点金属層は、金属間化合物の生成のために消費される量より多い量を与え得る厚みを有していて、加熱接合工程は、接合部において高融点金属層の一部を残しながら金属間化合物を生成するように実施される。
上述した第１の高融点金属と第２の高融点金属とは互いに同種のものであることが好ましい。この場合、高融点金属がＣｕを主成分とするものであり、低融点金属がＳｎを主成分とするものであり、生成される金属間化合物がＣｕ３Ｓｎであるとき、この発明が特に有利に適用される。
上述の好ましい実施態様において、低融点金属層形成工程および高融点金属層形成工程を実施することによって、Ｃｕを主成分とする第１の導体膜上に、Ｓｎを主成分とする低融点金属層が形成された状態が得られ、他方、Ｃｕを主成分とする第２の導体膜上に、Ｓｎを主成分とする低融点金属層、その上にＣｕを主成分とする高融点金属層、およびその上にＳｎを主成分とする低融点金属層が順次形成された状態が得られるようにされることがより好ましい。
第１の部材は、電子回路形成部分およびこの電子回路形成部分を取り囲む第１の封止枠がその一方主面上に形成された主基板であり、第２の部材は、上記第１の封止枠に接合されるべき第２の封止枠がその一方主面上に形成された蓋基板であり、第１の封止枠が前述の第１の導体膜によって与えられ、第２の封止枠が前述の第２の導体膜によって与えられるとき、この発明に係る電子部品装置の製造方法は、上述の第１の封止枠と第２の封止枠とを互いに接合するために有利に適用される。
上述の場合、主基板の一方主面上であって、第１の封止枠に取り囲まれた位置に、第１の接続用電極が形成され、蓋基板の一方主面上であって、第２の封止枠に取り囲まれた位置に、第２の接続用電極が形成され、前述した加熱接合工程と同時に、第１の接続用電極と第２の接続用電極とを互いに電気的に接続する工程が実施されることが好ましい。
この発明に係る電子部品装置の製造方法において、複数の第１および第２の部材をそれぞれ与える第１および第２の集合基板が用意され、低融点金属層形成工程、高融点金属層形成工程および加熱接合工程が、第１および第２の集合基板の状態で実施されてもよい。この場合、加熱接合工程の後、複数の第１および第２の部材を取り出すために第１および第２の集合基板を分割する工程がさらに実施される。
この発明は、以上の製造方法によって有利に製造されることができる次のような構成を備える電子部品装置にも向けられる。
この発明に係る電子部品装置は、第１の高融点金属からなる第１の導体膜を形成した第１の部材と、第２の高融点金属からなる第２の導体膜を形成した第２の部材と、第１の導体膜と第２の導体膜とを互いに接合する接合部とを備えている。そして、接合部は、第１の高融点金属と第１および第２の高融点金属より融点の低い低融点金属との金属間化合物を含む第１の金属間化合物層と、第２の高融点金属と上記低融点金属との金属間化合物を含む第２の金属間化合物層と、第１および第２の金属間化合物層間に位置しかつ第１および第２の高融点金属のいずれか一方からなる高融点金属層とを備えることを特徴としている。
この発明に係る電子部品装置の製造方法によれば、第１の導体膜と第２の導体膜との間隔のばらつきを十分に吸収し得る厚みを低融点金属層に与えながらも、加熱接合工程において、高融点金属層を低融点金属層によって厚み方向に挟む状態、すなわち、接合材としての低融点金属層の厚み方向中間部に高融点金属層を位置させた状態となっているので、低融点金属層中に高融点金属を拡散させるべき距離を短くすることができ、応じて、拡散に要する時間を短縮することができ、その結果、加熱接合工程の能率化を図ることができる。
また、高融点金属層は、金属間化合物の生成のために消費される量より多い量を与え得る厚みを有しているので、低融点金属層中に高融点金属を十分に供給することができる。したがって、第１および第２の高融点金属がともにＣｕを主成分とするものであり、低融点金属がＳｎを主成分とするものである場合、金属間化合物としてのＣｕ３Ｓｎの生成に十分なＣｕを供給することができるため、金属間化合物の中でも特に脆いＣｕ６Ｓｎ５が生成されることを防止することができる。したがって、第１の部材と第２の部材との間にたとえば熱膨張差に起因した応力が発生した場合であっても、その歪みのためにクラックが発生し、その結果、導通不良等を招くことを抑制することができる。
また、特に、ＣｕのＳｎへの拡散には長時間要するため、前述したような短時間化の効果は、高融点金属がＣｕを主成分とし、低融点金属がＳｎを主成分とするものであるとき顕著である。
高融点金属がＣｕを主成分とし、低融点金属がＳｎを主成分とする場合、Ｃｕを主成分とする第１の導体膜上に、Ｓｎを主成分とする低融点金属層が形成された状態が得られ、他方、Ｃｕを主成分とする第２の導体膜上に、Ｓｎを主成分とする低融点金属層、その上にＣｕを主成分とする高融点金属層、およびその上にＳｎを主成分とする低融点金属層が順次形成された状態とされると、第１の導体膜側および第２の導体膜側の各々において、酸化されやすいＣｕを主成分とする高融点金属層および第２の導体膜が、いずれも、酸化防止の機能をも有するＳｎを主成分とする低融点金属層で覆われた状態となる。したがって、たとえば酸化防止膜を特に設けることなく、Ｃｕを主成分とする高融点金属層および第２の導体膜の酸化を有利に防止することができる。
第１の部材が、前述の第１の導体膜によって与えられる第１の封止枠を形成した主基板であり、第２の部材が、前述の第２の導体膜によって与えられる第２の封止枠を形成した蓋基板であるとき、主基板と蓋基板との間に封止された空間を形成した状態で、第１の封止枠と第２の封止枠とを互いに接合するため、この発明を有利に適用することができる。
上述の実施態様において、さらに、第１の封止枠に取り囲まれた位置に第１の接続用電極が形成され、第２の封止枠に取り囲まれた位置に第２の接続用電極が形成され、第１の封止枠と第２の封止枠とを互いに接合すると同時に、第１の接続用電極と第２の接続用電極とを互いに電気的に接続するようにすれば、電気的接続と封止とを同時に行なうことができ、電子部品装置の生産性を向上させることができる。
また、第１および第２の部材を、それぞれ、第１および第２の集合基板によって用意し、これら第１および第２の集合基板の状態で、低融点金属層形成工程、高融点金属層形成工程および加熱接合工程を実施するようにすれば、複数の電子部品装置の製造を一括して行なうことができるので、電子部品装置の生産性の向上を期待することができる。一般的に、集合基板は面積が広く、集合基板の反り等により、封止枠間距離の面内ばらつきが大きくなりやすいため、集合基板状態での一括封止は封止の不十分な箇所を発生させやすいが、この発明に係る電子部品装置の製造方法によれば、接合時間を短く保ったまま、封止枠間距離を大きくできるため、面内ばらつきがあったとしても、それを吸収して集合基板全面にわたり十分な封止を行なうことができる。
この発明に係る電子部品装置によれば、第１および第２の金属間化合物間に高融点金属層が存在している。高融点金属は金属間化合物より柔らかいため、第１の部材と第２の部材との間に熱膨張差に起因する応力が発生しても、高融点金属層がその応力を緩和するように働き、接合部が破壊に至ることを効果的に抑制することができる。
この発明の第１の実施形態による電子部品装置の製造方法に備える工程を順次示す断面図である。 この発明の第２の実施形態を説明するための図１（１）に相当する断面図である。 この発明の第３の実施形態を説明するための図１（１）に相当する断面図である。 この発明が適用され得る電子部品装置の第１の例を示すもので、（ａ）は電子部品装置３１の断面図であり、（ｂ）は（ａ）に示した蓋基板３３の下方主面３４を示す図であり、（ｃ）は（ａ）に示した主基板３２の上方主面３５を示す図である。 この発明が適用され得る電子部品装置の第２の例を示す断面図である。 この発明が適用され得る電子部品装置の第３の例を示す断面図である。 この発明にとって興味ある電子部品装置の製造方法についての第１の従来例に備える工程を順次示す断面図である。 この発明にとって興味ある電子部品装置の製造方法についての第２の従来例を説明するための図７（１）に相当する断面図である。
符号の説明
１１ 第１の部材
１２ 第２の部材
１３ 第１の導体膜
１４ 第２の導体膜
１６，１８ 低融点金属層
１７ 高融点金属層
１９〜２４ 金属間化合物層
２５，４４，５７，６９ 接合部
３１，５１，６１ 電子部品装置
３２ 主基板
３３ 蓋基板
３６ 電子回路形成部分
３７ 第１の封止枠
３８ 第１の接続用電極
３９ 第２の封止枠
４０ 第２の接続用電極
４５，４６ 集合基板
図１は、この発明の第１の実施形態による電子部品装置の製造方法に備える工程を順次示す断面図である。図１には、特定の電子部品装置に備える第１の部材１１と第２の部材１２とを互いに接合する工程が示されている。これら第１および第２の部材１１および１２は、たとえば、シリコン、ガラスまたはセラミックなどから構成される。
図１（１）には、第１の部材１１と第２の部材１２とを互いに接合する前の状態が示されている。第１の部材１１上には第１の導体膜１３が形成され、他方、第２の部材１２上には、第２の導体膜１４が形成されている。第１および第２の導体膜１３および１４は、それぞれ、第１および第２の高融点金属から構成される。これら第１および第２の高融点金属は、工程の簡略化のためには、互いに同種のものであることが好ましく、たとえばＣｕを主成分としている。
一例として、Ｃｕを主成分とする第１の導体膜１３は４μｍ程度の厚みをもって形成されるが、第１の部材１１に接する下地膜として、図示しないが、０．０５μｍ程度の厚みをもってＴｉからなる膜が形成されていてもよい。また、一例として、Ｃｕを主成分とする第２の導体膜１４は４μｍ程度の厚みをもって形成されるが、第２の部材１２に接する下地層として、図示しないが、０．０５μｍ程度の厚みをもってＴｉからなる膜が形成されていてもよい。
第１の導体膜１３上には、たとえばＡｕからなる酸化防止膜１５が０．１μｍ程度の厚みをもって形成される。酸化防止膜１５は、Ｃｕを主成分とする第１の導体膜１３の酸化を防止するためのものである。
他方、第２の導体膜１４上には、上述のＣｕのような高融点金属より融点の低い低融点金属からなる第１の低融点金属層１６が形成され、その上には上記高融点金属からなる高融点金属層１７が形成され、さらにその上には上記低融点金属からなる第２の低融点金属層１８が形成される。低融点金属層１６および１８は接合材として機能するもので、たとえばＳｎを主成分としている。高融点金属層１７は、導体膜１３および１４と同様、たとえばＣｕを主成分としている。
一例として、Ｓｎを主成分とする第１の低融点金属層１６の厚みは３μｍ程度とされ、Ｃｕを主成分とする高融点金属層１７の厚みは６μｍ程度とされ、Ｓｎを主成分とする第２の低融点金属層１８の厚みは３μｍ程度とされる。なお、高融点金属層１７の厚みは、後述する加熱接合工程において、金属間化合物の生成のために消費される量より多い量を与え得るように選ばれる。
上述した導体膜１３および１４、酸化防止膜１５、低融点金属層１６および１８ならびに高融点金属層１７の形成には、蒸着、スパッタリングまたはめっきなどの成膜方法が適用される。これらの成膜方法は、前述の特許文献１に記載の金属粉末を付与する方法に比べて、付与量すなわち膜厚の制御が容易であり、膜厚のばらつきが生じにくい。
次に、第１の部材１１と第２の部材１２とを、図１（１）に示すように互いに対向させた状態で互いに近接させて位置合わせした後、加圧される。この加圧において、たとえば５〜１０ＭＰａの圧力が付与される。加圧により、第１の部材１１側の酸化防止膜１５と第２の部材１２側の第２の低融点金属層１８とが互いに接触するが、通常、厚み方向のばらつきが存在するため、これらは一部でしか接触しないことが多い。
上述の加圧状態を維持したまま、高融点金属としてのＣｕの融点と低融点金属としてのＳｎの融点との間の温度で加熱する加熱接合工程が実施される。この加熱接合工程において、好ましくは、窒素雰囲気または真空などの不活性雰囲気が適用され、昇温速度はたとえば１０℃／分とされる。Ｓｎの融点は２３２℃であるので、これ以上の温度になったとき、低融点金属層１６および１８を構成するＳｎが溶融する。このとき、前述したように加圧されているので、低融点金属層１６および１８は容易に変形しつつ、厚み方向のばらつきを吸収し、酸化防止膜１５はその全面にわたって第２の低融点金属層１８と接触する。
たとえば２６０℃に到達した時点で昇温を停止し、その温度が保持される。この加熱保持により、酸化防止膜１５を構成するＡｕは第２の低融点金属層１８を構成する溶融したＳｎ中に溶解して消失し、図１（２）に示すように、第１の部材１１側の第１の導体膜１３が第２の部材１２側の第２の低融点金属層１８と接触する。
さらに加熱を続けると、高融点金属としてのＣｕが低融点金属としての溶融したＳｎ中に拡散し、ＣｕとＳｎとの金属間化合物を生成するといった現象が、第１の導体膜１３と第２の低融点金属層１８との間、第２の低融点金属層１８と高融点金属層１７との間、高融点金属層１７と第１の低融点金属層１６との間、ならびに第１の低融点金属層１６と第２の導体膜１４との間で生じる。そのため、図１（３）に示すように、金属間化合物層１９、２０、２１および２２が、上述した第１の導体膜１３と第２の低融点金属層１８との間、第２の低融点金属層１８と高融点金属層１７との間、高融点金属層１７と第１の低融点金属層１６との間、ならびに第１の低融点金属層１６と第２の導体膜１４との間にそれぞれ形成される。
上述した加熱がさらに継続し、溶融したＳｎ中へのＣｕの拡散がさらに進行すると、図１（４）に示すように、第１および第２の低融点金属層１６および１８が消失し、その結果、金属間化合物層１９および２０が一体となって第１の金属間化合物層２３が形成され、また、金属間化合物層２１および２２が一体となって第２の金属間化合物層２４が形成される。
このようにして、第１の導体膜１３と第２の導体膜１４とが互いに接合された接合部２５が形成される。この接合部２５において、高融点金属層１７はその一部が残ったままの状態とされる。そのため、高融点金属層１７は、それが形成された当初では、第１および第２の金属間化合物層２３および２４を構成する金属間化合物の生成のために消費される量より多い量を与え得る厚みとされる。
以上のような製造方法によれば、第１の導体膜１３と第２の導体膜１４との間隔のばらつきを十分に吸収し得る厚みを低融点金属層１６および１８に与えながらも、加熱接合工程において、高融点金属層１７を第１および第２の低融点金属層１６および１８によって厚み方向に挟む状態となっているので、低融点金属層１６および１８の各々中に高融点金属を拡散させるべき距離を短くすることができ、応じて、拡散に要する時間を短縮することができる。
加熱接合工程を終えると、たとえば１０℃／分の降温速度にて冷却される。
なお、溶融したＳｎ中へ十分なＣｕが拡散しない場合には、金属間化合物として、Ｃｕ６Ｓｎ５が生成しやすい。Ｃｕ６Ｓｎ５は硬くて脆いため、接合材としては不適当である。より具体的には、２８０℃の温度条件下で接合部に剪断応力を印加した場合の破断応力を測定すると、Ｃｕ６Ｓｎ５が生成された場合には、６２．１ＭＰａの破断応力しか得られなかったが、Ｃｕ３Ｓｎが生成された場合には、２３０．９ＭＰａの破断応力が得られることを実験により確認している。そのため、加熱接合工程において、溶融したＳｎ中にＣｕを十分に拡散させて、金属間化合物として、Ｃｕ３Ｓｎを生成させる必要がある。
上述のように、溶融したＳｎ中にＣｕを十分に拡散させて、Ｃｕ３Ｓｎを生成させるには、Ｃｕを主成分とする高融点金属層１７等の厚みが十分であり、不足なく、ＣｕをＳｎ中に供給できることが重要である。
Ｃｕを主成分とする導体膜１３および１４、Ｓｎを主成分とする低融点金属層１６および１８ならびにＣｕを主成分とする高融点金属層１７の各々について、成膜後に不均質や欠陥が見られず、かつできるだけ短時間で成膜できるように設定した成膜速度で成膜した厚みについて言えば、Ｓｎを主成分とする低融点金属層１６および１８の合計厚みに対する、Ｃｕを主成分とする導体膜１３および１４ならびに高融点金属層１７の合計厚みの比（以下、「Ｃｕ厚み／Ｓｎ厚みの比」と言う。）が、「４／３」以上であり、また、第１の導体膜１３、第２の導体膜１４および高融点金属層１７の厚みが、それぞれ、下式の関係を満足するとき、Ｃｕ３Ｓｎを生成させるのに十分なＣｕをＳｎ中に供給することができ、かつ接合後に、第１の導体膜１３、第２の導体膜１４および高融点金属層１７をすべて残存させることができる。
（第１の導体膜１３の厚み）＞４／３×１／２×（第２の低融点金属層１８の厚み）
（第２の導体膜１４の厚み）＞４／３×１／２×（第１の低融点金属層１６の厚み）
（高融点金属層１７の厚み）＞４／３×１／２×（第１の低融点金属層１６の厚み＋第２の低融点金属層１８の厚み）
前述したように、第１の導体膜１３の厚みが４μｍ、第２の導体膜１４の厚みが４μｍ、第１の低融点金属層１６の厚みが３μｍ、高融点金属層１７の厚みが６μｍ、ならびに第２の低融点金属層１８の厚みが３μｍであるとき、Ｃｕを主成分とする導体膜１３および１４ならびに高融点金属層１７の合計厚みが１４μｍであり、Ｓｎを主成分とする低融点金属層１６および１８の合計厚みが６μｍであり、Ｃｕ厚み／Ｓｎ厚みの比が「４／３」以上の「７／３」であるので、Ｃｕ３Ｓｎを生成させるのに十分なＣｕをＳｎ中に供給することができ、また、第１の導体膜１３の厚みは、４／３×１／２×（第２の低融点金属層１８の厚み）、すなわち２μｍを超え、第２の導体膜１４の厚みは、４／３×１／２×（第１の低融点金属層１６の厚み）、すなわち２μｍを超え、さらに高融点金属層１７の厚みは、４／３×１／２×（第１の低融点金属層１６の厚み＋第２の低融点金属層１８の厚み）、すなわち４μｍを超えるので、接合後に、第１の導体膜１３、第２の導体膜１４および高融点金属層１７をすべて残存させることができる。
しかも、各々厚み３μｍの低融点金属層１６および１８へ拡散されるＣｕを供給するのに必要な層の厚みは、上述したＣｕ厚み／Ｓｎ厚みの比に従えば、４μｍということになるが、低融点金属層１６および１８の各々の両側には、Ｃｕを主成分とする層（導体膜１３および１４ならびに高融点金属層１７）が存在しているので、低融点金属層１６および１８の各々の各側において、２μｍの厚みのＣｕを主成分とする層が存在すれば十分であるということになる。したがって、６μｍの厚みの高融点金属層１７においては、その両面から２μｍの深さまで金属間化合物が生成されることになるので、Ｃｕを主成分とする高融点金属層１７は２μｍの厚みで残されることになる。
また、上述のように、溶融したＳｎ中にＣｕを十分に拡散させて、Ｃｕ３Ｓｎを生成させるには、加熱接合工程において付与される加熱保持温度および加熱保持時間もまた重要である。加熱保持温度および加熱保持時間が不足すると、Ｃｕ６Ｓｎ５しか生成されないことがある。この場合、加熱保持温度をより高くしたり、加熱保持時間をより長くしたりすることにより、Ｃｕ３Ｓｎの生成を促進することができる。たとえば、２６０℃で加熱保持する場合、１５分の加熱保持により、厚み２μｍ程度のＣｕ３Ｓｎ層が形成されることが確認されている。
なお、加熱接合工程において適用される温度は、電子部品装置に許容される範囲でより高くすることが望ましい。加熱温度をより高温にするほど、Ｃｕ３Ｓｎの成長速度が高くなり、接合に要する時間のさらなる短縮を図ることができる。
図２は、この発明の第２の実施形態による電子部品装置の製造方法を説明するためのもので、図１（１）に相当する断面図である。図２において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図２に示した実施形態では、第１の部材１１は、第１の導体膜１３上に第２の低融点金属層１８が形成された状態で用意され、第２の部材１２は、高融点金属層１７上に低融点金属層が形成されず、酸化防止膜１５が形成された状態で用意されることを特徴としている。
この第２の実施形態において、第１の部材１１と第２の部材１２とを互いに近接させ、加熱接合工程を実施し、酸化防止膜１５を構成するＡｕが第２の低融点金属層１８中に溶解したとき、図１（２）に示したのと実質的に同様の断面構造となる。したがって、その後の工程については、第１の実施形態の場合と同様である。
図３は、この発明の第３の実施形態による電子部品装置の製造方法を説明するためのもので、図１（１）に相当する断面図である。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第３の実施形態は、簡単に言えば、第１の実施形態と比較して、第２の低融点金属層１８が厚み方向に２分割されて、第１の部材１１側と第２の部材１２側との双方に形成されていることを特徴としている。すなわち、Ｃｕを主成分とする第１の導体膜１３上に、Ｓｎを主成分とする第２の低融点金属層１８が形成され、他方、Ｃｕを主成分とする第２の導体膜１４上に、Ｓｎを主成分とする第１の低融点金属層１６が形成され、その上にＣｕを主成分とする高融点金属層１７が形成され、さらにその上にＳｎを主成分とする第２の低融点金属層１８が形成されている。
この第３の実施形態によれば、Ｃｕを主成分とする第１の導体膜１３がＳｎを主成分とする第２の低融点金属層１８によって覆われるので、酸化防止膜を形成する必要がなく、高価なＡｕの使用を避けることができる。
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、上記実施形態では、高融点金属として、Ｃｕを用いたが、その他、Ａｕ、Ａｇ、Ｎｉなどを用いてもよい。また、第１の導体膜１３を構成する第１の高融点金属と第２の導体膜１４を構成する第２の高融点金属とを互いに異ならせてもよい。また、これらの高融点金属は、純金属の状態で用いられても、微量の添加物を混合した状態で用いられてもよい。
他方、上記実施形態では、低融点金属としては、Ｓｎを用いたが、その他、Ｉｎ、多元系のＳｎ基はんだ、Ｐｂ基はんだなどを用いてもよい。
また、図示した実施形態では、高融点金属層１７を挟む２層の低融点金属層１６および１８を用いたが、たとえば、低融点金属層／高融点金属層／低融点金属層／高融点金属層／低融点金属層／高融点金属層…というように、３層以上の低融点金属層が用いられてもよい。
この発明に係る製造方法は、高融点金属からなる導体膜同士を低融点金属を用いて接合した構造を有する電子部品装置の製造方法に適用されるものであるが、このような電子部品装置として、たとえば、フィルタ、発振子、ＭＥＭＳ（Micro Electro Mechanical Systems）部品などがある。ＭＥＭＳ部品としては、たとえばジャイロ、加速度センサなどがある。以下、この発明が適用され得る電子部品装置の具体的構造について説明する。
図４には、このような電子部品装置の第１の例が示されている。図４に示した電子部品装置３１は、（ａ）に示すような断面構造を有するものであって、主基板３２と、主基板３２に対して所定の間隔を隔てて対向する蓋基板３３とを備えている。蓋基板３３の下方主面３４側の構成が（ｂ）に示され、主基板３２の上方主面３５側の構成が（ｃ）に示されている。
主基板３２の上方主面３５上には、電子回路形成部分３６（省略的に図示）および電子回路形成部分３６を取り囲む第１の封止枠３７が形成されている。また、主基板３２の上方主面３５上であって、第１の封止枠３７に取り囲まれた位置には、電子回路形成部分３６から引き出されたいくつかの第１の接続用電極３８が形成されている。
他方、蓋基板３３の下方主面３４上には、第１の封止枠３７に接合されるべき第２の封止枠３９が形成されている。また、蓋基板３３の下方主面３４上であって、第２の封止枠３９に取り囲まれた位置には、第１の接続用電極３８に対応するいくつかの第２の接続用電極４０が形成されている。蓋基板３３の上方主面４１上には、いくつかの端子電極４２が形成され、これら端子電極４２は、蓋基板３３を厚み方向に貫通するように設けられたスルーホール導体４３を介して第２の接続用電極４０と電気的に接続されている。
このような電子部品装置３１を製造するにあたって、図１等を参照して説明した製造方法が適用される。電子部品装置３１と図１に示した要素との対応関係を説明すると、主基板３２が第１の部材１１に対応し、蓋基板３３が第２の部材１２に対応している。また、第１の封止枠３７は第１の導体膜１３に対応し、第２の封止枠３９は第２の導体膜１４に対応している。そして、第１の封止枠３７と第２の封止枠３９とを互いに接合するため、図１に示すような方法が適用される。図４（ａ）において、接合部４４は省略的に図示されている。
好ましくは、第１の封止枠３７と第２の封止枠３９とを互いに接合する加熱接合工程と同時に、第１の接続用電極３８と第２の接続用電極４０とを互いに電気的に接続する工程が実施される。この場合、第１の接続用電極３８および第２の接続用電極４０においても、第１の封止枠３７および第２の封止枠３９の場合と同様の断面構造が適用されてもよい。
また、主基板３２および蓋基板３３は、それぞれ、図４（ｃ）および（ｂ）において想像線で示すように、集合基板４５および４６の状態で用意され、この集合基板４５および４６の状態で、前述した低融点金属層形成工程、高融点金属層形成工程および加熱接合工程が実施され、加熱接合工程の後、複数の主基板３２および蓋基板３３を取り出すために集合基板４５および４６を分割するようにしてもよい。
図４に示した電子部品装置３１において、接合部４４に形成される金属間化合物層が、前述したように、Ｃｕ３Ｓｎからなるとき、このＣｕ３Ｓｎは緻密な構造であるため、封止枠３７および３９によって囲まれた電子回路形成部分３６等については、高い信頼性をもって気密封止される。
また、Ｃｕ３Ｓｎの融点は６７６℃と高いため、電子部品装置３１を表面実装するためにリフロー（ピーク温度：２６０℃程度）を適用しても、接合部４４において再溶融することがなく、電気的導通性および気密封止性に関して高い信頼性を維持することができる。
図５および図６には、それぞれ、この発明が適用され得る電子部品装置の第２および第３の例が断面図で示されている。
図５に示した電子部品装置５１は、セラミックパッケージ５２中に電子部品チップ５３を収容し、電子部品チップ５３を封止するため、セラミックパッケージ５２に蓋５４が接合された構造を有している。電子部品チップ５３は、セラミックパッケージ５２に対して、フリップチップ実装されている。
このような電子部品装置５１を製造するため、図１等を参照して説明した製造方法が適用される。電子部品装置５１と図１に示した要素との対応関係を説明すると、セラミックパッケージ５２が第１の部材１１に対応し、蓋５４が第２の部材１２に対応している。また、セラミックパッケージ５２の開口の周縁部に、第１の導体膜１３に対応する第１の導体膜５５が形成され、蓋５４の下面上に、第２の導体膜１４に対応する第２の導体膜５６が形成され、第１の導体膜５５と第２の導体膜５６とを互いに接合するため、図１に示すような方法が適用される。図５において、接合部５７は省略的に図示されている。
図６に示した電子部品装置６１は、基板６２上に電子部品チップ６３を実装し、電子部品チップ６３のシールドおよび封止のため、シールドケース６４を基板６２に接合した構造を有している。電子部品チップ６３は、基板６２に対して、接合材６５を介して機械的に固定され、かつワイヤボンディング６６により電気的に接続されている。
このような電子部品装置６１を製造するため、図１等を参照して説明した製造方法が適用される。電子部品装置６１と図１に示した要素との対応関係を説明すると、基板６２が第１の部材１１に対応し、シールドケース６４が第２の部材１２に対応している。また、基板６２の上面上に、第１の導体膜１３に対応する第１の導体膜６７が形成され、シールとケース６４の開口の周縁部に、第２の導体膜１４に対応する第２の導体膜６８が形成され、第１の導体膜６７と第２の導体膜６８とを互いに接合するため、図１に示すような方法が適用される。図５において、接合部６９は省略的に図示されている。

Claims (8)

  1. 第１の高融点金属からなる第１の導体膜を形成した第１の部材と第２の高融点金属からなる第２の導体膜を形成した第２の部材とをそれぞれ用意する工程と、
    前記第１および第２の高融点金属より融点の低い低融点金属からなる低融点金属層を前記第１および第２の導体膜の少なくとも一方上に形成する、低融点金属層形成工程と、
    前記低融点金属層を挟んで前記第１の導体膜と前記第２の導体膜とを互いに対向させた状態としながら、前記第１および第２の高融点金属の融点と前記低融点金属の融点との間の温度で加熱して、前記第１および第２の高融点金属と前記低融点金属との金属間化合物を生成させることによって、前記第１の導体膜と前記第２の導体膜とが互いに接合された接合部を形成する、加熱接合工程と
    を備える、電子部品装置の製造方法であって、
    前記低融点金属層に接するように、前記第１および第２の高融点金属のいずれかと同種の高融点金属からなる高融点金属層を形成する、高融点金属層形成工程をさらに備え、
    前記低融点金属層形成工程は、前記加熱接合工程において、前記高融点金属層を前記低融点金属層によって厚み方向に挟む状態となるように、前記低融点金属層を形成する工程を含み、
    前記高融点金属層形成工程において形成される前記高融点金属層は、前記金属間化合物の生成のために消費される量より多い量を与え得る厚みを有していて、
    前記加熱接合工程は、前記接合部において前記高融点金属層の一部を残しながら前記金属間化合物を生成するように実施される、
    電子部品装置の製造方法。
  2. 前記第１の高融点金属と前記第２の高融点金属とは互いに同種のものである、請求項１に記載の電子部品装置の製造方法。
  3. 前記高融点金属はＣｕを主成分とするものであり、前記低融点金属はＳｎを主成分とするものであり、前記金属間化合物はＣｕ３Ｓｎである、請求項２に記載の電子部品装置の製造方法。
  4. 前記低融点金属層形成工程および前記高融点金属層形成工程を実施することによって、Ｃｕを主成分とする前記第１の導体膜上に、Ｓｎを主成分とする前記低融点金属層が形成された状態が得られ、他方、Ｃｕを主成分とする前記第２の導体膜上に、Ｓｎを主成分とする前記低融点金属層、その上にＣｕを主成分とする前記高融点金属層、およびその上にＳｎを主成分とする前記低融点金属層が順次形成された状態が得られる、請求項３に記載の電子部品装置の製造方法。
  5. 前記第１の部材は、電子回路形成部分および前記電子回路形成部分を取り囲む第１の封止枠がその一方主面上に形成された主基板であり、前記第２の部材は、前記第１の封止枠に接合されるべき第２の封止枠がその一方主面上に形成された蓋基板であり、
    前記第１の封止枠は前記第１の導体膜によって与えられ、前記第２の封止枠は前記第２の導体膜によって与えられ、
    前記第１の封止枠と前記第２の封止枠とを互いに接合するために適用される、
    請求項１に記載の電子部品装置の製造方法。
  6. 前記主基板の前記一方主面上であって、前記第１の封止枠に取り囲まれた位置に、第１の接続用電極が形成され、前記蓋基板の前記一方主面上であって、前記第２の封止枠に取り囲まれた位置に、第２の接続用電極が形成され、前記加熱接合工程と同時に、前記第１の接続用電極と前記第２の接続用電極とを互いに電気的に接続する工程が実施される、請求項５に記載の電子部品装置の製造方法。
  7. 前記第１および第２の部材をそれぞれ用意する工程は、複数の前記第１および第２の部材をそれぞれ与える第１および第２の集合基板を用意する工程を含み、前記低融点金属層形成工程、前記高融点金属層形成工程および前記加熱接合工程は、前記第１および第２の集合基板の状態で実施され、前記加熱接合工程の後、複数の前記第１および第２の部材を取り出すために前記第１および第２の集合基板を分割する工程をさらに備える、請求項１ないし６のいずれかに記載の電子部品装置の製造方法。
  8. 第１の高融点金属からなる第１の導体膜を形成した第１の部材と、
    第２の高融点金属からなる第２の導体膜を形成した第２の部材と、
    前記第１の導体膜と前記第２の導体膜とを互いに接合する接合部と
    を備え、
    前記接合部は、前記第１の高融点金属と前記第１および第２の高融点金属より融点の低い低融点金属との金属間化合物を含む第１の金属間化合物層と、前記第２の高融点金属と前記低融点金属との金属間化合物を含む第２の金属間化合物層と、前記第１および第２の金属間化合物層間に位置しかつ前記第１および第２の高融点金属のいずれか一方からなる高融点金属層とを備える、
    電子部品装置。
JP2009517740A 2007-06-04 2008-03-06 電子部品装置およびその製造方法 Active JP5093235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009517740A JP5093235B2 (ja) 2007-06-04 2008-03-06 電子部品装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007147624 2007-06-04
JP2007147624 2007-06-04
PCT/JP2008/054011 WO2008149584A1 (ja) 2007-06-04 2008-03-06 電子部品装置およびその製造方法
JP2009517740A JP5093235B2 (ja) 2007-06-04 2008-03-06 電子部品装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008149584A1 true JPWO2008149584A1 (ja) 2010-08-19
JP5093235B2 JP5093235B2 (ja) 2012-12-12

Family

ID=40093413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517740A Active JP5093235B2 (ja) 2007-06-04 2008-03-06 電子部品装置およびその製造方法

Country Status (5)

Country Link
US (2) US20100089629A1 (ja)
EP (1) EP2157605B1 (ja)
JP (1) JP5093235B2 (ja)
CN (1) CN101681888B (ja)
WO (1) WO2008149584A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229474A (ja) * 2012-04-26 2013-11-07 Toshiba Corp 電子機器及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376356B2 (ja) * 2008-08-19 2013-12-25 国立大学法人大阪大学 電子素子の実装方法および該実装方法によって実装された電子部品
TWI461252B (zh) 2010-12-24 2014-11-21 Murata Manufacturing Co A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
JP2012174332A (ja) * 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
EP2597067A1 (fr) * 2011-11-23 2013-05-29 Micro Crystal AG Procédé de fabrication d'un dispositif d'encapsulage
JP5927567B2 (ja) * 2012-05-21 2016-06-01 パナソニックＩｐマネジメント株式会社 半導体素子の接合構造体と製造方法
JP2014060341A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
US9024205B2 (en) * 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
JP2014207388A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP6251514B2 (ja) 2013-08-21 2017-12-20 株式会社フルヤ金属 摩擦攪拌接合用ツール
JP5796627B2 (ja) * 2013-12-27 2015-10-21 株式会社ソシオネクスト 半導体装置とその製造方法
WO2016039057A1 (ja) * 2014-09-10 2016-03-17 株式会社村田製作所 金属間化合物の生成方法
DE102014221618A1 (de) * 2014-10-24 2016-04-28 Robert Bosch Gmbh Verfahren zum Verbinden zweier Substrate, entsprechende Anordnung zweier Substrate und entsprechendes Substrat
US20160339538A1 (en) * 2015-05-18 2016-11-24 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating traces
CN105906222B (zh) * 2016-07-05 2018-08-31 洛阳兰迪玻璃机器股份有限公司 一种钢化真空玻璃
US10425084B2 (en) * 2017-10-03 2019-09-24 Murata Manufacturing Co., Ltd. Oven controlled MEMS oscillator and system and method for calibrating the same
CN110350061A (zh) * 2019-07-10 2019-10-18 佛山市国星半导体技术有限公司 一种免用封装胶的led芯片、封装器件及封装方法
CN113013044A (zh) * 2021-02-20 2021-06-22 山东云海国创云计算装备产业创新中心有限公司 一种芯片封装方法和芯片封装结构
CN114436207B (zh) * 2022-04-01 2022-07-29 杭州海康微影传感科技有限公司 一种mems传感器及其制造方法、晶圆模组

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510179A (en) * 1981-08-18 1985-04-09 Matsushita Electric Industrial Co., Ltd. Electrode on heat-resisting and isolating substrate and the manufacturing process for it
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4321547B2 (ja) * 2001-08-31 2009-08-26 株式会社デンソーウェーブ 電子機器のｃｐｕ
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
CN100472780C (zh) * 2004-02-13 2009-03-25 株式会社村田制作所 电子零部件及其制造方法
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4344707B2 (ja) * 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4791742B2 (ja) * 2005-03-25 2011-10-12 吉川工業株式会社 電子部品のはんだ接合方法
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP2007123395A (ja) 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229474A (ja) * 2012-04-26 2013-11-07 Toshiba Corp 電子機器及びその製造方法

Also Published As

Publication number Publication date
CN101681888A (zh) 2010-03-24
JP5093235B2 (ja) 2012-12-12
EP2157605A1 (en) 2010-02-24
US20100089629A1 (en) 2010-04-15
EP2157605A4 (en) 2013-09-25
CN101681888B (zh) 2012-08-22
US20110268977A1 (en) 2011-11-03
EP2157605B1 (en) 2016-07-13
WO2008149584A1 (ja) 2008-12-11
US8794498B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP5617991B2 (ja) 電子部品装置およびその製造方法
JP5522045B2 (ja) 電子部品装置およびその製造方法
US3672047A (en) Method for bonding a conductive wire to a metal electrode
JP4513513B2 (ja) 電子部品の製造方法
JP2014097529A (ja) 発泡金属による接合方法、半導体装置の製造方法、半導体装置
JP2007110001A (ja) 半導体装置
JP2010003878A (ja) 回路基板及びその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2013236175A (ja) 圧電振動デバイス
JPS5925378B2 (ja) 電子部品の実装方法
JP6383208B2 (ja) 半導体装置の製造方法、接合材および接合材の形成方法
EP2782124A1 (en) Power semiconductor mounting
JP3643760B2 (ja) 半導体装置の製造方法
JP2010141112A (ja) 半導体装置および半導体装置の製造方法
JP2007123465A (ja) 電子部品収納用パッケージおよび電子装置およびその製造方法
JP2015109334A (ja) 半導体装置
JP2004134557A (ja) ハーメチックシール用キャップ
JP2019076939A (ja) ろう材、接合構造および半導体パッケージ
JP2007142054A (ja) シールカバーおよびその製造方法
JP2018125469A (ja) 電子部品及びプリント配線板
JP2004165342A (ja) ハーメチックシール方法および半導体装置
JP2002359262A (ja) 半導体装置およびその製造方法
JP2017121030A (ja) セラミックパッケージ及びその製造方法
JPH10294392A (ja) パッケージ部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5093235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3