CN113013044A - 一种芯片封装方法和芯片封装结构 - Google Patents
一种芯片封装方法和芯片封装结构 Download PDFInfo
- Publication number
- CN113013044A CN113013044A CN202110192777.2A CN202110192777A CN113013044A CN 113013044 A CN113013044 A CN 113013044A CN 202110192777 A CN202110192777 A CN 202110192777A CN 113013044 A CN113013044 A CN 113013044A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- chip
- layer
- substrate
- melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 226
- 239000002184 metal Substances 0.000 claims abstract description 226
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 230000008018 melting Effects 0.000 claims abstract description 54
- 238000002844 melting Methods 0.000 claims abstract description 54
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 238000005219 brazing Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 284
- 238000010586 diagram Methods 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910003306 Ni3Sn4 Inorganic materials 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910017692 Ag3Sn Inorganic materials 0.000 description 1
- 229910018082 Cu3Sn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请提供了一种芯片封装方法和芯片封装结构，方法包括：在芯片上沉积芯片金属层，且在基板上沉积基板金属层；在芯片金属层和基板金属层之间制备中间层；中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与芯片金属层与基板金属层连接的是低熔点金属层；对芯片金属层、基板金属层和中间层构成的结构，进行钎焊连接处理，形成芯片和基板之间连接层。本申请提供了一种面向芯片的封装方法，主要是利用连接层连接芯片与基板，该连接层是芯片金属层、基板金属层、中间层构成的结构通过钎焊处理后得到的，能够突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。
Description
技术领域
本申请涉及芯片封装技术领域，特别涉及一种芯片封装方法和芯片封装结构。
背景技术
随着芯片设计及制造技术的不断成熟，以及芯片应用场景对算力要求的不断提高，系统级芯片(SoC，System on a Chip)逐步成为芯片产业的主流趋势。
当前，SoC的封装互连结构主要采用常规芯片的封装互连结构，其中，芯片与基板之间连接层由芯片金属层/Sn基无铅焊料/基板金属层三明治结构通过钎焊连接形成。钎焊连接完成后，所得连接层中部由大量未反应焊料组成。鉴于Sn基无铅焊料的熔点限制(200℃至300℃)，连接层在高温服役过程中(150℃至焊料熔点)极易发生蠕变失效，进而造成封装互连结构的高温服役可靠性不佳。随着算力要求高、功能复杂应用场景的出现，芯片若要在这些场景正常工作，需保证封装互连结构在大于300℃的高温条件下可靠服役。显然，受到Sn基无铅焊料熔点的限制，SoC封装互连结构在这些应用场景中直接失效，进而导致SoC无法应用于这些场景。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种芯片封装方法和芯片封装结构，利用连接层连接芯片与基板，该连接层是芯片金属层、基板金属层、中间层构成的结构通过钎焊处理后得到的，能够突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。其具体方案如下：
本申请提供了一种芯片封装方法，包括：
在芯片上沉积芯片金属层，且在基板上沉积基板金属层；
在所述芯片金属层和所述基板金属层之间制备中间层；所述中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与所述芯片金属层与所述基板金属层连接的是所述低熔点金属层；
对所述芯片金属层、所述基板金属层和所述中间层构成的结构，进行钎焊连接处理，形成所述芯片和所述基板之间连接层。
优选地，所述低熔点金属层和所述高熔点金属层在预设方向上依次相互堆叠，所述预设方向为所述基板指向所述芯片的方向。
优选地，所述对所述芯片金属层、所述基板金属层和所述中间层构成的结构，进行钎焊连接处理，包括：
利用超声场或直流电场对所述芯片金属层、所述基板金属层和所述中间层构成的结构进行钎焊连接处理。
优选地，所述钎焊连接处理的钎焊连接温度为200℃至250℃，连接时间为0.5min至30min，施加超声波频率为25KHz至35KHz，或，施加直流电场电流密度为5×103A/cm2至8×103A/cm2。
优选地，所述连接层为第一类界面结构连接层或第二类界面结构连接层；
其中，所述第一类界面结构连接层为由高熔点金属层与低熔点金属层形成的中间相组成的连接层；
所述第二类界面结构连接层为由中间相和未反应高熔点金属层共同组成的连接层。
优选地，所述高熔点金属层结合所述芯片金属层和所述基板金属层厚度，与低熔点金属层厚度的比例不低于3:1。
优选地，所述芯片金属层、所述基板金属层、所述高熔点金属层为Cu、Al、Ag、Ni、Au中的一种或多种。
优选地，所述低熔点金属层为纯Sn、纯In中的一种或两种。
优选地，所述在所述芯片金属层和所述基板金属层之间制备中间层，包括：
对所述芯片金属层和所述基板金属层进行清洗；
对清洗后的芯片金属层或基板金属层沉积所述中间层。
本申请提供了一种芯片封装结构，利用如上所述的芯片封装方法制得，包括：
基板；
设置在所述基板上的连接层；
设置在所述连接层上的，远离所述基板一端的芯片。
本申请提供了一种芯片封装方法，包括：在芯片上沉积芯片金属层，且在基板上沉积基板金属层；在所述芯片金属层和所述基板金属层之间制备中间层；所述中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与所述芯片金属层与所述基板金属层连接的是所述低熔点金属层；对所述芯片金属层、所述基板金属层和所述中间层构成的结构，进行钎焊连接处理，形成所述芯片和所述基板之间连接层。
可见，本申请提供了一种面向芯片的封装方法，主要是利用连接层连接芯片与基板，该连接层是芯片金属层、基板金属层、中间层构成的结构通过钎焊处理后得到的，能够突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。
本申请同时还提供了一种芯片封装结构，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种芯片封装方法的流程图；
图2本申请实施例提供的一种芯片封装过程示意图；
图3为本申请实施例提供的一种三维堆叠式结构的中间层示意图；
图4为本申请实施例提供的一种超声辅助钎焊连接示意图；
图5为本申请实施例提供的一种直流电场辅助钎焊连接示意图；
图6为本申请实施例提供的一种第一类界面结构连接层的示意图；
图7为本申请实施例提供的一种第二类界面结构连接层的示意图；
图8为本申请实施例提供的一种芯片封装结构的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
SoC的封装互连结构主要采用常规芯片的封装互连结构，其中，芯片与基板之间连接层由芯片金属层/Sn基无铅焊料/基板金属层三明治结构通过钎焊连接形成。钎焊连接完成后，所得连接层中部由大量未反应焊料组成。鉴于Sn基无铅焊料的熔点限制(200℃至300℃)，连接层在高温服役过程中(150℃至焊料熔点)极易发生蠕变失效，进而造成封装互连结构的高温服役可靠性不佳。随着算力要求高、功能复杂应用场景的出现，芯片若要在这些场景正常工作，需保证在大于300℃的高温条件下可靠服役。当前，受到Sn基无铅焊料熔点的限制，SoC封装互连结构在这些应用场景中直接失效，因而SoC无法应用于这些场景。
基于上述技术问题，本实施例提供了一种芯片封装方法，包括：在芯片上沉积芯片金属层，且在基板上沉积基板金属层；在芯片金属层和基板金属层之间制备中间层；中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与芯片金属层与基板金属层连接的是低熔点金属层；对芯片金属层、基板金属层和中间层构成的结构，进行钎焊连接处理，形成芯片和基板之间连接层。
可见，本申请提供了一种面向芯片的封装方法，主要是利用连接层连接芯片与基板，该连接层是芯片金属层、基板金属层、中间层构成的结构通过钎焊处理后得到的，能够突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。
具体请参考图1和图2，图1为本申请实施例提供的一种芯片封装方法的流程图，图2本申请实施例提供的一种芯片封装过程示意图，具体包括：
S101、在芯片上沉积芯片金属层，且在基板上沉积基板金属层；
本步骤不对沉积方式进行限定，可以是采用气相沉积、电镀或化学镀方式沉积。其中，气相沉积可以是化学气相沉积、物理气相沉积；化学气相沉积是把含有构成薄膜元素的气态反应剂或液态反应剂的蒸气及反应所需其它气体引入反应室，在衬底表面发生化学反应生成薄膜的过程；物理气相沉积是通过蒸发，电离或溅射等过程，产生金属粒子并与反应气体反应形成化合物沉积在工件表面。电镀是利用电解原理在某些金属表面上镀上一薄层其它金属或合金的过程，是利用电解作用使金属或其它材料制件的表面附着一层金属膜的工艺。化学镀是在无外加电流的情况下借助合适的还原剂，使镀液中金属离子还原成金属，并沉积到零件表面的一种镀覆方法。
本实施例中芯片可以是SoC芯片，还可以是其他类型的芯片，用户可自定义设置。
S102、在芯片金属层和基板金属层之间制备中间层；中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与芯片金属层与基板金属层连接的是低熔点金属层；
本步骤的目的是制备中间层，该中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构。可以理解的是，中间层的三维堆叠式结构是指，低熔点金属层与高熔点金属层在竖直方向(Z轴方向)堆叠。与芯片金属层与基板金属层连接的是低熔点金属层，也就是说，三维堆叠式中间层的底部和顶部均为低熔点金属层。
针对中间层的形状尺寸进行进一步阐述。在形状方面，中间层的形状为长方体，与芯片金属层、基板金属层的形状保持一致；在尺寸方面，中间层的长度、宽度与芯片金属层、基板金属层的长度、宽度均保持一致，而芯片金属层、基板金属层和中间层的厚度总和为100μm至2000μm，包括端点值，具体可以是100μm、200μm、400μm、800μm、1200μm、1600μm、2000μm，当然也可以是其他厚度，本实施例不再进行限定，只要是能够实现本实施例的目的即可。
优选地，芯片金属层、基板金属层、高熔点金属层为Cu、Al、Ag、Ni、Au中的一种或多种。
优选地，低熔点金属层为纯Sn、纯In中的一种或两种。
可以理解的低熔点金属层的熔点小于高熔点金属层的熔点，低熔点金属层的熔点小于芯片金属层的熔点，低熔点金属层的熔点小于基板金属层的熔点。
优选地，低熔点金属层和高熔点金属层在预设方向上依次相互堆叠，预设方向为基板指向芯片的方向。
可以理解的是，每一层的高熔点金属层的厚度保持一致，相应地，低熔点金属层的厚度也保持一致。请参考图3，图3为本申请实施例提供的一种三维堆叠式结构的中间层示意图。在中间层之中，高熔点金属层与低熔点金属层的数量合计为3层至101层，且由于中间层底部和顶部均为低熔点金属层，高、低熔点金属层的合计数量在上述范围基础上，应保持为奇数。优选地，高熔点金属层结合芯片金属层和基板金属层厚度，与低熔点金属层厚度的比例不低于3:1。
S103、对芯片金属层、基板金属层和中间层构成的结构，进行钎焊连接处理，形成芯片和基板之间连接层。
本步骤的目的是中间层制备完成后，基于芯片金属层、基板金属层和中间层构成的结构，进行芯片与基板互连。具体地，采用钎焊连接或外场辅助钎焊连接方式实现互连。
具体的，钎焊连接过程中，通过施加热场使温度高于中间层低熔点金属熔点，而低于高熔点金属层熔点，中间层低熔点金属发生熔化，进而液态金属与高熔点金属层发生原子扩散，最终实现互连。
优选地，通过连接过程中施加外场辅助，可使实现互连时间进一步缩短，提升效率，具体的，对芯片金属层、基板金属层和中间层构成的结构，进行钎焊连接处理，包括：
利用超声场或直流电场对芯片金属层、基板金属层和中间层构成的结构进行钎焊连接处理。
优选地，钎焊连接处理的钎焊连接温度为200℃至250℃，连接时间为0.5min至30min，施加超声波频率为25KHz至35KHz，或，施加直流电场电流密度为5×103A/cm2至8×103A/cm2。
请参考图4、图5，图4为本申请实施例提供的一种超声辅助钎焊连接示意图，图5为本申请实施例提供的一种直流电场辅助钎焊连接示意图，芯片与基板的互连完成后，芯片与基板之间形成连接层，基于所得连接层，最终实现封装互连结构的制备。
基于上述技术方案，本实施例提供了一种面向芯片的封装方法，主要是利用连接层连接芯片与基板，该连接层是芯片金属层、基板金属层、中间层构成的结构通过钎焊处理后得到的，能够突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。
优选地，连接层为第一类界面结构连接层或第二类界面结构连接层；
其中，第一类界面结构连接层为由高熔点金属层与低熔点金属层形成的中间相组成的连接层；
第二类界面结构连接层为由中间相和未反应高熔点金属层共同组成的连接层。
针对连接层，可能具有两类界面结构，分别为第一类界面结构以及第二类界面结构。具体地，第一类界面结构连接层是指连接层完全由高熔点金属与低熔点金属形成的中间相组成，而第二类界面结构连接层是指连接层由中间相和未反应高熔点金属共同组成。请参考图6、图7，图6为本申请实施例提供的一种第一类界面结构连接层的示意图；图7为本申请实施例提供的一种第二类界面结构连接层的示意图。
可以理解的是，本实施例中提供的连接层由中间相组成，或由中间相与高熔点金属共同组成，而中间相也属于高熔点金属的一种。也就是说，本实施例所制备的封装互连结构的连接层，可以突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性，且可应用于服役温度大于300℃的高算力、多功能应用场景。在此基础上，本实施例提供的封装方法，钎焊连接时间不超过30min，可以保证良好的效率，进而满足量产需求。
优选地，在芯片金属层和基板金属层之间制备中间层，包括：对芯片金属层和基板金属层进行清洗；对清洗后的芯片金属层或基板金属层沉积中间层。
其中，对于在芯片金属层与基板金属层之间制备中间层，包括前处理、中间层沉积两个步骤。
具体地，前处理是指为了保证芯片金属层与基板金属层的表面清洁度，进而保证所得封装互连结构的质量，可以利用丙酮、乙醇、去离子水，分别对芯片金属层与基板金属层进行清洗，当然还可以利用其它的溶液进行清洗，本实施例不再进行限定，然后利用冷风对芯片金属层与基板金属层进行烘干，前处理完成后，在芯片金属层表面或基板金属层表面沉积中间层。通过清洗保证了连接层的质量。
基于上述任一实施例，本实施例提供的具体的实施方式。
实施例1
在本实施例中，对于芯片金属层即SoC金属层、基板金属层、中间层，均采用电镀方法沉积。其中，中间层沉积于基板金属层表面，厚度为100μm，高、低熔点金属层厚度比为3：1，数量合计为3层(2层低熔点、1层高熔点)。SoC金属层、基板金属层、中间层内部高熔点金属层，均选择金属Cu，而中间层内部低熔点金属层选择纯Sn。利用钎焊连接方法进行芯片与基板的互连，钎焊连接温度240℃、连接时间30min。芯片与基板互连完成后，芯片与基板之间形成的连接层由Cu和Cu/Sn中间相Cu3Sn组成，即具有第二类界面结构。Cu熔点为1083℃、Cu3Sn熔点为676℃，因而相比于常规芯片的封装互连结构，本实施例所制备连接层即封装互连结构可以突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。经过350℃高温剪切试验，可知本实施例所得封装互连结构的强度为42MPa，而常规芯片的封装互连结构在350℃直接失效。
实施例2
在本实施例中，对于SoC金属层、基板金属层、中间层，均采用物理气相沉积方法预置。其中，中间层沉积于基板金属层表面，厚度为510μm，高、低熔点金属层厚度比为3：1，数量合计为27层(14层低熔点、13层高熔点)。SoC金属层、基板金属层、中间层内部高熔点金属层，均选择金属Ni，而中间层内部低熔点金属层选择纯Sn。利用直流电场辅助钎焊连接方法进行芯片与基板的互连，钎焊连接温度250℃、连接时间4min、直流电场电流密度为6×103A/cm2。芯片与基板互连完成后，芯片与基板之间形成的连接层完全由Ni/Sn中间相Ni3Sn4组成，即具有第一类界面结构。Ni3Sn4熔点为794℃，因而相比于常规芯片的封装互连结构，本实施例所制备封装互连结构可以突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。经过350℃高温剪切试验，可知本实施例所得封装互连结构的强度为46MPa，而常规芯片的封装互连结构在420℃直接失效。
实施例3
在本实施例中，对于SoC金属层、基板金属层、中间层，均采用化学气相沉积方法预置。其中，中间层沉积于基板金属层表面，厚度为2000μm，高、低熔点金属层厚度比为3：1，数量合计为101层(51层低熔点、50层高熔点)。SoC金属层、基板金属层、中间层内部高熔点金属层，均选择金属Ag，而中间层内部低熔点金属层选择纯Sn。利用超声辅助钎焊连接方法进行芯片与基板的互连，钎焊连接温度250℃、连接时间0.5min、施加超声频率35KHz。芯片与基板互连完成后，芯片与基板之间形成的连接层完全由Ag/Sn中间相Ag3Sn组成，即具有第一类界面结构。Ag3Sn熔点为480℃左右，因而相比于常规芯片的封装互连结构，本实施例所制备封装互连结构可以突破Sn基无铅焊料的熔点限制，具备良好的高温服役可靠性。经过350℃高温剪切试验，可知本实施例所得封装互连结构的强度为51MPa，而常规芯片的封装互连结构在300℃直接失效。
下面对本申请实施例提供的一种芯片封装结构进行介绍，下文描述的芯片封装结构与上文描述的方法可相互对应参照，参考图8，图8为本申请实施例提供的一种芯片封装结构的结构示意图，包括：
基板；
设置在基板上的连接层；
设置在连接层上的，远离基板一端的芯片。
由于芯片封装结构部分的实施例与方法部分的实施例相互对应，因此芯片封装结构部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(Random AccessMemory，RAM)、内存、只读存储器(Read-Only Memory，ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种芯片封装方法和芯片封装结构进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种芯片封装方法，其特征在于，包括：
在芯片上沉积芯片金属层，且在基板上沉积基板金属层；
在所述芯片金属层和所述基板金属层之间制备中间层；所述中间层为由低熔点金属层和高熔点金属层构成的三维堆叠式结构，且与所述芯片金属层与所述基板金属层连接的是所述低熔点金属层；
对所述芯片金属层、所述基板金属层和所述中间层构成的结构，进行钎焊连接处理，形成所述芯片和所述基板之间连接层。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述低熔点金属层和所述高熔点金属层在预设方向上依次相互堆叠，所述预设方向为所述基板指向所述芯片的方向。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述对所述芯片金属层、所述基板金属层和所述中间层构成的结构，进行钎焊连接处理，包括：
利用超声场或直流电场对所述芯片金属层、所述基板金属层和所述中间层构成的结构进行钎焊连接处理。
4.根据权利要求3所述的芯片封装方法，其特征在于，所述钎焊连接处理的钎焊连接温度为200℃至250℃，连接时间为0.5min至30min，施加超声波频率为25KHz至35KHz，或，施加直流电场电流密度为5×103A/cm2至8×103A/cm2。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述连接层为第一类界面结构连接层或第二类界面结构连接层；
其中，所述第一类界面结构连接层为由高熔点金属层与低熔点金属层形成的中间相组成的连接层；
所述第二类界面结构连接层为由中间相和未反应高熔点金属层共同组成的连接层。
6.根据权利要求1所述的芯片封装方法，其特征在于，所述高熔点金属层结合所述芯片金属层和所述基板金属层厚度，与低熔点金属层厚度的比例不低于3:1。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述芯片金属层、所述基板金属层、所述高熔点金属层为Cu、Al、Ag、Ni、Au中的一种或多种。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述低熔点金属层为纯Sn、纯In中的一种或两种。
9.根据权利要求1至8任一项所述的芯片封装方法，其特征在于，所述在所述芯片金属层和所述基板金属层之间制备中间层，包括：
对所述芯片金属层和所述基板金属层进行清洗；
对清洗后的芯片金属层或基板金属层沉积所述中间层。
10.一种芯片封装结构，其特征在于，利用如权利要求1至9任一项所述的芯片封装方法制得，包括：
基板；
设置在所述基板上的连接层；
设置在所述连接层上的，远离所述基板一端的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110192777.2A CN113013044A (zh) | 2021-02-20 | 2021-02-20 | 一种芯片封装方法和芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110192777.2A CN113013044A (zh) | 2021-02-20 | 2021-02-20 | 一种芯片封装方法和芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113013044A true CN113013044A (zh) | 2021-06-22 |
Family
ID=76404240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110192777.2A Pending CN113013044A (zh) | 2021-02-20 | 2021-02-20 | 一种芯片封装方法和芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013044A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681888A (zh) * | 2007-06-04 | 2010-03-24 | 株式会社村田制作所 | 电子零部件装置及其制造方法 |
| CN102856282A (zh) * | 2011-06-30 | 2013-01-02 | 罗姆股份有限公司 | 叠层高熔点焊接层及其制造方法以及半导体器件 |
| CN104785880A (zh) * | 2015-05-05 | 2015-07-22 | 哈尔滨工业大学（威海） | 一种超声-电场辅助钎焊装置及焊接方法 |
| CN111627823A (zh) * | 2020-05-13 | 2020-09-04 | 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) | 一种低温快速生成高强度高熔点接头的芯片连接方法 |
-
2021
- 2021-02-20 CN CN202110192777.2A patent/CN113013044A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681888A (zh) * | 2007-06-04 | 2010-03-24 | 株式会社村田制作所 | 电子零部件装置及其制造方法 |
| CN102856282A (zh) * | 2011-06-30 | 2013-01-02 | 罗姆股份有限公司 | 叠层高熔点焊接层及其制造方法以及半导体器件 |
| CN104785880A (zh) * | 2015-05-05 | 2015-07-22 | 哈尔滨工业大学（威海） | 一种超声-电场辅助钎焊装置及焊接方法 |
| CN111627823A (zh) * | 2020-05-13 | 2020-09-04 | 哈尔滨工业大学(深圳)(哈尔滨工业大学深圳科技创新研究院) | 一种低温快速生成高强度高熔点接头的芯片连接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070040003A1 (en) | Low temperature methods of bonding components and related structures | |
| CN104690383B (zh) | 一种全金属间化合物互连焊点的制备方法及结构 | |
| WO2004030428A1 (ja) | はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法 | |
| JP2012153974A (ja) | 化学パラジウム／金めっき皮膜構造及びその製造方法、銅線またはパラジウム／銅線で接合されたパラジウム／金めっき皮膜パッケージ構造及びそのパッケージプロセス | |
| US11450642B2 (en) | Soldering a conductor to an aluminum metallization | |
| JP2017115207A (ja) | 半田接続構造、および成膜方法 | |
| US20080138528A1 (en) | Method for Depositing Palladium Layers and Palladium Bath Therefor | |
| JP2009218560A (ja) | 太陽電池用リード線及びその製造方法並びに太陽電池 | |
| TW201246414A (en) | Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package | |
| JPS616849A (ja) | パワー用半導体モジユールの製造方法 | |
| CN113013044A (zh) | 一种芯片封装方法和芯片封装结构 | |
| US4260451A (en) | Method of reworking substrates, and solutions for use therein | |
| CN110682021B (zh) | 一种抑制界面imc生长的微焊点的制备方法 | |
| JPH11106904A (ja) | スパッタリングターゲットの製造方法 | |
| CN105643040A (zh) | 一种铝及其合金的钎焊方法 | |
| CN105575929A (zh) | 电性连接结构及其制备方法 | |
| CN113145962B (zh) | 异种金属材料蜂窝夹层结构及其制备方法 | |
| KR101776149B1 (ko) | 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법 | |
| CN111885852A (zh) | 一种陶瓷覆铜板的制备方法 | |
| TW545098B (en) | Fine pad pitch organic circuit board with plating solder and method for fabricating the same | |
| KR101776148B1 (ko) | 비정질 및 발열특성을 갖는 금속 도금막을 이용한 피접합재 저온 접합 방법 | |
| JPH07142858A (ja) | セラミックス配線基板の製造方法 | |
| TW540276B (en) | Solder point with low speed of consuming nickel | |
| US20210118842A1 (en) | Method of Forming an Interconnection between an Electric Component and an Electronic Component | |
| CN1751368B (zh) | 电解电容器的接头端子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210622 |