KR101776149B1 - 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법 - Google Patents

발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법 Download PDF

Info

Publication number
KR101776149B1
KR101776149B1 KR1020150105389A KR20150105389A KR101776149B1 KR 101776149 B1 KR101776149 B1 KR 101776149B1 KR 1020150105389 A KR1020150105389 A KR 1020150105389A KR 20150105389 A KR20150105389 A KR 20150105389A KR 101776149 B1 KR101776149 B1 KR 101776149B1
Authority
KR
South Korea
Prior art keywords
plating
metal
alloy
acid
present
Prior art date
Application number
KR1020150105389A
Other languages
English (en)
Other versions
KR20170011917A (ko
Inventor
정재필
이준형
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Priority to KR1020150105389A priority Critical patent/KR101776149B1/ko
Publication of KR20170011917A publication Critical patent/KR20170011917A/ko
Application granted granted Critical
Publication of KR101776149B1 publication Critical patent/KR101776149B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • C25D3/10Electroplating: Baths therefor from solutions of chromium characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/20Electroplating: Baths therefor from solutions of iron
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/22Electroplating: Baths therefor from solutions of zinc
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/26Electroplating: Baths therefor from solutions of cadmium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • C25D3/32Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/34Electroplating: Baths therefor from solutions of lead
    • C25D3/36Electroplating: Baths therefor from solutions of lead characterised by the organic bath constituents used
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 합금 도금용 도금장치 및 도금방법에 관한 것으로, 본 발명은 합금 도금용 도금장치 및 도금방법을 포함한다.
본 발명은 또한, 물을 베이스로 한 도금액에 산 및 염기, 첨가제를 포함하는 수계 합금 도금액을 준비하는 단계, 양극과 음극을 준비하되, 상기 양극은 제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극으로 준비하는 전극의 준비단계, 상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계, 상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속원소들의 금속염 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계 및 상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극 또는 기판상에 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계를 포함하는 도금방법에 관한 것이다.
본 발명에 의하면, 도금용액 내의 도금되는 금속이온의 농도가 일정하게 유지할 수 있고, 이종재료를 복합적으로 다층 도금할 경우 도금 구간마다 금속이온농도차이가 발생하는 것을 현저하게 줄일 수 있다. 이로 인해 도금 시 금속이온농도를 측정하는 공정, 금속염을 추가하는 공정 등이 생략되어 제조단가를 낮출 수 있다. 또한 본 발명은, 타이머스위치 등을 이용하여 도금용액 내의 도금되는 금속이온의 농도를 일정하게 제어하므로 제조원가를 현저하게 낮출 수 있다. 본 발명을 이용하여 다원계합금을 더욱 균일하고 효율적으로 도금을 지속할 수 있는 효과가 있다.
또한, 본발명의 합금도금용 도금장치 및 도금방법을 통하여 합금도금액 내의 금속이온 농도를 일정하게 유지시켜 비정질 및 발열특성을 갖도록 균일한 금속 다층 도금막을 형성할 수 있으며, 제조된 다층 도금막은 비정질 특성을 지니고, 가열을 통해 저온에서 비정질에서 결정질로의 상변화에서 생성되는 발열을 이용하여 저온접합에 이용될 수 있는 효과가 있다.

Description

발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법 {PLATING APPARATUS AND PLATING METHOD FOR ALLOY WITH EXOTHERMIC AND AMORPHOUS CHARACTERISTICS PLATING}
본 발명은 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법에 관한 것으로, 더욱 상세하게는 전해 도금 방법 중 합금 도금 진행시 도금액 내 소모되는 금속 이온들의 양을 일정하게 공급해주는 방법 및 장치에 관한 것이다.
기존의 합금도금 기술은 백금, 티타늄 등의 불용성 전극을 사용하는 경우와 도금층을 이루는 금속을 이용한 가용성 전극을 사용하는 경우로 나누어진다.
불용성 양극은 도금을 진행하면서 전해에 의하여 양극이 용해되지 않아 도금액내 금속이온은 금속염을 이용하여 첨가하여 도금을 시행한다. 또한 도금액 제조 및 테스트와 같은 일회성의 실험의 경우에도 불용성 전극인 백금이나 티타늄 등을 양극으로 하여 사용한다.
가용성 양극은 구리, 니켈, 주석 등 단일 금속을 도금하는 경우, 도금을 하는 금속을 양극으로 하여 도금을 한다. 도금을 진행하여도 양극에서 금속이온이 용해되어 도금액 내에 금속이온의 농도가 일정하게 유지되어 도금액의 신뢰성이 유지된다. 합금을 도금하는 경우에는 그 합금을 양극으로 하여 도금을 진행하는 경우도 있다.
그러나 이 경우 양극이 용해될 때 상대적으로 비한금속이 주로 용해되며 그로 인해 도금액내의 금속이온 농도가 도금이 진행되면서 변하게 되는 문제점이 있다.
이러한 합금 도금과 관련된 기술이 등록특허 제0368221호 및 공개특허 제2014-0077112호에 제안된 바 있다.
이하에서 종래기술로서 등록특허 제0368221호 및 공개특허 제2014-0077112호에 개시된 염화물욕 가용성양극을 사용한 아연-니켈합금 전기도금용액 및 이용액을 이용한 아연-니켈합금 전기도금강판의 제조방법 그리고 Sn 합금 도금 장치 및 방법을 간략히 설명한다.
등록특허 제0368221호(이하 '종래기술 1'이라 함)는 염화물욕 가용성양극을 사용한 아연-니켈합금 전기도금용액 및 이용액을 이용한 아연-니켈합금 전기도금강판의 제조방법에 관한 것으로, 소지금속에 아연-니켈을 전기도금하는 방법에 있어서, 제1항의 도금용액을 pH:1.5-5.5, 온도:55-70℃, 및 전류밀도:40-200A/dm 2 로 하고 상기 도금용액과 음극의 상대 유속을 0.5-2.5m/sec로 하는 도금조건으로 전기도금하는 것을 포함하여 이루어짐을 특징으로 한다.
그러나 종래기술 1에 의한 염화물욕 가용성양극을 사용한 아연-니켈합금 전기도금용액 및 이용액을 이용한 아연-니켈합금 전기도금강판의 제조방법에 의한 합금도금 방법에서는 백금, 티타늄과 같은 불용성 양극을 사용하거나 또는 가용성 양극으로 주로 도금이 되는 한 가지 금속 양극을 사용한다. 또한, 합금 가용성 양극을 사용한다. 이와 같은 도금방법으로 합금 도금을 지속할 시 도금액 내부의 금속이온농도가 변화하며, 그 변화된 금속 이온농도를 유지시키기 위하여 금속염을 첨가해야 되는 공정이 필요한 문제점이 있었다.
도 1은 공개특허 제2014-0077112호(이하 '종래기술 2'라 함)에서 Sn 합금 도금 장치를 도시하는 개요도이다. 도 1에서 보는 바와 같이 종래기술 2의 Sn 합금 도금 장치는 Sn과 Sn보다 귀한 금속의 합금을 기판의 표면에 노출시키는 Sn 합금 도금 장치에 있어서, 도금조의 내부를, Sn 합금 도금액을 유지하고 상기 Sn 합금 도금액에 캐소드가 되는 기판을 침지시키는 캐소드실과, Sn 이온 및 2가의 Sn 이온과 착체를 형성하는 산을 포함하는 애노드액을 유지하고 Sn을 재질로 한 Sn 애노드를 상기 애노드액에 침지시키는 애노드실로 격리하는 음이온 교환막과, 상기 애노드실 내에 상기 산을 포함하는 전해액을 공급하는 전해액 공급 라인을 포함하며, 상기 전해액 공급 라인은, 상기 애노드실 내의 애노드액의 Sn 이온 농도가 정해진 값 이상이면서 상기 산의 농도가 허용치보다 낮아지지 않도록, 상기 애노드실 내에 상기 전해액을 공급하고, 이 전해액의 공급에 따라서 증가된 상기 애노드실 내의 애노드액을 상기 Sn 합금 도금액에 공급하는 것을 특징으로 한다.
그러나 종래기술 2에 의한 Sn 합금 도금 장치와 같이 기존의 합금도금 방법에서는 백금, 티타늄과 같은 불용성 양극을 사용하거나 또는 가용성 양극으로 주로 도금이 되는 한 가지 금속 양극을 사용한다. 또한, 합금 가용성 양극을 사용한다. 이와 같은 도금방법으로 합금 도금을 지속할 시 도금액 내부의 금속이온농도가 변화하며, 그 변화된 금속 이온농도를 유지시키기 위하여 금속염을 첨가해야 되는 공정이 필요한 문제점이 있었다.
합금 도금법은 2가지 이상의 금속을 한 개의 도금액에서 같이 도금이 되도록 하는 표면 처리 기술로, 전해도금을 하는 방법에는 백금이나 티타늄과 같은 불용성 양극을 시용하여 소모되는 금속이온을 도금액 내 금속염을 추가하여 보충해주는 방법이 있으며, 도금이 되는 합금을 양극으로 하여 양극이 용해됨으로서 금속이온을 보충하는 방법이 있다. 전자의 경우 고가의 불용성 양극 및 금속염이 필요하며, 후자의 경우 원하는 금속이온을 추가하기가 어렵다.
KR 0368221 B1 KR 2014-0077112 A
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 도금용액 내의 도금되는 금속이온의 농도가 일정하게 유지되도록 전해도금 양극 스위치 및 전해 도금 양극에 의해 조절할 수 있는 합금 도금용 도금장치 및 도금방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 합금도금액 내의 금속이온 농도를 일정하게 유지시켜 균일한 다원계 합금으로 도금된 도금막의 신뢰성을 향상시킬 수 있는 합금 도금용 도금장치 및 도금방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 합금도금액 내의 금속이온 농도를 일정하게 유지시켜 비정질 및 발열특성을 갖도록 균일한 금속 다층 도금막을 형성하여 저온 접합용 소재로 사용하는 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 합금 도금용 도금장치 및 도금방법을 통해 달성된다.
본 발명은 또한, 물을 베이스로 한 도금액에 산 및 염기, 첨가제를 포함하는 수계 합금 도금액을 준비하는 단계, 양극과 음극을 준비하되, 상기 양극은 제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극으로 준비하는 전극의 준비단계, 상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계, 상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속원소들의 금속염 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계 및 상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극 또는 기판상에 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계를 포함하는 도금방법에 의해 달성된다.
상기 양극은 상기 제1 금속원소로 이루어진 메쉬형 양극 및 상기 제2 금속원소로 이루어진 메쉬형 양극으로 이루어진 한 쌍의 메쉬형 양극, 또는 도금액에 대한 불용성 금속으로 이루어진 메쉬형 양극에 상기 제1 금속원소 및 제2 금속원소가 포함되어 있는 양극일 수 있다.
상기 양극은 적어도 2개 이상의 메쉬형 양극이고, 상기 제어부는 상기 적어도 2개 이상의 메쉬형 양극의 온-오프(on-off) 구동을 각각 제어할 수 있는 양극 스위치를 포함할 수 있다.
상기 제1, 2 금속원소의 금속염은 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속염으로 이루어진 군에서 선택된 1종 이상의 금속염일 수 있다.
상기 제1, 2 금속원소의 금속염은 표준 환원 전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용할 수 있다.
상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용할 수 있다.
상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용할 수 있다.
상기 전극에 환원 전위 또는 전류를 인가하는 단계는 제1 금속원소와 제2 금속원소의 도금이 동시에 이루어지는 제1 전압구간과, 상기 제2 금속원소만 도금되는 제2 전압구간이 교대로 나타나도록 할 수 있다.
상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현될 수 있다.
상기 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성될 수 있다.
상기 금속 도금막은 6층 이상으로 적층하는 것으로 형성할 수 있다.
상기 금속 도금막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 기판와 피접합물을 접합하는 저온 접합용 접합소재일 수 있다.
본 발명은 또한, 도금조, 수계 합금 도금액 및 제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극 및 음극을 포함하는 전해 도금 회로 및 상기 전해 도금 회로를 제어하는 제어부를 포함하는 합금 도금용 도금장치를 제공한다.
상기 양극은 상기 제1 금속원소로 이루어진 메쉬형 양극 및 상기 제2 금속원소로 이루어진 메쉬형 양극으로 이루어진 한 쌍의 메쉬형 양극, 또는 도금액에 대한 불용성 금속으로 이루어진 메쉬형 양극에 상기 제1 금속원소 및 제2 금속원소가 포함되어 있는 양극일 수 있다.
상기 양극은 적어도 2개 이상의 메쉬형 양극이고, 상기 제어부는 상기 적어도 2개 이상의 메쉬형 양극의 온-오프(on-off) 구동을 각각 제어할 수 있는 양극 스위치를 포함할 수 있다.
상기 수계 합금 도금액은 물을 베이스로 한 도금액에 산 및 염기, 첨가제를 포함할 수 있다.
상기 금속원소는 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속로 이루어진 군에서 선택된 1종 이상의 금속원소일 수 있다.
상기 금속원소는 금속염 상태일 때, 표준 환원 전위의 차이가 나타나는 금속원소를 둘 이상 선택하여 사용할 수 있다.
본 발명에 의하면, 도금용액 내의 도금되는 금속이온의 농도가 일정하게 유지할 수 있고, 이종재료를 복합적으로 다층 도금할 경우 도금 구간마다 금속이온농도차이가 발생하는 것을 현저하게 줄일 수 있다. 이로 인해 도금 시 금속이온농도를 측정하는 공정, 금속염을 추가하는 공정 등이 생략되어 제조단가를 낮출 수 있다.
또한 본 발명은, 타이머스위치 등을 이용하여 도금용액 내의 도금되는 금속이온의 농도를 일정하게 제어하므로 제조원가를 현저하게 낮출 수 있다. 본 발명을 이용하여 다원계 합금을 더욱 균일하고 효율적으로 도금을 지속할 수 있는 효과가 있다.
또한, 본 발명은, 합금도금액 내의 금속이온 농도를 일정하게 유지시켜 비정질 및 발열특성을 갖도록 균일한 금속 다층 도금막을 형성할 수 있으며, 비정질의 결정질로의 상변화로 인한 발열반응을 이용하여 저온 접합용 소재로 사용할 수 있는 효과가 있다.
도 1은 종래기술 2에 의한 Sn 합금 도금 장치를 도시하는 개요도이다.
도 2는 본 발명의 합금 도금용 도금장치 및 도금방법을 수행하기 위해 도금원소로 이루어진 양극(좌), 불용성 금속에 도금원소를 넣은 양극(우)을 도시한 개략도이다.
도 3은 본 발명의 합금 도금용 도금장치를 도시한 구성도이다.
도 4는 본 발명의 도금방법에 의해 제조된 금속 도금막을 도시한 단면도이다.
도 5는 본 발명의 도금방법을 구현하기 위한 환원 전위 측정법을 도시한 블럭도이다.
도 6은 제 1구간의 합금이 도금되는 전류, 전위 및 도금전원 장치의 기록 사진이다.
도 7은 제 2구간의 순 금속이 도금되는 전류, 전위, 반복 수 설정 및 도금전원 장치의 기록 사진이다.
도 8은 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 금속 도금막의 형성 여부를 나타낸 그래프이다.
도 9a 내지 도 9h는 본 발명에 따른 도금액에 제1금속염과 제2금속염의 종류 및 환원전위 값 조건을 각각 다르게 하였을 경우의 금속 도금막의 단면 사진이다.
도 10은 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 금속 도금막의 형성 여부를 나타낸 범위 그래프이다.
도 11은 본 발명의 도금방법에 의해 형성된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이다.
도 12는 본 발명의 도금방법에 의해 적층된 개별 도금층이 두껍게 제조된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경 (SEM)사진이다.
도 13은 본 발명의 도금방법에 의해 형성된 Zn-Ni 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이다.
도 14는 본 발명에 따른 금속염에 제3 금속염을 추가하는 경우, 제 1도금층, 제 2도금층, 제 3 도금층이 교대로 적층되는 금속 도금막의 단면도이다.
도 15는 본 발명의 금속 도금막을 이용하여 저온에서 접합하는 방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건을 나타낸 그래프이다.
도 16은 본 발명에서 제조된 Ni-Cu 금속 도금막의 가열 시 열 특성을 DTA(Differential Thermal Analysis)로 측정한 그래프이다.
도 17은 본 발명에서 제조된 Ni-Cu 금속 도금막을 접합 매개물로 이용하여 600℃, 700℃, 800℃, 1000℃에서 10분간 304스테인레스강을 저온 접합한 사진이다.
도 18은 본 발명에서 제조된 Ni-Cu 금속 도금막을 접합 매개물로 이용하여 900℃에서 10분간 304스테인레스강을 저온 접합한 후 인장 시험한 파면 사진이다.
도 19는 본 발명에서 제조된 Sn-Cu 금속 도금막의 가열 시 열 특성을 DSC(Differential scanning calorimetry)로 측정한 그래프이다.
도 20은 본 발명에서 제조된 Sn-Cu 금속 도금막을 구리기판 위에 형성한 사진이다.
도 21은 본 발명에서 제조된 Sn-Cu 금속 도금막을 접합매개물로 사용하여 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 각각의 온도로 10분간 구리판을 저온 접합한 사진이다.
도 22는 본 발명에서 제조된 Cu-Ag 금속 도금막의 가열 시 열 특성을 DTA로 측정한 그래프이다.
도 23은 본 발명에서 제조된 Sn-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 제 1 및 제 2 도금금속층(좌)과 가열 후 확산으로 제1 및 제 2 도금층이 소멸된(우) 모습의 사진이다.
도 24는 본 발명에서 제조된 Ni-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 제 1 및 제 2 도금층(좌)과 가열 후 확산으로 제1 및 제 2도금층이 소멸된(우) 모습의 사진이다.
도 25는 본 발명에서 제조된 Sn-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 금속 도금막을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습의 그래프이다.
도 26은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 단면부를 나타낸 전자현미경(SEM) 사진이다.
도 27은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 시차 주사 열량계(DSC)를 이용한 열특성을 측정한 가열 그래프이다.
도 28은 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 접합한 접합부의 접합 후 실제 단면을 나타낸 광학현미경 사진이다.
도 29는 다층막 금속 소재의 층수를 6층으로 적층하는 것으로 제조하여 저온접합 한 구리전극 단면부를 나타낸 광학현미경 사진이다.
도 30은 다층막 금속 소재의 도금 시간을 길게 하여 전체 도금 두께가 300㎛인 것으로 제조한 Sn-Cu계 금속 도금 박막의 단면부를 나타낸 광학현미경 사진이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 도면을 참고하여 본 발명에 의한 합금 도금용 도금장치 및 도금방법에 대한 실시 예의 구성을 상세하게 설명하기로 한다.
도 2에는 본 발명의 합금 도금용 도금장치 및 도금방법을 수행하기 위해 도금원소로 이루어진 양극(좌), 불용성 금속에 도금원소를 넣은 양극(우)이 개략도로도시되어 있으며, 도 3에는 본 발명의 합금 도금용 도금장치가 구성도로 도시되어 있다.
이들 도면에 의하면, 본 발명의 합금 도금용 도금장치 및 도금방법은 합금 도금시 도금용액 및 도금조, 양극, 음극, 전원, 양극 스위치를 포함하는 전기도금장치 및 합금 도금 방법이다.
특히, 도금용액은 2개 이상의 원소로 이루어진 합금금속을 도금하기 위한 도금액으로 2가지 이상의 금속이온이 포함된다.
양극은 합금 도금층을 구성하는 원소 각각으로 이루어진 두 개 이상의 mesh형 양극 혹은 불용성금속으로 이루어진 mesh에 각각의 합금 원소를 더한 형태를 포함한다.
그리고 각각의 양극은 도금액 내에 장치되어 있으며, 용액 내 침지된 형태로 양극스위치를 통해 각각 용해가 가능한 형태로 구비된다.
또한, 양극 스위치는 사용자에 의해 각각 양극의 구동을 제어할 수 있는 스위치를 말하며, 수동 및 타이머 장치를 포함한다.
상기 도금으로 형성한 합금 도금층은 Sn, Cu, Zn, Ni, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Al, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi, Po 원소를 포함하는 합금 금속층이다.
더욱이, 합금도금 방법 외에도 개별금속의 복합 다층막을 형성하는데 사용할수 있다.
본 발명은 합금을 이루는 금속이온들의 소모를 양극을 선택적으로 용해시켜 도금액내의 금속이온의 농도를 일정하게 해주는 방법 및 장치에 관한 내용이다.
본 발명은 합금 도금용액을 포함하는 도금조, 합금을 구성하는 원소로 이루어진 각 양극과 도금이 일어나는 음극 및 그 회로를 구성하는 전원으로 이루어져 있으며, 각 양극의 구동을 제어하는 시간 조절 스위치로 구성되어 있다.
본 발명에서 사용되는 양극은 이온이 관통하기 쉽도록 mesh형태로 이루어져있다. mesh형 전극은 합금도금을 구성하는 각 원소로 구성이 되어있거나 불용성 mesh전극 각각에 합금 각 원소 source를 넣어 구성할 수 있다. (도 2 참조)
본 발명에서는 양극스위치를 사용함으로서 여러 개의 양극망을 각각 구동시켜 선택적 금속 용해를 가능하게 하며 그로인해 도금액내의 금속이온의 농도를 균일하게 할 수 있다.(도 3 참조)
본 발명을 실현하기 위하여 도금 양극의 구성을 다원계 합금 도금의 금속 원소를 각각 구성하여 제공하여야 한다, 양극은 이온이 관통하기 쉽도록 mesh형태로 이루어져있다. mesh형 전극은 합금도금을 구성하는 각 원소로 구성이 되어있어 도금 시 스위치를 통해 용해를 제어할 수 있다. 또한 불용성 금속 mesh에 금속 source를 더하여 사용하여도 무방하다. 이때의 양극을 A형, B형, C형 양극이라 명명한다.
본 발명의 실시예로서 Sn96.5%Ag3%Cu0.5%의 합금을 도금하기 위하여 Sn형, Ag형, Cu형 양극이 필요하다, 또한 Sn, Ag, Cu 금속이온이 포함된 도금액내부에 도금기판 및 Sn형, Ag형, Cu형 양극, 양극 스위치, 전원으로 회로를 구성한다.
또한, 도금시행 시 전류밀도에 따라 도금이 되는 분율이 달라지므로 각 전류밀도에 따라 Sn형, Ag형, Cu형 양극 스위치의 타이머를 조절하여 도금으로 소모되는 금속이온량을 양극용해로 균일하게 조절한다.
오랜시간 도금을 지속하였을 경우 양극 물질이 모두 용해되었다면 새로운 mesh로 교체하거나 금속source를 보충하여 복구한다.
본 발명은 기존의 합금도금 방법 및 장치에 적용할 수 있으며, 솔더링 합금 제조 공정, 브레이징 합금 제조 공정 등 합금 개발 분야에 이용 가능하다.
도 4에는 본 발명의 도금방법에 의해 제조된 비정질 금속 도금막을 도시한 단면도가 도시되어 있고, 도 5에는 본 발명의 도금방법을 구현하기 위한 환원 전위 측정법을 도시한 블록도가 도시되어 있다.
금속 도금막이들 도면을 참조하면, 본 발명에서 우선 도금액 속의 금속염은 이온화가 되어 있는 형태로서, 전류를 이용하여 음극에 석출시키기 위해서는 각 원소의 환원 전위 보다 높은 전압을 걸어 주어야 한다. 두 가지 이상의 금속염이 존재하는 도금액의 경우 두 원소의 표준 환원 전위 차이가 존재하며, 이에 따라 석출되는 금속의 종류가 달라지는 전압 구간이 나타난다. 이러한 전압구간을 교대로 인가하면 종류가 다른 금속층이 교대로 석출하게 된다. 이때의 전압 구간은 제1 금속과 제2 금속의 도금이 모두 일어나는 제1 구간과, 제2 금속만 도금되는 제2 구간으로 나타낼 수 있다.
이와 같이, 본 발명에서 교대로 석출되는 도금층은 넓은 면의 형태로 이루어진 박막이 규칙적인 순서로 쌓여 층상 구조를 이루게 된다. 이때, 다층 도금층 내의 개별 금속층의 두께가 나노미터 급으로 얇아지게 되면 그 특성이 벌크(Bulk) 금속의 특성과는 현저하게 달라지게 된다. 구체적으로 나노미터급 두께로 적층된 각각의 도금층은 비정질 특성을 갖게 되고 각 금속층 간 표면적의 증가로 인하여 불안정해지며, 적층된 각각의 도금층들은 저온에서 승온시 쉽게 발열 반응이 나타난다. 이로 인해 벌크 소재 상태에서의 용융점보다 낮은 온도에서도 쉽게 용융되어 합금을 형성할 수 있다. 따라서, 일반적으로 고온에서 수행되는 접합 공정을 저온에서도 수행할 수 있도록 하는 역할을 할 수 있다.
본 발명에 따른 도금방법에서 양극에 포함되는 제1 금속원소 및 제2 금속원소는 주석(Sn), 구리(Cu), 아연(Zn), 니켈(Ni), 알루미늄(Al), 티탄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 갈륨(Ga), 게르마늄(Ge), 비소(As), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 안티몬(Sb), 텔루륨(Te), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 탈륨(Tl), 납(Pb), 비스무트(Bi) 등의 금속을 포함하며, 바람직하게는 표준 환원 전위가 0.029V이상 1.0496V이하 범위에서 차이가 나는 원소의 금속원소 둘 이상을 선택하여 사용할 수 있다.
또한, 상기 수계 합금 도금액 중의 상기 제1, 2 금속원소의 금속염 농도비는 바람직하게는 2:1에서 100:1의 범위에서 선택하여 사용한다. 이때, 본 실시 예에서는 가장 활용도가 높은 Cu, Sn, Pb, Bi, Ag, Ni, Zn을 선택하여 다층 도금을 실시하는 것으로 예시한다.
그리고 산의 경우 염산, 황산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 등 이온화되어 전기를 통하기 쉬운 산을 사용할 수 있으며, 실시 예에서는 저가로 구하기가 용이한 황산을 사용하였다.
그리고 첨가제의 경우 도금막 표면을 균일하게 하기 위함이며, 평탄제(평활제), 가속제, 억제제를 첨가할 수 있다. 또한, 경우에 따라 거품제거제, 광택제, 입자미세화제 등 여러 가지 다양한 첨가제를 사용할 수 있다. 실시 예에서는 첨가제로 평탄제 중 폴리옥시에틸렌 라우릴 에테르(Polyoxiethylene Lauryl Ether, POELE)를 사용하였으나, 이를 사용하지 않아도 다층막 형성은 가능하다.
전해 도금 회로 구성 단계는 수계 합금 도금액에 양극과 음극을 침지시킨 후 전원을 연결하여 전해 도금 회로를 구성하는 단계이다. 즉, 상기 전해 도금 회로 구성 단계에서 회로의 전자 이동 순서는 양극->전원->음극을 통해 이동하는 과정에서 수행된다. 환원 전위 혹은 전류 인가 단계는 제어부인 PC의 소프트웨어를 통해 환원 전위(전압) 혹은 전류를 입력하여 인가하는 단계이다.
이때, 상기 환원 전위 혹은 전류 인가 단계 수행시 펄스 전압 및 전류는 제1 금속과 제2 금속의 도금이 모두 일어나는 제1 구간과, 제2 금속만 도금되는 제2 구간으로 나타낼 수 있다.
이때, 도금 박막의 두께 조건 입력은 제1 도금층(33)과 제2 도금층(34)에 대해 원하는 발열 특성을 갖는 도금 두께에 맞는 전압 혹은 상응하는 전류, 시간 및 사이클 수를 제어부의 소프트웨어를 통해 입력하는 것으로 수행된다.
즉, 상기 도금 박막의 두께 조건 입력은 두께 조건에 따라 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 혹은 상응하는 전류, 시간 값을 조절함으로써 1, 2 구간층의 발열 특성을 갖는 도금 두께를 조절할 수 있다. 바람직하게는 본 발명에서 표준수소전극 기준으로 +1.83V에서 -1.67V 사이의 전압 혹은 상응하는 전류, 시간 값을 조절함으로써 1, 2 구간층의 발열 특성을 갖는 도금 두께를 조절할 수 있다.
더욱 바람직하게는 표준수소전극 기준으로 +1.83V에서 -1.67V 사이의 전압 혹은 상응하는 전류, 시간 값을 조절함으로써 도금을 수행할 수 있다. 환원 전위가-1.67V보다 낮은 경우의 원소들은 (예를 들어 Li, Na, Ca등) 본 발명의 도금법으로 환원이 어려워서 제조가 어렵고, +1.83V 이상인 경우 귀금속 재료로서 이온화되기 어려워 도금이 곤란하다.
금속 도금막을 형성하는 단계는 제1 도금층(33)과 제2 도금층(34)의 순차적인 도금을 통해 다층 비정질 금속 도금막을 획득하는 단계이다. 도금액 속의 금속염은 이온화가 되어있는 형태로서 환원하여 음극에 석출시키기 위해서는 각 원소의 환원 전위보다 높은 전압을 걸어 주어야 한다. 이런 원리를 이용하여 하나의 금속이 석출되는 층과 두 가지 혹은 모든 금속이 석출되는 층이 교대로 나타나게 된다. 교대로 나타나는 도금층은 적층된 수가 많을수록 도금층간 표면적이 넓어져 불안정하다. 단, 도금시의 전류밀도는 한계 전류밀도를 넘지 않도록 하여야 한다.
한편, 금속 도금막은 제1 금속층(33)과 제2 금속층(34)이 발열특성을 나타낼 수 있도록, 제 1 도금층(33) 및 제 2 도금층(34)의 두께의 합이 0.1nm에서 5㎛ 범위의 두께로 형성될 수 있다.
또한, 상기 금속 도금막에서 상기 제 1 도금층(33) 및 제 2 도금층(34)들과 같은 각각의 비정질 금속 도금막들은 적어도 6층 이상의 적층된 구조로 이루어지는 것이 바람직하다. 이러한 각각의 비정질 금속 도금막들이 6층 미만일 경우에는 접합 시 발열반응보다 흡열반응이 더 크게 발생하여 비정질인 접합소재의 결정질로의 결정상 변화가 잘 이루어지지 않아 접합부의 접합력이 떨어지고 접합신뢰도가 저하될 수 있으므로, 바람직하지 않다.
또한, 제1 금속염과 제2금속염의 환원 전위 차이를 측정하여, 본 발명의 제1 도금층(33)과 제2 도금층(34)이 교대로 도금된 금속 도금막 제조를 위한 환원 전위 혹은 전류 인가 단계를 수행할 수 있다.
이때, 상기 금속염의 환원 전위 차이를 측정하는 단계는 합금 도금액 제조 단계(S200), 전극 준비 단계(S210), 전해 도금 회로 구성 단계(S220), 전원 인가 단계(S230), 분극 곡선 측정 단계(S240) 및 도금될 금속의 환원 전위 및 전류 측정 단계(S250)를 포함하며, 금속염의 환원 전위를 측정하는 이유는 제1 도금층과 제2 도금층을 형성하기 위해 이들 금속이 환원되는 전위 이상의 전압을 주기 위함이다.
여기서, 상기 합금 도금액 제조 단계(S200), 전극 준비 단계(S210), 전해 도금 회로 구성 단계(S220) 및 전원 인가 단계(S230)는 상기 도금방법의 구성 단계인 상기 전극 및 수계 합금 도금액 준비 단계(S100), 전해 도금 회로 구성 단계(S110) 및 환원 전위 혹은 전류 인가 단계(S120)와 대응되므로 상세한 설명은 생략한다.
그리고 환원 전위를 알고 있다고 하면 본 발명에 따른 도금방법을 바로 실행할 수 있다. 한편, 상기 분극 곡선 측정 단계(S240) 및 도금될 금속의 환원 전위 및 전류 측정 단계(S250)는 최초 1회만 실시한 후 다시 실행하지 않아도 된다. 더욱이, 환원 전위 차이를 측정하기 위한 방법은 타펠(Tafel) 곡선(단위시간당 일정 전압을 변화시켜 그때의 전류밀도를 히스테리시스 곡선으로 나타내면 기울기의 변화가 나타나는 구간이 환원전위로 나타남)을 측정하는 것이다.
결국, 본 발명의 도금방법에 의해 제조된 금속 도금막은 발열 특성을 갖도록 하기 위해 쉽게 나노미터 두께까지의 적층을 형성할 수 있으며, 적층의 수를 수만 층 이상 늘릴 수도 있다.
한편, 본 발명에 의한 도금방법에 의해 제조된 금속 도금막(30)은 도 4에 도시된 바와 같이 가장자리에 절연테이프(32)가 마감된 전도성 기판(31) 상에 제1 도금층(33)과 제2 도금층(34)이 순차적으로 적층되는 것이다. 이때, 상기 제1 도금층(33)은 제1 금속과 제2 금속이 포함된 제1 구간 도금층이고, 상기 제2 도금층(34)은 제2 금속으로 이루어진 제2 구간 도금층을 말한다.
상기 금속 도금막은 종류가 다른 낱개의 도금층이 수 층에서 수 만 층 이상까지 교번된 형태로 구현하여 접합성을 더욱 향상시킬 수 있다.
한편, 상기 금속 도금막을 형성한 모재의 저온 접합은 접합면의 산화를 일으키지 않는 분위기인 진공, 불활성 기체, 환원성기체 분위기에서 실시되며, 대기 중에서도 용제(flux)를 사용하여 실시될 수 있다.
상기 금속 도금막은 모재의 표면에 도금된 다층 도금막 형태, 이외에 다층 박막 포일 시트(foil sheet) 형태, 다층 박막 포일 시트의 분쇄입자 형태, 입자 표면에 금속 도금막을 형성한 분말 혹은 볼, 다층 박막 포일 시트의 분쇄입자 혹은 금속 도금막을 형성한 분말을 액체와 혼합하여 제조한 페이스트 형태로 이루어진 군에서 선택된 1종 이상의 형태로 기판의 접합부에 배치되어 접합매개물로서 사용될 수 있다.
상기 제조한 페이스트 형태에서 액체는 용제로서 예를 들어, 알콜류, 페놀류, 에테르류, 아세톤류, 탄소수 5∼18의 지방족 탄화수소, 등유, 경유, 톨루엔, 크실렌 등의 방향족 탄화수소, 실리콘 오일 등을 사용할 수 있으며, 이중에서도 바람직하게는 물에 대한 용해도를 어느 정도 가진 알콜류, 에테르류, 또는 아세톤류가 사용될 수 있다.
또한, 상기 기판(피접합재)은 금속, 세라믹 및 고분자재료로 이루어진 군에서 선택하여 사용할 수 있다.
본 발명에 따른 상기 금속 도금막을 형성한 기판(피접합재)은 발열 특성을 가지며, 벌크 형태의 기존 접합매개물에 비해 저온에서 접합할 수 있다.
또한, 상기 금속 도금막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하는 저온 접합용 접합소재인 것이 바람직하다. 즉 상기 금속 도금막은 합금 시 발열반응을 나타내는 금속원소를 포함하는 다층 도금막 형태로 형성되어 모재와 피접합재의 접합시, 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 모재와 피접합재를 접합하므로 저온에서 용이하고 안정적으로 접합을 수행할 수 있다. 또한 비정질 상태에서 결정질 상태로 변화된 상기 접합소재는 모재와 피접합재를 더욱 견고하고 안정적으로 접합하여 우수한 접합력을 나타낸다.
본 발명은 또한, 도금조, 수계 합금 도금액 및 제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극 및 음극을 포함하는 전해 도금 회로 및 상기 전해 도금 회로를 제어하는 제어부를 포함하는 합금 도금용 도금장치를 제공한다.
상기 양극은 상기 제1 금속원소로 이루어진 메쉬형 양극 및 상기 제2 금속원소로 이루어진 메쉬형 양극으로 이루어진 한 쌍의 메쉬형 양극, 또는 도금액에 대한 불용성 금속으로 이루어진 메쉬형 양극에 상기 제1 금속원소 및 제2 금속원소가 포함되어 있는 형태의 양극을 사용할 수 있다.
또한, 상기 양극은 적어도 2개 이상의 메쉬형 양극이고, 상기 제어부는 상기 적어도 2개 이상의 메쉬형 양극의 온-오프(on-off) 구동을 각각 제어할 수 있는 양극 스위치를 포함할 수 있다.
이하 도면과 실시예를 통해 본 발명에 따른 도금방법에 대해 구체적으로 설명한다.
도 6에는 제 1구간의 합금이 도금되는 전류, 전위 및 도금전원 장치의 기록 사진이 개시되어 있고, 도 7에는 제 2구간의 순 금속이 도금되는 전류, 전위, 반복 수 설정 및 도금전원 장치의 기록 사진이 개시되어 있다.
도 8에는 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 금속 도금막의 형성 여부를 나타낸 표가 도시되어 있고, 도 9a 내지 도 9h에는 본 발명에 따른 도금액에 제1금속염과 제2금속염의 종류 및 환원전위 값 조건을 각각 다르게 하였을 경우의 금속 도금막의 단면 사진이 개시되어 있으며, 도 10에는 본 발명에 따른 도금액에서 금속염의 함량비 및 환원전위 차이에 따른 금속 도금막의 형성 여부를 나타낸 범위 그래프가 도시되어 있다.
도 11에는 본 발명의 도금방법에 의해 형성된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있고, 도 12에는 본 발명의 도금방법에 의해 적층된 개별 도금층이 두껍게 제조된 Sn-Cu 다층 도금막의 단면을 나타낸 주사전자현미경 (SEM)사진이 개시되어 있으며, 도 13에는 본 발명의 도금방법에 의해 형성된 Zn-Ni 다층 도금막의 단면을 나타낸 주사전자현미경(SEM) 사진이 개시되어 있고, 도 14는 본 발명에 따른 금속염에 제3 금속염을 추가하는 경우, 제 1도금층, 제 2도금층, 제 3 도금층이 교대로 적층되는 금속 도금막의 단면도가 도시되어 있다.
도 15에는 본 발명의 금속 도금막을 이용하여 저온에서 접합하는 방법을 설명하기 위해 금속의 산화 환원이 이루어지는 조건을 나타낸 그래프가 도시되어 있다.
도 16에는 본 발명에서 제조된 Ni-Cu 금속 도금막의 가열 시 열 특성을 DTA(Differential Thermal Analysis)로 측정한 그래프가 도시되어 있고, 도 17에는 본 발명에서 제조된 Ni-Cu 금속 도금막을 접합 매개물로 이용하여 600℃, 700℃, 800℃, 1000℃에서 10분간 304스테인레스강을 저온 접합한 사진이 개시되어 있으며, 도 18에는 본 발명에서 제조된 Ni-Cu 금속 도금막을 접합 매개물로 이용하여 900℃에서 10분간 304스테인레스강을 저온 접합한 후 인장 시험한 파면 사진이 개시되어 있다.
도 19에는 본 발명에서 제조된 Sn-Cu 금속 도금막의 가열 시 열 특성을 DSC(Differential scanning calorimetry)로 측정한 그래프가 도시되어 있고, 도 20에는 본 발명에 따른 도금방법으로 Sn-Cu 금속 도금막을 구리기판 위에 형성한 사진이 개시되어 있으며, 도 21에는 본 발명에 따른 도금방법으로 제조된 Sn-Cu 금속 도금막을 접합매개물로 사용하여 대기중 혹은 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 각각의 온도로 10분간 구리판을 저온 접합한 사진이 개시되어 있다.
도 22에는 본 발명에 따른 도금방법으로 제조된 Cu-Ag 금속 도금막의 가열 시 열 특성을 DTA로 측정한 그래프가 도시되어 있고, 도 23에는 본 발명에 따른 도금방법으로 제조된 Sn-Cu 금속 도금막의 도금된 상태 그대로의 제 1 및 제 2도금층(좌)과 가열 후 확산으로 제1 및 제 2도금층이 소멸된(우) 모습의 사진이 개시되어 있다.
도 24에는 본 발명에서 제조된 Ni-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 제 1 및 제 2도금층(좌)과 가열 후 확산으로 제1 및 제 2 도금층이 소멸된(우) 모습의 사진이 개시되어 있다. 도 25는 본 발명에서 제조된 Sn-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 금속 도금막을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습의 그래프가 개시되어 있다.
도 26에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 단면부를 나타낸 전자현미경(SEM) 사진이 개시되어 있고, 도 27에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 시차 주사 열량계(DSC)를 이용한 열특성을 측정한 가열 그래프가 개시되어 있으며, 도 28에는 다층막 금속 소재를 각 두 개의 도금층 두께의 합이 5㎛로 두껍게 제조하여 접합한 접합부의 접합 후 실제 단면을 나타낸 광학현미경 사진이 개시되어 있고, 도 29에는 다층막 금속 소재의 층수를 6층으로 적층하는 것으로 제조하여 저온접합 한 구리전극 단면부를 나타낸 광학현미경 사진이 개시되어 있다.
도 30에는 다층막 금속 소재의 도금 시간을 길게 하여 전체 도금 두께가 300㎛인 것으로 제조한 Sn-Cu계 금속 도금 박막의 단면부를 나타낸 광학현미경 사진이 개시되어 있다.
이하, 이들 도면을 참조하여 본 발명의 도금방법의 구체적인 실시예에 대해 설명한다.
일 예로, 본 발명의 도금방법에 의해 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
[실시예1]
본 실시 예에서는 합금 도금액 내 제1금속염과 제2금속염의 비율을 1:1~200:1의 몰 비율로 용해시켜 도금을 실시하였다. 도 8과 도 9a 내지 도 9h를 참조하면, 제1금속염과 제2금속염의 비율이 2:1 미만인 경우, 예를 들어 6:4, 5:5의 비율로 되면 제1도금층 및 제2도금층의 제2금속의 농도 차이가 적어져서 금속 도금막이 형성되지 않는다. 제1금속염과 제2금속염의 비율이 100:1을 초과하면, 예를 들어 200:1의 비율로 되면 도금 시 제2금속염이 쉽게 소모되어, 제2금속염의 농도가 희박해지고 제2금속염의 환원 대신 도금액내의 수소이온이 환원되어 수소 기포가 발생된다. 따라서 금속 도금막의 형성이 어려워진다.
또한, 금속 도금막을 형성하는 제1, 2 금속염을 결정하기 위해 표준 환원 전위가 0.004V이상 1.5614V이하의 차이가 나는 원소의 금속염을 선택하여 다층 도금을 실시하였다 (도 8과 도 9a 내지 도 9h 참조). 제1, 2 금속염의 환원전위 차이가 0.029V미만으로 작아지게 되면 제1 도금층 및 제2 도금층을 형성할 때 제1, 2 금속염이 모두 환원되어 도금층 간 경계가 사라져 다층도금 박막이 형성되지 않았다. 또한, 제1, 2 금속염의 환원전위 차이가 1.0496V를 초과하여 커지는 경우 제2 금속이 제1금속의 도금을 방해하여 역시 도금층 간 경계가 사라져 다층도금 박막이 형성되지 않았다.
또한 도 8의 각 조건에 해당하는 금속 도금막 단면을 도 9a 내지 도 9h에 나타내었으며, 도금 조건에 따른 금속 도금막 형성 여부를 사진으로 확인할 수 있다. 도 9a 내지 도 9h의 숫자는 도 8의 숫자에 대응된다. 예를 들어, 도 8의 2-3’조건의 사진은 도 9a 내지 도 9h에서 ‘2-3’사진을 나타낸다.
도 10에는 도 8의 결과인 다층 도금이 형성되는 조건의 범위를 설정하여 그래프로 나타내었다.
결과적으로, 본 발명에 따른 제조방법에서 금속 도금막을 제조하기 위해서는 도금액 중 제 1금속염과 제2 금속염의 환원 전위 차이가 0.029V이상 1.0496V이하의 범위인 금속염을 사용하고, 제 1금속염과 제2 금속염의 농도비는 2:1에서 100:1의 범위인 것을 사용하는 것이 바람직하다.
[실시예2]
Sn과 Cu 다층 도금막을 형성하기 위하여 황산 계열 Sn-Cu 합금 도금액을 200ml제조하였으며, 그 조성은 다음과 같다.
SnSO4: 17.175g
CuSO4·6H2O: 1.998g
H2SO4: 10.72ml
HCl: 0.03ml
POELE: 0.8g
이때의 도금조건은 제1구간에서 도금전압이 -0.6V, 전류밀도를 -30mA/cm2, 도금시간을 30초로 하였으며, 제2구간에서 도금전압이 -0.45V, 전류밀도를 -2mA/cm2, 도금시간을 2분으로 하였다. 제1, 제 2구간을 각각 400회씩 반복하여 실험하였다.
도금 결과로 도 11에서와 같이 두께600nm인 주석 도금층과 100nm인 구리 도금층이 교대로 각각 400개층씩 도금되었음을 확인할 수 있다.
동일한 도금액을 사용하여, 도금전류 혹은 도금시간을 증가시키면 Sn, Cu 층이 더 두껍게 교대로 도금되었다. 이때의 도금조건은 제1구간에서 도금전압이 -0.6V, 전류밀도를 -30mA/cm2, 도금시간을 10분으로 하였으며, 제2구간에서 도금전압이 -0.45V, 전류밀도를 -2mA/cm2, 도금시간을 10분으로 하였다. 제1, 제 2구간을 각각 5회씩 반복하여 실험하였다.
도금결과로서, 도 12에서 두께7㎛인 주석 도금층과 10㎛인 구리 도금층이 각각 5개층씩 좀 더 두껍게 교대로 도금되었음을 확인할 수 있다.
[실시예3]
본 발명의 도금법을 이용한 도금방법에 의해 Zn-Ni 다층 도금막을 형성하는 과정을 설명하면 다음과 같다.
우선, Zn과 Ni 다층 도금막을 형성하기 위하여 황산 계열 Zn-Ni 합금 도금액을 200ml 제조한 후 도금을 진행하였다.
ZnSO4-7H2O: 46.0g
NiSO4-6H2O: 4.20g
H2SO4: 4ml
HCl: 0.03ml
POELE: 0.8g
도 13에서와 같이 두께 6㎛인 아연층과 3㎛인 니켈층이 교대로 각각 20개층씩 도금되었다. 이때의 도금조건은 제1구간에서 도금전압이 -1.8V, 전류밀도를 -250mA/cm2, 도금시간을 10분으로 하였으며, 제2구간에서 도금전압이 -1.2V, 전류밀도를 -100mA/cm2, 도금시간을 10분으로 하였다. 제1, 제 2구간을 각각 20회씩 반복하여 실험하였다.
더욱이, 도면에는 도시하지 않았지만 동일한 도금액을 사용하여, 도금전류 혹은 도금시간을 증가시키면 Zn, Ni 층이 더 두껍게 교대로 도금되는 것이다.
또한, 위 [실시예 1,2,3]의 도금액에 제3 금속염을 추가로 첨가하여 이 금속염의 환원 전위를 가하면, 제3 금속이 석출하여 제 1도금층, 제 2도금층, 제3 도금층이 교대로 적층되는 다층 도금막을 형성할 수 있다. 이때 형성된 도금층의 단면도를 도 14에 나타내었으며 모재(41)상에 제1도금층(42), 제 2도금층(43), 제3 도금층(44)들로 이루어진 다층 박막층이 교대로 적층된 구조를 확인할 수 있다.
도 15는 본 발명의 도금법을 이용한 금속 도금막을 이용하여 저온에서 접합하는 방법을 설명하기 위해, 피 접합재의 산화피막이 제거되는 즉, 환원이 이루어지는 조건을 나타낸 그래프이다. 금속의 솔더링 및 브레이징 접합에서 피접합재 표면의 산화층은 접합성을 크게 저하시킨다. 금과 같은 귀금속을 제외한 일반적인 금속은 대기 중 상온의 분위기에서 표면 산화층을 형성하기 때문에, 양호한 접합을 하기 위해서는 온도 및 접합 분위기를 조정하여 표면의 산화층을 제거하여야 한다. 본 발명에서 제조한 금속 도금막 접합 매개물은 적층된 도금층 간 표면적이 증가해서 불안정하며, 저온에서 쉽게 원자의 확산 및 용융이 일어나고 이를 통해 저온에서의 접합을 가능하게 한다. 이때의 접합은 도 15의 피접합재 표면의 산화막이 제거되는 온도 이상에서 양호한 접합이 이루어진다.
도 15의 그래프에서 X축은 온도를 나타내고 좌측 Y축은 접합 시 수소를 포함한 분위기에서의 이슬점(dew point) 온도를 나타내며, 우측 Y축은 접합시 진공분위기에서의 진공도 혹은 수증기의 분압을 나타낸다. 그림 중 각 곡선의 위쪽은 금속이 산화된 산화물상태에서 안정하고, 곡선의 아래쪽은 금속이 환원된 상태에서 안정하다. 피접합재가 브레이징 혹은 솔더링 되기 위해서는 반드시 도 15의 산화물 곡선 아래쪽에 속하는 환원영역의 온도 및 분위기가 필요하다. 분위기는 대기 중일 경우 산화물을 제거하는 화학물질(브레이징, 솔더링 플럭스)을 사용하여 만들 수도 있다.
일례로 모든 스테인레스 강은 크롬을 함유하고 있는데, 스테인레스강 성분 중 크롬 산화막이 강하기 때문에 스테인레스 강을 접합하기 위하여는 반드시 크롬 산화막을 크롬으로 환원하여야 한다. 즉, 도15에서 1번으로 표시된 크롬산화물(Cr2O3) 곡선의 아래쪽으로 온도 및 분위기를 유지하는 것이 스테인레스 강의 브레이징 및 솔더링을 위해 반드시 필요하다. 예를 들어, 접합분위기를 10-2 torr로 유지시킬 경우에는 800℃ 이상의 온도에서, 10-3torr로 유지시킬 경우에는 600℃ 이상의 온도에서 표면의 크롬산화물(Cr2O3)이 크롬으로 환원되어 스테인레스 강의 접합이 가능하게 된다. 또한 10-5torr를 유지시킬 경우에는 500℃ 이상의 온도에서 표면의 크롬산화물(Cr2O3)이 존재하지 않게 되어 역시 스테인레스 강의 접합이 가능하다. 수소를 포함한 환원성 가스 분위기에서 접합할 경우에는, 진공도 대신 좌측 Y축의 이슬점을 기준으로 삼으면 된다.
그러나, 일반적으로 스테인레스 강을 접합하기 위해 Ni-Cu계 합금(벌크 소재)을 접합 매개물로 사용할 경우 Ni이 증가함에 따라 융점이 증가하므로, 가장 낮은 용융온도는 100%Cu-0%Ni 일 때 (실질적으로 Cu)의 융점인 1083℃이다. 따라서, Ni-Cu 계 벌크 합금을 접합매개물로 사용한 통상의 접합온도 (예; Ni-Cu 계 벌크 합금, 혹은 Cu, Ni을 접합매개물로 사용한 스테인레스강의 브레이징 온도)는 대략 1200℃ 혹은 그 이상이다.
반면, 본 발명의 제조방법으로 제조한 Ni-Cu 금속 도금막을 접합매개물로 사용한 경우에는 표면적이 넓어 불안정하며, 가열 중 저온에서 다층 박막층 간 원자의 상호 확산과정에서 발열반응이 일어나게 된다. 이때 Ni-Cu 금속 도금막은 저온에서 용융을 하며, 실시예 4 에서 보듯이 900℃ 이하의 온도에서 스테인레스강을 저온접합 할 수 있다. 또한, 금속 도금막의 도금조건에 따라 800℃, 700℃ 혹은 그 이하에서도 접합이 가능하다. 따라서, 피접합재의 표면 산화물이 제거되는 환원영역에서 접합이 가능하다는 도 15의 그래프의 내용에 부합된다는 것을 알 수 있다.
기존의 일반적 벌크 소재의 Ni-Cu 계 접합매개물 합금의 스테인레스강의 접합온도(1200℃)에 비해 본 발명의 Ni-Cu 금속 도금막을 접합매개물로 사용하는 경우 접합 온도가 200~600℃ 낮고, 퍼센트로는 기존 접합온도 대비 50~83 에 불과하다. 따라서, Ni-Cu 금속 도금막을 사용한 접합법의 에너지 절감율이 17~50% 가 된다. 물론 크롬이 함유되지 않은 일반 탄소강(도 14에서 FeO는 Cr2O3보다 좌측 상단에 위치)에서도 유사한 효과를 얻을 수 있다.
[실시예4]
본 발명에서 개발한 Ni-Cu 금속 도금막은 적층된 도금층 간에 저온에서 확산이 일어나며 열이 발생하여 DTA로 측정하면 도금층을 이루는 원소인 Cu(융점 1083℃), Ni(융점 1445℃)보다 융점이 낮은 567℃에서 피크(peak)가 나타나고, Ni-Cu 금속 도금막은 용융된다. 이때의 Ni-Cu 금속 도금막의 열 특성을 DTA로 측정하여 도 15에 나타내었다. 도 15의 피크는 Ni-Cu계 합금의 최저융점인 1083℃의 약 52.3%에 해당한다. 이 결과를 통해 Ni-Cu 금속 도금막을 접합 매개물로 하여 도금층을 이루는 원소인 Cu(융점 1083℃), Ni(융점 1445℃)보다 융점이 낮고, Ni-Cu계 벌크 합금의 최저융점인 1083℃보다 낮은 온도인 600℃, 700℃, 800℃, 900℃, 1000℃에서 304 스테인레스강을 저온 접합하였다. 다층 금속 도금 박막의 발열반응의 효과로 Cu(융점 1083℃), Ni(융점 1445℃)의 융점 및 이들 벌크 합금의 최저융점 보다 낮은 온도에서 다층 금속 도금 박막이 용융되어 저온 접합이 일어나게 된다.
상세하게는 30 X 10 X 0.3 (mm) 크기의 304스테인레스강 판재에 Ni-Cu 금속 도금막을 형성하였다. 금속 도금막이 형성된 스테인레스강 시편을 도금되지 않은 스테인레스강 시편과 마주보게 겹쳐서 10-4 torr의 진공로를 이용하여 600℃, 700℃, 800℃, 900℃, 1000℃에서 10분간 저온접합 하였으며, 그 결과를 도 17에 나타내었다. 900℃에서 접합한 스테인레스강 시편은 인장시험하였으며 그 결과 인장강도는 117kgf에 도달하였다.
이때의 접합부 파면을 도 18에 나타내었으며, 다층 도금박막이 양호하게 접합되었음을 확인할 수 있다.
한편, 도 15에서 2번으로 표시된 철산화물(FeO)의 경우 그림의 좌상쪽에 존재하게 되어 크롬산화물에 비해 환원이 훨씬 용이하다. 즉, 그래프에서 보듯이 약 50torr 진공도이면 100℃ 이상의 온도에서는 FeO가 Fe금속으로 환원되어 양호한 저온 접합을 이룰 수 있다. 또, 10-3torr 이하의 고 진공도에서는 100℃ 이하의 온도에서도 Fe로 존재하게 되어 양호한 저온 접합을 이룰 수 있다.
그리고 도 15에서 3번에 나타난 금속 군 Au, Pt, Ag, Pd, Ir, Cu, Pb, Co, Ni, Sn, Os, Bi는 그래프에 나타난 FeO보다 더 좌상부에 존재하며, FeO보다 산화막을 제거하기가 더 쉬워서, FeO가 환원되는 조건보다 더 낮은 온도(예를 들어 100℃ 이하) 혹은, 진공 및 환원성 분위기가 더 나빠져도 접합이 가능함을 알 수 있다.
한편, Sn-Cu계 합금(벌크 소재)의 가장 낮은 융점은 99.3%Sn-0.7%Cu 조성일 때 227℃ (eutectic 온도라 함)로서, 위 금속 군 중 구리를 접합하기 위해서 벌크 소재의 Sn-Cu계 합금을 접합 매개물로 사용하는 경우의 접합(솔더링)온도는 융점보다 약 40℃ 높은 약 260~270℃이다. 예를 들어 전자부품을 99.3%Sn-0.7%Cu 조성의 땜납재로 솔더링할 경우, 솔더링 (납땜) 온도는 약 260~270℃이다.
반면, 본 발명에서 개발한 Sn-Cu 금속 도금막을 접합매개물로 사용한 경우 금속 도금막은 표면적이 넓어 불안정하며, 가열 중 적층된 도금층 간에 저온에서 원자의 상호 확산으로 발열반응이 나타난다(실시예 5 참조). 이때 Sn-Cu 금속 도금막은 저온에서 용융을 하며, 실시예 5 에서 보듯이 도금층을 이루는 원소인 Sn(융점 232℃), Cu(융점 1083℃)보다 융점이 낮고, Sn-Cu계 벌크 합금의 최저융점인 227℃보다 낮은 온도인 160, 170, 210℃ 의 온도에서 구리를 저온 접합할 수 있다. 따라서, 기존의 일반적인 벌크 소재의 Sn-Cu계 합금을 접합매개물(땜납)로 사용하는 접합온도(260~270℃)에 비해 본 발명법으로 제조한 Sn-Cu 금속 도금막을 접합매개물로 사용하는 경우 접합온도가 50~110℃ 더 낮고, 퍼센트로는 기존 접합온도 대비 59~81% 에 불과하다. 이로 인해, Sn-Cu 금속 도금막을 사용한 접합법의 에너지 절감율이 기존 Sn-Cu계 땜납 대비 19~41% 가 된다.
[실시예 5]
본 발명에서 개발한 Sn-Cu 금속 도금막은 저온에서 확산하며 열이 발생하여 DSC로 측정하면 144℃에서 피크(peak)가 나타나고, Sn-Cu 금속 도금막은 용융된다. 이때의 열 특성을 DSC로 측정하여 도 19에 나타내었다. 도 19의 피크는 Sn-Cu계 합금의 최저융점 (eutectic 온도)인 227℃의 약 63.4%에 해당한다. 도 19의 결과를 통해 Sn-Cu 금속 도금막을 접합 매개물로 하여 구리판을 160℃, 170℃, 210℃에서 저온 접합하였다. 상세하게는 30 X 10 X 0.3 (mm) 크기의 Cu 판재에 Sn-Cu 금속 도금막을 형성하였다. 이때의 Sn-Cu 금속 도금막이 형성된 사진을 도 20에 나타내었다. Sn-Cu 금속 도금막이 형성된 Cu 시편을 도금층이 마주보게 겹쳐서 대기 중 혹은 10-3 torr의 진공로에서 160℃, 170℃, 210℃의 온도로 10분간 저온접합하였다. 이때의 접합사진을 도 21에 나타내었다. 170℃에서 접합한 시편을 인장 시험한 결과 인장강도는 38kgf에 도달하였다.
본 발명의 실시예 5에서는 구리를 대기중 혹은 10-3 torr의 진공로에서 160℃이상의 온도로 접합하였고, 실시예 4에서는 스테인레스 강을 10-4 torr의 진공로에서 600℃이상의 온도로 접합하였다. 이들 접합 실시예를 도 15에 표시하였다. 결국 본 발명법으로 제조한 금속 도금막을 접합 매개물로 사용하면, 피접합재가 환원되는 영역의 해당온도 이상의 조건에서 저온접합이 가능함을 알 수 있다. 물론 최고 접합 온도는 피접합재의 융점 이하까지이다.
또 다른 실시예로, 본 발명법으로 Cu-Ag 발열 및 비정질 특성을 나타내는 다층 나노 박막을 제조 하였으며, 이때의 열 특성을 DTA로 측정하여 도 22에 나타내었다. 이때 발열 특성으로 인해 도금층을 이루는 원소인 Ag(융점 961℃), Cu(융점 1083℃)보다 융점이 낮은 678.54℃에서 피크(peak)가 나타나고, 이는 Cu-Ag계 벌크합금의 최저융점 (eutectic 온도, Cu-40%Ag)인 779℃의 약 87.1%에 해당한다.
상기의 열 특성 실험 실시예로부터, 본 발명을 통해 제조한 금속 도금막은 벌크형태의 기존 접합 매개물 합금 융점의 52.3%(Ni-Cu계 다층박막)이상 87.1%(Cu-Ag계 다층박막)이하의 온도 범위에서 피크가 나타났으며, 기존의 접합매개물로는 용융되지 않아 접합(브레이징, 솔더링)이 불가능한 이 온도 범위에서도 본 발명법을 이용하면 발열반응에 의해 접합매개물이 용융되어 접합(브레이징, 솔더링)이 가능하다. 또한, 당연히 상기 87.1%이상의 온도에서도 본 발명법의 매개물을 사용하면 접합이 가능하며, 접합 상한 온도는 기존 접합 매개물의 융점 혹은 피접합재의 융점 이하 범위이다.
본 발명의 금속 도금막은 도금된 상태에서는 층상의 구조로 존재하지만, 저온 접합을 위해 접합매개물로 사용하는 경우, 가열하면 금속 도금막 중 제 1 및 제 2도금층은 상호 확산에 의해 소멸되며 쉽게 용융되어 접합부를 이루어 결정화된다. 실제로 발열특성을 갖는 Sn-Cu 계열 다층 나노 박막층을 형성하고, 이를 160℃에서 가열하여 다층 나노 박막층이 소멸됨을 확인하였다. 이때의 Sn-Cu 금속 도금막의 가열 전 제 1 및 제 2 도금층과, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 모습은 도 23에 나타내었다.
또한 Ni-Cu 금속 도금막을 형성하고, 이를 650℃에서 가열하여 다층 나노 박막층이 소멸됨을 확인하였다. 이때의 Ni-Cu 계열 다층 나노 박막층의 가열 전 제 1 및 제 2도금층과, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 모습은 도 24에 나타내었다.
또한, 금속 도금막의 비정질 상 특성을 확인하기 위해 XRD를 이용하여 상을 분석 하였다. 본 발명에 따른 금속 도금막의 제조방법으로 제조된 Sn-Cu 금속 도금막의 가열 전 도금된 상태 그대로의 금속 도금막을 XRD로 상분석한 결과 비정질 특성(좌)이 나타나는 그래프와, 가열 후 확산으로 제1 및 제 2도금층이 소멸된 상태를 XRD로 상분석한 결과 결정질 특성(우)이 나타나는 모습을 도 25에 나타내었다.
[비교예 1] 발열 반응이 없는 다층 금속 소재
다층 금속 도금층의 각 층의 두께가 두꺼워지거나, 도금층의 수가 줄어들면 다층 금속 도금층 내 계면의 면적이 작아진다. 본 실시예에서는 발열 반응을 갖지 않도록 두 층의 두께의 합이 5㎛로 두껍게 제조된 Sn-Cu계 접합소재를 제조 하였다. 이때의 두 층의 두께의 합이 5㎛로 제조된 Sn-Cu 다층 소재의 단면을 전자현미경으로 확인하여 도 26에 나타내었다. 또한, 이 다층 소재의 열 특성을 DTA로 측정하여 도 27에 나타내었다. 그 결과 DSC측정에서 저온발열피크가 나타나지 않고, 고온에서 도금을 구성하는 원소인 주석이 용융되는 온도인 228℃에서 흡열 피크가 나타났다. 즉, 두 층의 두께의 합이 40nm로 얇게 제조된 Sn-Cu계 접합소재에서 나타났던 144℃의 발열 피크가 5㎛로 두껍게 제조된 소재에서는 나타나지 않았다.
이때의 발열 반응을 갖지 않도록 각 도금층이 두껍게 제조된 소재를 이용하여 반도체를 구리전극에 170℃온도에서 가열하였다. 이때의 반도체와 전극의 접합부를 광학현미경으로 관찰한 결과 접합되지 않았으며, 그 결과를 도 28에 나타내었다. 각 도금층이 두껍게 제조된 접합소재는 열분석결과 흡열피크만을 나타냈고 흡열량이 발열량보다 크기 때문에 접합되지 않은 것으로 판단할 수 있다.
또한 도금층 수를 6층으로 제조된 Sn-Cu계 다층 금속 도금 박막을 제조하여 구리전극을 160℃에서 저온 접합하였으며, 이때의 단면을 도 29에 나타내었다. 이때의 접합부는 부분적으로 접합되었다. 이는 도금층 수가 적어 발열량이 충분하지 않았으며, 용융금속도 충분하지 않았기 때문이다.
또한 도금 시간을 길게 하여 전체의 도금 두께가 300㎛인 Sn-Cu계 다층 금속 도금 박막을 제조하였으며, 이때의 단면을 도 30에 나타내었다. 본 발명을 통해 제조하는 다층 금속 박막은 도금이 진행이 되면서 도금층 표면에 결함이 생길 수 있으며, 결함은 수직면으로 계속하여 성장하고 300㎛ 이상의 두께로 도금층이 형성되면 다층 도금층 내의 결함의 비율이 높아져 다층도금층이 잘 형성되지 않고 비정질 및 발열특성이 나타나지 않으며, 저온 접합이 되지 않는다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
(1) 도금 기판-음극
(2) A 금속 mesh형 양극
(3) B 금속 mesh형 양극
(4) C 금속 mesh형 양극
(5) 도금조 및 A, B, C 합금 도금액
(6) 전원 및 도금 컨트롤러
(7) 양극 스위치

Claims (18)

  1. 물을 베이스로 한 도금액에 산 및 염기, 첨가제를 포함하는 수계 합금 도금액을 준비하는 단계;
    양극과 음극을 준비하되, 상기 양극은 제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극으로 준비하는 전극의 준비단계;
    상기 양극과 음극을 상기 수계 합금 도금액에 침지시켜 전해 도금 회로를 구성하는 단계;
    상기 전해 도금 회로를 제어하는 제어부에 도금하고자 하는 상기 금속원소들의 금속염 환원전위 값에 따라, 25℃ 표준수소전극 기준으로 +2V에서 -4.5V사이의 전압 또는 그에 상응하는 전류 값을 입력하여 상기 양극 또는 음극에 환원 전위 또는 전류를 인가하는 단계; 및
    상기 금속염들의 표준 환원 전위 차이에 의해 상기 음극 또는 기판상에 제1금속재료로서 비정질을 포함하는 제1도금층 및 상기 제1금속재료와 다른 제2금속재료로서 비정질을 포함하고 상기 제1도금층과 층간경계를 나타내는 제2도금층을 포함하며, 상기 제1도금층 및 제2도금층의 두께의 합이 0.1nm 내지 5㎛의 범위를 갖는 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 단계;를 포함하여,
    가열 시 상기 제1도금층 및 제2도금층이 발열하고, 상기 제1금속재료와 상기 제2금속재료의 합금의 공정(eutectic) 온도보다 낮은 온도에서 용융되면서 접합재로 사용되는 다층 비정질 금속 도금막을 형성하는 도금방법.
  2. 제1항에 있어서,
    상기 양극은 상기 제1 금속원소로 이루어진 메쉬형 양극 및 상기 제2 금속원소로 이루어진 메쉬형 양극으로 이루어진 한 쌍의 메쉬형 양극, 또는 도금액에 대한 불용성 금속으로 이루어진 메쉬형 양극에 상기 제1 금속원소 및 제2 금속원소가 포함되어 있는 양극인 도금방법.
  3. 제1항에 있어서,
    상기 양극은 적어도 2개 이상의 메쉬형 양극이고, 상기 제어부는 상기 적어도 2개 이상의 메쉬형 양극의 온-오프(on-off) 구동을 각각 제어할 수 있는 양극 스위치를 포함하는 도금방법.
  4. 제1항에 있어서,
    상기 제1, 2 금속원소의 금속염은 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속염으로 이루어진 군에서 선택된 1종 이상의 금속염인 도금방법.
  5. 제4항에 있어서,
    상기 제1, 2 금속원소의 금속염은 표준 환원 전위의 차이가 나타나는 원소의 금속염을 둘 이상 선택하여 사용하는 도금방법.
  6. 제1항에 있어서,
    상기 산은 황산, 염산, 메탄술포나이트산(MSA), 질산, 붕산, 아세트산, 유기 황산, 구연산, 포름산, 아스코로브산, 불산, 인산, 젖산, 아미노산, 하이포아염소산 중에 선택하여 사용하는 도금방법.
  7. 제1항에 있어서,
    상기 첨가제는 폴리옥시에틸렌 라우릴 에테르(POELE), 도금 평탄제(평활제), 가속제, 억제제, 거품제거제, 광택제, 산화억제제 중에 선택하여 사용하는 도금방법.
  8. 제1항에 있어서,
    상기 전극에 환원 전위 또는 전류를 인가하는 단계는 제1 금속원소와 제2 금속원소의 도금이 동시에 이루어지는 제1 전압구간과, 상기 제2 금속원소만 도금되는 제2 전압구간이 교대로 나타나도록 하는 도금방법.
  9. 제1항에 있어서,
    상기 금속 도금막은 2개의 막으로의 적층 시, 상기 2개의 막 두께의 합이 0.1nm 내지 5㎛까지 범위의 두께로 구현되는 도금방법.
  10. 제1항에 있어서,
    상기 금속 도금막은 전체의 두께가 0.6nm 내지 300㎛까지 범위의 두께로 형성되는 도금방법.
  11. 제1항에 있어서,
    상기 금속 도금막은 6층 이상으로 적층하는 것으로 형성하는 도금방법.
  12. 제1항에 있어서,
    상기 금속 도금막은 비정질에서 결정질로의 결정상 변화에 의한 발열반응에 의해 기판와 피접합물을 접합하는 저온 접합용 접합소재인 도금방법.
  13. 도금조;
    수계 합금 도금액; 및
    제1 금속원소 및 제2 금속원소를 포함하는 메쉬(mesh)형 양극 및 음극;
    을 포함하는 전해 도금 회로 및 상기 전해 도금 회로를 제어하는 제어부
    를 포함하여,
    음극 또는 기판 상에 제1금속재료로서 비정질을 포함하는 제1도금층 및 상기 제1금속재료와 다른 제2금속재료로서 비정질을 포함하고 상기 제1도금층과 층간경계를 나타내는 제2도금층을 포함하며, 상기 제1도금층 및 제2도금층의 두께의 합이 0.1nm 내지 5㎛의 범위를 갖는 적어도 2개층 이상의 다층 비정질 금속 도금막을 형성하는 합금 도금용 도금장치로서,
    가열 시 상기 제1도금층 및 제2도금층이 발열하고, 상기 제1금속재료와 상기 제2금속재료의 합금의 공정(eutectic) 온도보다 낮은 온도에서 용융되면서 접합재로 사용되는 다층 비정질 금속 도금막을 형성하는 합금 도금용 도금장치.
  14. 제13항에 있어서,
    상기 양극은 상기 제1 금속원소로 이루어진 메쉬형 양극 및 상기 제2 금속원소로 이루어진 메쉬형 양극으로 이루어진 한 쌍의 메쉬형 양극, 또는 도금액에 대한 불용성 금속으로 이루어진 메쉬형 양극에 상기 제1 금속원소 및 제2 금속원소가 포함되어 있는 양극인 합금 도금용 도금장치.
  15. 제13항에 있어서,
    상기 양극은 적어도 2개 이상의 메쉬형 양극이고, 상기 제어부는 상기 적어도 2개 이상의 메쉬형 양극의 온-오프(on-off) 구동을 각각 제어할 수 있는 양극 스위치를 포함하는 합금 도금용 도금장치.
  16. 제13항에 있어서,
    상기 수계 합금 도금액은 물을 베이스로 한 도금액에 산 및 염기, 첨가제를 포함하는 합금 도금용 도금장치.
  17. 제13항에 있어서,
    상기 금속원소는 Sn, Cu, Zn, Ni, Al, Ti, V, Cr, Mn, Fe, Co, Ga, Ge, As, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, Au, Tl, Pb, Bi 금속로 이루어진 군에서 선택된 1종 이상의 금속원소인 합금 도금용 도금장치.
  18. 제17항에 있어서,
    상기 금속원소는 금속염 상태일 때, 표준 환원 전위의 차이가 나타나는 금속원소를 둘 이상 선택하여 사용하는 합금 도금용 도금장치.
KR1020150105389A 2015-07-24 2015-07-24 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법 KR101776149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150105389A KR101776149B1 (ko) 2015-07-24 2015-07-24 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105389A KR101776149B1 (ko) 2015-07-24 2015-07-24 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법

Publications (2)

Publication Number Publication Date
KR20170011917A KR20170011917A (ko) 2017-02-02
KR101776149B1 true KR101776149B1 (ko) 2017-09-08

Family

ID=58151981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105389A KR101776149B1 (ko) 2015-07-24 2015-07-24 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법

Country Status (1)

Country Link
KR (1) KR101776149B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058740B1 (ko) * 2018-06-27 2019-12-23 서울대학교산학협력단 미세먼지 제거용 3차원 필터 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408207B1 (ko) * 2022-01-11 2022-06-14 설필수 주석 과용해를 제어할 수 있는 주석도금 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510465A (ja) * 1999-09-30 2003-03-18 リサーチ インスティテュート アクレオ アクティエボラーグ 金属多層の電着方法
JP2009013433A (ja) * 2007-06-29 2009-01-22 Hitachi Maxell Ltd 電気めっき装置及び光記録媒体用スタンパの製造方法
JP2012210639A (ja) * 2011-03-30 2012-11-01 Tohoku Univ アモルファス金属を用いた接合方法及び電子部品のパッケージ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368221B1 (ko) 1998-09-01 2003-04-21 주식회사 포스코 염화물욕가용성양극을사용한아연-니켈합금전기도금용액및이용액을이용한아연-니켈합금전기도금강판의제조방법
JP6022922B2 (ja) 2012-12-13 2016-11-09 株式会社荏原製作所 Sn合金めっき装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510465A (ja) * 1999-09-30 2003-03-18 リサーチ インスティテュート アクレオ アクティエボラーグ 金属多層の電着方法
JP2009013433A (ja) * 2007-06-29 2009-01-22 Hitachi Maxell Ltd 電気めっき装置及び光記録媒体用スタンパの製造方法
JP2012210639A (ja) * 2011-03-30 2012-11-01 Tohoku Univ アモルファス金属を用いた接合方法及び電子部品のパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058740B1 (ko) * 2018-06-27 2019-12-23 서울대학교산학협력단 미세먼지 제거용 3차원 필터 및 이의 제조방법
WO2020004965A1 (ko) * 2018-06-27 2020-01-02 서울대학교산학협력단 미세먼지 제거용 3차원 필터 및 이의 제조방법

Also Published As

Publication number Publication date
KR20170011917A (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
Zhang Tin and tin alloys for lead-free solder
JPS58161785A (ja) 鉛又は鉛合金で被覆した電極およびその製造方法
TW200925319A (en) Tin-plated material for electronic part
JP2012089481A (ja) 異方導電性部材
US20110280732A1 (en) Diffused Refractory Metal Alloy Coated Products
JP2009173992A (ja) めっき物の製造方法及び電気めっき方法
KR101776149B1 (ko) 발열 및 비정질 특성을 가진 합금 도금용 도금장치 및 도금방법
US10896893B2 (en) Soldering a conductor to an aluminum metallization
WO2022138219A1 (ja) 金属充填微細構造体および金属充填微細構造体の製造方法
KR101713016B1 (ko) 도금에 의한 발열 및 비정질 특성을 갖는 박판 제조방법
KR101776151B1 (ko) 비정질 및 발열 특성을 갖는 금속 도금막을 이용한 초경재료의 접합방법
TW201248974A (en) Copper alloy bar used for battery tab material for charging
KR101818963B1 (ko) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법
EP1826295A1 (en) METHOD FOR FORMING Sn-Ag-Cu THREE-ELEMENT ALLOY THIN FILM ON BASE
KR101818964B1 (ko) 발열 및 비정질 특성을 가진 저온 접합용 브레이징 합금 저온 접합 방법
KR101776148B1 (ko) 비정질 및 발열특성을 갖는 금속 도금막을 이용한 피접합재 저온 접합 방법
JP5278685B2 (ja) 電子部品の製造方法
JP2011208175A (ja) めっき物の製造方法及びめっき物
KR102516519B1 (ko) 나노 그레인 사이즈에 의한 발열 반응을 이용한 저온 소결 접합소재 및 이의 제조방법
TWI525225B (zh) 鍍鉬電解質及形成含鉬鍍層方法
KR20170108892A (ko) 저온 접합용 박막소재
JP7441263B2 (ja) 無電解Co-Wめっき皮膜、および無電解Co-Wめっき液
KR102515268B1 (ko) 금속박막 제조장치
Garich et al. Controlling whisker formation in tin-based solders using electrically mediated electrodeposition
JP2005220374A (ja) 端子、それを有する部品および製品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant