WO2004030428A1 - はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法 - Google Patents

はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法 Download PDF

Info

Publication number
WO2004030428A1
WO2004030428A1 PCT/JP2003/012183 JP0312183W WO2004030428A1 WO 2004030428 A1 WO2004030428 A1 WO 2004030428A1 JP 0312183 W JP0312183 W JP 0312183W WO 2004030428 A1 WO2004030428 A1 WO 2004030428A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
layer
solder layer
coated
core
Prior art date
Application number
PCT/JP2003/012183
Other languages
English (en)
French (fr)
Inventor
Masuo Kondo
Fumiaki Kikui
Original Assignee
Neomax Materials Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002283301A external-priority patent/JP4175857B2/ja
Priority claimed from JP2002291187A external-priority patent/JP4175858B2/ja
Application filed by Neomax Materials Co., Ltd. filed Critical Neomax Materials Co., Ltd.
Priority to EP03798471A priority Critical patent/EP1551211B1/en
Priority to AU2003266588A priority patent/AU2003266588A1/en
Priority to US10/529,172 priority patent/US7265046B2/en
Priority to DE60325620T priority patent/DE60325620D1/de
Publication of WO2004030428A1 publication Critical patent/WO2004030428A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solder-coated pole used as an input / output terminal of a semiconductor device such as a BGA, a method of manufacturing the same, and the like.
  • the BGA (Ba11Grid Array) has a solder-coated pole 50 bonded to the lower surface of the LSI chip via an interposer 62. It is an LSI package.
  • the solder-covered poles 50 are arranged in a grid array on one surface of the inner poser 62 and are input / output terminals of the package.
  • the solder-coated pole 50 is, for example, a microsphere having a diameter of about 0.1 to 1.0 mm.
  • the solder coating pole is heated and melted and joined to the interposer pad. There is a problem that gaps (voids) are formed. Poisoning may cause poor connection or misalignment between the interposer and the soldered pole, thus degrading BGA reliability.
  • the applicant of the present invention has found that the cause of the above voids is hydrogen gas absorbed in the solder layer formed by electrolytic plating, and that the generation of voids can be suppressed by reducing the amount of generated hydrogen gas.
  • the applicant of the present invention controlled the ion concentration of lead and tin in the plating solution and the current density when performing electroplating, so that hydrogen gas occluded in the solder layer was controlled.
  • a method for reducing the amount of voids by reducing the amount is disclosed (for example, Japanese Patent Application Laid-Open No. 10-270636 (pages 2 and 3)).
  • lead-containing solder has been replaced by lead-free solder (Pb-free solder).
  • Pb-free solder for example, Sn—Ag-based solder or Sn—Ag—Cu-based solder is used. Disclosure of the invention
  • a solder-coated pole having an Sn-Ag-based solder layer is prepared using the electrolytic plating method, and is heated and melted. Has occurred.
  • this poiid is different from the lead-tin-tin system. It was generated by factors other than hydrogen gas, and was found to be a problem specific to the Sn-Ag system.
  • the present invention has been made in view of the above-mentioned points, and has an Sn—Ag-based solder layer in which generation of voids during heating and melting is suppressed, a method of manufacturing the same, and a semiconductor connection structure. It is an object of the present invention to provide a method for forming a film.
  • the solder-coated pole of the present invention has a pole-shaped core, and a solder layer including Sn and Ag provided so as to surround the core, and the amount of moisture contained in the solder layer is in a standard state.
  • the amount of water vapor is 1001 Zg or less, thereby solving the above problem.
  • the solder layer may include an alloy of Sn and Ag.
  • the solder layer includes: a first metal layer provided to surround the core; and a second metal layer provided to surround the first metal layer.
  • One of the metal layer and the second metal layer may include Sn, and the other may include Ag.
  • the core is formed of Cu, Al, or resin. It is preferable that the mass percentage of Ag in the solder layer is 0.5% or more and 4.0% or less.
  • the solder layer preferably contains Cu, Sn, and Ag.
  • the mass percentage of Ag in the solder layer is 3.5% .
  • the method of manufacturing a solder-coated pole of the present invention comprises the steps of preparing a pole-shaped core and electrolytic plating. Forming a plating layer containing Sn and Ag so as to surround the core, heating the core on which the plating layer is formed, and keeping the plating layer in a molten state for a predetermined time; The And the step of solidifying the molten plating layer to form a solder layer, thereby solving the above-mentioned problems.
  • the step of forming the plating layer may include a step of forming an alloy plating layer containing Sn and Ag.
  • the step of forming the plating layer may further include a step of forming a plating layer containing Ag.
  • the step of forming the plating layer includes: forming a first plating layer containing Sn so as to surround the core; and forming a second plating layer containing Ag so as to surround the core. And the step of carrying out.
  • the solder layer may include Cu, Sn, and Ag.
  • the solder layer preferably has a mass percentage of Ag of 0.5% or more and 4.0% or less.
  • the solder layer preferably has a mass percentage of Ag of 3.5%.
  • solder-coated pole of the present invention is preferably manufactured by the method described above.
  • the method for producing a solder-coated pole according to the present invention includes a step of preparing a pole-shaped core and a step of forming a solder layer containing Sn and Ag so as to surround the core.
  • the process of forming tris (3-hydroxypropyl) phosphine is 10 to 25 g / l, organic sulfonic acid Sn 15 to 25 g / 1, organic sulfonic acid A g 0.3 to 1.5. g / l, organic sulfonic acid 50 to 100 g / 1, and a first solder layer containing an alloy of Sn and Ag by electrolytic plating using a plating solution containing ammonia Including the step of Ag of the first solder layer.
  • the mass percentage is 0.5% or more and 2.5% or less, which solves the above problem.
  • the plating solution further contains thiourea of 3 to 12 gZ1.
  • the step of forming the solder layer may further include a step of forming a second solder layer containing Ag.
  • the second solder layer may be formed by an electrolytic plating method, an evaporation method, or a colloid method.
  • the second solder layer is formed by an electrolytic plating method and has a thickness of 0.5 m or less.
  • the mass percentage of Ag in the solder layer is preferably 3.0% or more and 4.0% or less.
  • the first solder layer has a thickness of not less than 3 / m and not more than 50 m.
  • the core is preferably formed of C11, Al, or a resin.
  • the mass percentage of Ag in the solder layer is 3.5%.
  • the core preferably has a diameter of not less than 0.05 mm and not more than 1 mm.
  • solder-coated pole of the present invention is preferably manufactured by the method described above.
  • a method for forming a semiconductor connection structure includes the steps of preparing a solder-coated pole manufactured using the method described above, and preparing a substrate on which a pad formed of a conductive material is disposed. Heating the solder-coated pole with the solder-coated pole placed on the pad; By doing so, the method includes a step of bringing the solder layer into a molten state and a step of solidifying the solder layer in the molten state, whereby the above problem is solved.
  • the solder-coated pole of the present invention is a solder-coated ball having a pole-shaped core and a solder layer including Sn and Ag provided so as to surround the core, wherein the solder layer comprises: A first solder layer formed from an alloy of Sn and Ag, wherein the mass percentage of Ag in the first solder layer is 0.5% or more and 2.5% or less; and The amount of water contained in the solder layer is 100 lZg or less in the standard amount of water vapor, thereby solving the above problem.
  • the solder layer may further include a second solder layer provided so as to surround the first solder layer.
  • the second solder layer preferably contains Ag and has a thickness of 0.5 or less.
  • the mass percentage of Ag in the solder layer is 3.0% or more and 4.0% or less.
  • the first solder layer preferably has a thickness of 3 m or more and 50 / zrn or less.
  • the core is preferably formed of Cu, Al, or resin.
  • the mass percentage of Ag in the solder layer is 3.5%.
  • the core preferably has a diameter of not less than 0.05 mm and not more than 1 mm.
  • the semiconductor device of the present invention preferably includes the above-mentioned solder-coated pole.
  • 1 (a) and 1 (b) are cross-sectional views of the solder-coated poles of Embodiments 1 and 2 of the present invention.
  • FIGS. 2 (a) and 2 (b) are a perspective view and a sectional view of a BGA using the solder-coated poles of Embodiments 1 and 2 of the present invention, respectively.
  • FIGS. 3A and 3B are diagrams illustrating an example of a method for forming a semiconductor connection structure according to the present invention.
  • FIGS. 4 (a), (b) and (c) are diagrams for explaining a method of confirming a void.
  • FIGS. 5 (a) and 5 (b) show the results of the photographing of Example 1 and Comparative Example 1, respectively.
  • the inventors of the present invention conducted heating.
  • the gas released from the solder layer during melting was analyzed.
  • the main component of the released gas was found to be water vapor.
  • the inventors of the present application have obtained the following findings based on this fact.
  • Water vapor which is the main component of the released gas, is the water trapped in the solder layer when the solder layer was formed by the electroplating method, which was vaporized during heating and melting. During heating and melting, steam was released from the solder layer, resulting in the formation of voids. Furthermore, the cause of the trapping of moisture (a component that generates water vapor by heating) in the solder layer is mainly due to the Ag component contained in the solder layer. of This is probably due to the formation of hydrolysis products (eg, Ag (OH)).
  • hydrolysis products eg, Ag (OH)
  • FIG. 1 shows a cross-sectional view of a solder-coated pole 50 according to Embodiment 1 of the present invention.
  • the solder-coated ball 50 has a pole-shaped core 2 and a solder layer 4 including Sn and Ag provided so as to surround the core 2.
  • the solder layer 4 may be formed as a single layer as shown in FIG. 1 (a) or may be formed as a multilayer as shown in FIG. 1 (b).
  • the amount of water contained is controlled so as to be 100 1 / g or less in a standard state of water vapor.
  • the amount of water contained in the solder layer 4 is controlled to be sufficiently low as described above, the formation of the void when the solder layer 4 is heated and melted can be sufficiently suppressed.
  • problems such as a decrease in bonding strength and displacement of the solder coating pole 50 are caused. It has been experimentally confirmed that it can be sufficiently suppressed.
  • the water content is defined as follows using a thermal desorption gas analyzer (TDS: Therma 1 Desorption Spectrometer (EMD-WA100S manufactured by Electronic Science Co., Ltd.)). It is measured by the method described. And placed under an atmosphere venting of the solder coating poles below 2 X 1 0- 6 P a, to warm to room temperature or et 6 0 0 ° C at a rate of 0. 5 sec. The mass of the gas generated during this time is measured for each component using a quadrupole mass spectrometer. Using the gas component having a mass number of 18 as water, determine the total amount and convert it to the standard volume. This is the quality of solder layer 4.
  • TDS Thermal desorption gas analyzer
  • EMD-WA100S Therma 1 Desorption Spectrometer
  • the mass of the solder layer 4 was obtained by subtracting the mass of the core 2 from the mass of the solder-coated pole 50.
  • the mass of the solder layer 4 is an average value of a sample on the order of 100 pieces.
  • the masses of the solder-coated pole 50 and the core 2 on the order of 100 pieces were measured using a precision balance.
  • FIG. 2 shows an example of a BGA having a solder-covered pole 50.
  • FIGS. 2A and 2B are a perspective view and a cross-sectional view of BGA 70, respectively.
  • the BGA 70 is bonded to the interposer 62, the semiconductor chip 64 mounted on one side of the interposer 62, and the other side.
  • a plurality of solder-coated poles 50 are arranged in a lattice pattern on the surface of the interposer 62 as shown in FIG.
  • the semiconductor chip 64 is sealed with a resin 66.
  • the semiconductor chip 64 is electrically connected to the solder coating pole 50 via a metal wire 68 and a wiring 69 formed in the interposer 62.
  • the solder-coated pole 50 of the present embodiment can sufficiently suppress the formation of voids when heated and melted, so that when the solder-coated pole 50 is fixed to the interposer 62, BGA reliability can be improved because connection failure and misalignment of the BGA can be suppressed.
  • solder layer 4 in which the water content is controlled so as to be equal to or less than 100 ⁇ 1 / g in the standard water vapor amount will be specifically described.
  • the solder layer 4 is composed of a single plating layer containing an alloy of Sn and Ag, as shown in FIG.
  • the solder layer 4 may have a multilayer structure composed of a plurality of metal layers as shown in FIG. 1 (b). That is, the solder layer 4 is composed of a first metal layer 6 provided so as to surround the core 2 and a second metal layer 8 provided so as to surround the first metal layer 6. .
  • One of the first metal layer 6 and the second metal layer 8 is a layer containing Sn, and the other is a layer containing Ag.
  • the composition of the solder layer 4 can be controlled by controlling the thickness of each layer constituting the solder layer 4.
  • the thicknesses of the first metal layer 6 and the second metal layer 8 are determined based on the desired solder composition ratio.
  • the layer containing Sn and the layer containing Ag may be disposed on either the first metal layer 6 or the second metal layer 8, but the one having excellent oxidation resistance is placed on the outside ( It is preferable to form it on the second metal layer 8). Therefore, for example, when the solder layer 4 is formed of the Sn layer and the Ag layer, it is preferable that the Ag layer be the second metal layer 8.
  • the mass percentage of Ag in the solder layer 4 is appropriately determined depending on the desired composition of the solder, but typically, the mass percentage of Ag is 0.5% or more and 4.0% or less. Preferably, there is.
  • the core 2 is formed of, for example, Cu.
  • Cu is diffused from the core 2 to the solder layer 4 during heating, and the Cu and Sn and Ag contained in the solder layer 4 constitute the solder. Material. That is, Sn-Ag-Cu-based solder can be obtained.
  • the core 2 is formed of Cu, it is desirable to set the mass percentage of Ag contained in the solder layer 4 to about 2 to 4%, more preferably about 3.5%. If the mass percentage of Ag contained in the solder layer 4 is the above value, heating will cause a ternary eutectic reaction of Sn_Ag—Cu, resulting in a single melting point (about 2 16 ° C) Is obtained. In addition, this melting point (about 2 16 ° C
  • solder layer has a eutectic composition.
  • the fluidity is high and the workability is excellent.
  • the composition and structure of the solidified solder are high, the mechanical strength is high, and the shear strength, tensile strength, and impact resistance are high. Therefore, it is preferable to use a solder layer having a eutectic composition.
  • the material of the core 2 is not limited to Cu.
  • the core 2 may be formed of, for example, a metal such as A1, or may be formed of a resin.
  • a metal layer such as Ni is formed on the surface of the core 2 by, for example, an electroless plating method, and the solder layer 4 is formed thereon by, for example, an electrolytic plating method. This is preferred.
  • the first method is to dehydrate the plating layer by heating and melting.
  • a pole-shaped core 2 is prepared.
  • a plating layer containing Sn and Ag is formed so as to surround the core 2 using an electrolytic plating method.
  • the plating layer is formed, for example, by electrolytic plating of an alloy of Sn and Ag.
  • the plating layer is electrolytically plated with an alloy of Sn and Ag.
  • Ag may be further formed by electrolytic plating (forming the second plating layer).
  • it may be formed by electrolytically depositing Sn (forming a first plating layer) and then electrolytically depositing Ag (forming a second plating layer). Good.
  • the core 2 on which the plating layer (single layer or multilayer) is formed is heated to keep the plating layer in a molten state for a predetermined time.
  • This heating and melting is performed by placing the solder-coated port 50 on a surface with low solder wettability (for example, on a stainless steel or ceramic substrate) and in an inert atmosphere such as Ar set at atmospheric pressure.
  • the heating is performed at a predetermined temperature for a predetermined time.
  • the heating temperature is set to a temperature that is several 10 ° C. higher than the melting point of the material constituting the solder layer 4 finally.
  • the core 2 is formed of Cu
  • the plating layer is formed of an alloy of Sn and Ag, and the mass percentage of Ag contained in the plating layer is set to about 3.5% (solder layer 4
  • the material is composed of a melting point (ternary eutectic point) of 2 16 ° C) and heated to about 240 ° C.
  • a preferred range for a given time is from 10 minutes to 30 minutes.
  • the solder layer 4 has a multilayer structure composed of a metal layer of Sn layer and Ag layer, and the Ag layer is a method other than the electrolytic plating method.
  • the Ag layer is a method other than the electrolytic plating method.
  • the Ag layer is formed by a method other than the electrolytic plating method.
  • a solder-coated pole 50 is produced in which the amount of water contained in the solder layer 4 is controlled to be equal to or less than the above value.
  • a connection structure in which a solder coated pole can be used is collectively called a semiconductor connection structure.
  • This semiconductor connection structure is formed by a method described below.
  • a solder-covered pole 50 and a desired substrate 20 to which the solder-covered pole 50 is to be joined are prepared.
  • the substrate 20 is, for example, an interposer of a BGA (FIG. 2) or a CSP, and a pad 18 made of a conductive material is provided on a main surface of the substrate 20: a pad 18 Is composed of a laminate of a Cu layer 12, a Ni plating layer 14, and an Au plating layer 16, for example.
  • the solder-coated pole 50 placed on the pad 18 the solder-coated pole 50 is heated to melt the solder layer 4 as shown in FIG. 3 (b).
  • the solder layer in the molten state is indicated by 4A in FIG. 3 (b).
  • solder layer 4A in the molten state is cooled and solidified, and is joined to the pad 18.
  • a semiconductor connection structure is formed.
  • the bonding strength of the solder-covered pole 50 to the substrate 20 is high, and problems such as displacement are unlikely to occur. Therefore, a highly reliable semiconductor connection structure is provided.
  • the solder pole of the present embodiment is preferably manufactured by using an electroplating method, but the electroplating method is not limited to the method described below, and a known method can be used.
  • an alkanesulfonic acid bath for example, Japanese Patent Application Laid-Open No. H08-131185, Japanese Patent Application Laid-Open No. H12-34559
  • darconic acid-iodide bath for example, see Japanese Patent Application Laid-Open No. H10-36995
  • tartaric acid bath for example, surface technology
  • the solder layer 4 is formed of a single alloy layer of Sn and Ag.
  • a method of manufacturing the solder-coated pole 50 of the first embodiment will be described.
  • a 0.8 mm-diameter spherical copper core is pretreated with a 17.5% HC 1 aqueous solution at room temperature for 1 minute.
  • B Rinse it with pure water at room temperature (immersion for 1 minute, running water for 1 minute).
  • C Soak in organic acid for 30 seconds at room temperature.
  • D Plating solution containing tin methanesulfonate (24 gZl as Sn), silver methanesulfonate (1.4 g / l as Ag), and sulfonic acid, hydroxycarboxylic acid, organic phosphorus compound, and thiourea (3 0 ° C) using, plated at a current density of 0.
  • solder-coated pole of Example 1 (3.5% by mass of Ag) was produced.
  • the solder layer 4 is composed of two layers: an Sn plating layer 6 and an Ag vapor deposition layer 8.
  • an Sn plating layer 6 and an Ag vapor deposition layer 8.
  • a spherical copper core having a diameter of 0.5 mm is pretreated with a 17.5% aqueous solution of HC 1 at room temperature for 1 minute.
  • B Rinse it with pure water at room temperature (immersion for 1 minute, running water for 1 minute).
  • C Immerse in organic acid at room temperature for 30 seconds.
  • D using methanesulfonic tin dark liquid containing (6 0 gZ l as S n) (4 0 ° C ), and plated at a current density of 0. 3 OA / dm 2, S n plating layer ( To form a thickness of 34.2 m).
  • E Wash it with pure water at room temperature (immersion for 1 minute, running water for 1 minute).
  • Steps (a) to (e) are processed in a barrel container. Then, taking out the solder-coated pole from the barrel container and dried for 10 minutes at cleaned with pure water in (f) at room temperature (immersed for 2 minutes, 2 minutes running water), (i) 6 0 D C. Then, the pressure was reduced to (g) pressure 1 X 1 0 _ 4 P a , by introducing A r as an inert gas, under conditions of pressure 1 X 1 0- 2 P a, by ion plating An Ag film (0.8 m thick) is formed. (H) Wash with pure water at room temperature (immersion for 2 minutes, running water for 2 minutes), and (i) dry at 60 ° C for 10 minutes. As described above, the solder-coated pole of Example 2 (3.7% by mass of Ag) was produced.
  • the solder layer 4 is composed of two layers: an Sn plating layer 6 and an Ag plating layer 8.
  • an Sn plating layer 6 an Ag plating layer 8.
  • Steps (a) to (g) are processed in a barrel vessel. Thereafter, the solder-coated pole is taken out of the barrel container, (h) washed with pure water at room temperature (immersion for 2 minutes, running water for 2 minutes), and (i) dried with 60 for 10 minutes. As described above, the solder-coated pole 50 of Example 3 (mass percentage of Ag: 3.6%) was produced. Since the thickness of the Ag plating layer of the solder-coated pole 50 of Example 3 was relatively thin, the amount of water contained in the solder layer could be sufficiently reduced without dehydration by heating and melting.
  • the amount of water can be sufficiently reduced.
  • solder-coated poles of Comparative Examples 1 to 3 were produced.
  • the solder layer 4 was composed of a single alloy layer of Sn and Ag, and was not dehydrated by heating and melting.
  • the solder-coated pole of Comparative Example 1 was manufactured using the same method as in Example 1 except that dehydration by heating and melting was not performed.
  • the solder-coated pole of Comparative Example 2 was manufactured in the same manner as in Comparative Example 1, except that a spherical copper core having a diameter of 0.5 mm was used.
  • the mass percentage of Ag of the solder-coated pole of Comparative Example 2 was 3.7%.
  • the solder-coated pole of Comparative Example 3 was manufactured in the same manner as in Comparative Example 1 except that a spherical copper core having a diameter of 0.3 mm was used and the thickness of the plating layer was set to 10 m. I have.
  • the mass percentage of Ag of the solder-coated pole of Comparative Example 3 was 3.6%.
  • solder-coated poles of the example and the comparative example the amount of water contained in each of the solder-coated poles was measured.
  • each solder-coated pole was heated and melted, the number of voids generated and the maximum diameter were measured, and photographs were taken.
  • a bonding experiment was performed. The maximum diameter and the number of voids were measured as follows. First, as shown in FIG. 4 (a), solder-coated poles were arranged on a Cu substrate 30 having a main surface on which a flux 32 was arranged. Next, as shown in Fig. 4 (b), 250. By heating for 10 seconds with C, the solder layer 4 was melted (molten solder 4 A). Next, as shown in FIG.
  • the joining experiment was performed as follows. 100 solder-coated poles were placed on the Cu substrate 30 as shown in FIG. 4 (a). Next, as shown in FIG. 4 (b), the solder layer 4 was heated and melted, then cooled and solidified, and joined to the substrate 30. The heating and melting were performed by allowing the substrate 30 on which the above-described solder-coated poles were arranged to stand still for 250 seconds at 250 ° (with the inside being replaced by a nitrogen atmosphere). Then, it was taken out of the oven and allowed to cool to room temperature.
  • Table 1 shows the water content, the number of voids and the maximum diameter of the voids in Examples 1 to 3 and Comparative Examples 1 to 3, and the number of drops in the joining experiment. (table 1 )
  • solder-coated poles of Examples 1 to 3 all had a water content of 100 1 / g or less, whereas the solder-coated poles of Comparative Examples 1 to 3 were all It exceeded 1801 / g, and was 180 to 190 lZg. Note that the solder-coated pole of Example 1 had a moisture content of 1901 Zg (corresponding to Comparative Example 1) before heat-melting and dehydration, but changed to 301 / g after heat-melting and dehydration. .
  • the solder-coated pole according to the second embodiment has a water content in the solder layer 4 containing Sn and Ag of 100 ⁇ 1Z as a standard amount of water vapor, similarly to the solder-coated pole of the first embodiment. It is controlled to be less than or equal to g. Therefore, similarly to Embodiment 1, the formation of voids when the solder layer 4 is heated and melted can be sufficiently suppressed.
  • the amount of water contained in the solder layer 4 is controlled to be equal to or less than the above value, sufficient problems such as a decrease in bonding strength and displacement of the solder coating pole 50 can be sufficiently obtained. It was confirmed experimentally that it could be suppressed.
  • the main feature of the second embodiment is that the solder layer includes a solder layer made of an alloy of Sn and Ag formed by an electrolytic plating method using a predetermined plating solution.
  • solder-covered pole 50 of the second embodiment will be described with reference to FIGS. 1 (a) and (b).
  • FIG. 1 shows that the solder layer included in the solder-coated pole of Embodiment 2 includes at least a solder layer formed of an alloy of Sn and Ag.
  • It may be formed of a single layer as shown in (a), or may be formed of multiple layers as shown in FIG. 1 (b).
  • solder-coated pole 50 is connected to the core 2 and the solder layer 4 formed from an alloy of Sn and Ag, as shown in FIG. Is provided.
  • the solder-coated pole 50 is provided so as to surround the first metal layer 6 and the first metal layer 6, as shown in FIG. 1 (b).
  • a solder layer (4) composed of a second metal layer (8) is provided.
  • the first metal layer 6 is a solder layer formed of, for example, an alloy of Sn and Ag
  • the second metal layer 8 is a solder layer formed of, for example, Ag. It is.
  • the first metal layer 6 and the second metal layer 8 are referred to as a first solder layer 6 and a second solder layer 8, respectively.
  • the solder layer 4 was substantially composed of the alloy of Sn and Ag shown in Fig. 1 (a). The same solder as in the case can be realized at least in the joined state.
  • the composition of the solder layer 4 can be controlled by controlling the thickness of each layer constituting the solder layer 4.
  • a pole-shaped core 2 is prepared.
  • a solder layer 4 made of an alloy of Sn and Ag is formed so as to surround the core 2 by using an electrolytic plating method.
  • the plating solution contains tris (3-hydroxypropyl) phosphine 10 to 25 g / l, organic sulfonic acid Sn 15 to 25 g Z1, and organic sulfonic acid A g of 0.3 to 1.5. g / 1, a solution containing 50 to 100 g / l of organic sulfonic acid and ammonia. Ammonia is added to adjust the pH of the solution.
  • PH is preferably adjusted to 3.5 to 5.0.
  • the organic sulfonate Sn, the organic sulfonic acid Ag, and the organic sulfonic acid include methanesulfonic acid Sn, maleic sulfonic acid Ag, and methanesulfonic acid, which are described in Examples below. used. More preferably, the plating solution further contains thiourea 3 to 12 g "1. For details of the plating solution, see Japanese Patent Application Laid-Open No. 2000-34559. It is described in Japanese Patent Publication No. 3 Using the above plating solution, the solder layer 4 is formed so that the Ag mass percentage is in the range of 2.5% or less.
  • the electroplating is preferably carried out by controlling the current density to 0.1 to 0.6 AZdm 2 and the temperature of the plating solution to 20 to 30.
  • a solder-covered ball 50 is produced in which the amount of water contained in the solder layer 4 is controlled to be 100 1 / g or less in terms of water vapor in a standard state.
  • the amount of moisture contained in the solder layer 4 can be sufficiently reduced without special treatment.
  • the solder layer 4 may have a multilayer structure as shown in FIG. 1 (b).
  • the Ag mass percentage of the solder layer 4 is larger than 2.5%, the crystal structure becomes finer when the solder layer 4 is melted. Therefore, the bonding strength of the solder-coated pole 50 can be increased.
  • the solder-coated pole 50 having a multilayered solder layer is manufactured by forming the first solder layer 6 using the above-described electrolytic plating method, and then forming the second solder layer 8 containing Ag. You.
  • the first solder layer 6 preferably has a Ag mass percentage of 0.5% or more. If the Ag mass percentage of the first solder layer 6 is set to 0.5% or more, the surface roughness of the first solder layer 6 can be sufficiently reduced, so that the adhesion to the second solder layer 8 can be improved. Can be higher.
  • the second solder layer 8 made of Ag is formed by, for example, an electrolytic plating method, a vapor deposition method, or a colloid method.
  • the thickness of the second solder layer 8 is set to 0.5 m or less.
  • electrolytic plating The reason why moisture is trapped in the solder layer formed by the method is mainly that
  • the second solder layer 8 is formed by a method other than the electrolytic plating method, it is not necessary to set the thickness to 0.5 m or less, but if the thickness is set to the above value or less, the melting is performed. Occasionally, the solder layer tends to have a uniform composition, thereby suppressing the formation of abnormal grains.
  • the Ag mass percentage of the solder layer 4 exceeds 2.5%, and the amount of water contained in the solder layer 4 is 1001 / g or less in terms of water vapor in a standard state.
  • a solder-coated pole 50 controlled in a predetermined manner.
  • the thicknesses of the first solder layer 6 and the second solder layer 8 are determined based on a target solder composition ratio.
  • the solder-coated pole 50 shown in FIG. 1 (b) has a structure in which the first solder layer 6 is an Ag layer and the second solder layer 8 is an alloy layer of Sn and Ag. Although it is good, it is preferable to form the one having excellent oxidation resistance on the outside (the second solder layer 8).
  • the alloy layer of Sn and Ag contains various composition grains, when the alloy layer of Sn and Ag is used as the second solder layer 8, the If left in the air for a long period of time, oxidation of the surface tends to proceed, resulting in deformation due to corrosion, reduced wettability during soldering, and reduced bonding strength. Therefore, it is preferable that the first solder layer 6 be an alloy layer of Sn and Ag, and the second solder layer 8 be an Ag layer.
  • the mass percentage of Ag in the solder layer 4 is preferably 3.0% or more and 4.0% or less. Mass of Ag contained in solder layer 4 If the fraction is about 3.5%, heating causes a binary eutectic reaction of Sn—Ag, resulting in a single melting point (about 221 ° C). As will be described later, setting the components of the solder layer to the eutectic composition has various advantages such as a sufficiently high bonding strength. Also, if the mass percentage of Ag exceeds 4.0%, coarse Ag 3 Sn plate-like primary crystals (or needle-like primary crystals) are crystallized by heating, and cracks are formed in the solder layer. Therefore, the mass percentage of Ag is preferably 4.0% or less (“Trump-free soldering technology, the key to environmentally friendly mounting” by Katsuaki Suganuma, published by the Industrial Research Institute, (2001) January 20))).
  • the core 2 is formed of, for example, Cu.
  • Cu diffuses from the core 2 to the solder layer 4 during heating, and the Cu and Sn and Ag contained in the solder layer 4 constitute the solder. Material. That is, Sn-Ag-Cu-based solder is obtained.
  • the mass percentage of Ag contained in the solder layer 4 may be set to 2.0% or more and 4.0% or less, more preferably, about 3.5%. desirable. If the mass percentage of Ag contained in the solder layer 4 is the above value, heating causes a ternary eutectic reaction of Sn—Ag—Cu, resulting in a single melting point (about 2 16) Is obtained. This melting point (about 2 16 ° C) is lower than the melting point of the binary eutectic of Sn-Ag (about 2 21 ° C). The melting point was the onset temperature (melting start temperature) of the DTA curve measured at a heating rate of 2 ° C / min.
  • solder layer has a eutectic composition.
  • the fluidity is high and the workability is excellent.
  • the composition and structure of the solidified solder are high, the mechanical strength is high, and the shear strength, tensile strength, and impact resistance are high. High in nature. Therefore, it is preferable to use a solder layer having a eutectic composition.
  • the material of the core 2 is not limited to Cu.
  • the core 2 may be formed of, for example, a metal such as A1, or may be formed of a resin.
  • a metal layer such as Ni is formed on the surface of the core 2 by, for example, electroless plating, and the solder layer 4 is formed thereon by, for example, electrolytic plating. Is preferred.
  • the diameter of the core 2 is typically in the range from 0.05 mm to 1 mm. When the size of the core 2 is in the above range, the strength at the time of joining can be sufficiently increased. Also, it can be bonded to a substrate or the like at a sufficiently high density.
  • the thickness of the solder layer 4 or 6 formed of an alloy with Sn ⁇ Ag is typically 3 m or more and 50 m or less.
  • the solder coating pole 50 of the second embodiment is used for input / output terminals such as BGA (see FIG. 2) and CSP.
  • BGA see FIG. 2
  • CSP input / output terminals
  • the use of the solder-coated pole 50 sufficiently suppresses the formation of voids when the solder-coated pole 50 is melted by heating, so that the connection failure when fixing the solder-coated pole 50 to the interposer 62 and the position Since the deviation can be suppressed, the reliability of the BGA can be improved.
  • the bonding strength of the solder-coated pole 50 to the substrate 20 is high, and problems such as misalignment hardly occur.
  • a semiconductor connection structure having a high level can be provided. This semiconductor connection structure is manufactured by using the same method as that described in Embodiment 1 with reference to FIG.
  • the solder layer 4 is formed of a single alloy layer of Sn and Ag.
  • a method for manufacturing the solder-coated pole 50 of the fourth embodiment will be described.
  • a spherical copper core 2 having a diameter of 0.85 mm is prepared. Also, 15 g 1 of tris (3-hydroxypropyl) phosphine, Sn of methanesulfonic acid (24 gZl as Sn), Ag of methanesulfonic acid (0.7 gZl as Ag), methanesulfonic acid Prepare a solution containing 60 gZ1 and 5 g / 1 thiourea, and adjust the pH to 4.0 by adding ammonium salt.
  • plating was performed at a current density of 0.3 OA / dm 2 and a bath temperature of 30 ° C using Sn as the anode electrode, and an alloy plating layer of Sn and Ag (thickness 3 5 m) 4 is formed on the surface of the copper core 2.
  • the electroplating process is processed in a barrel vessel.
  • the solder-coated pole of Example 4 (the mass percentage of Ag of the solder layer 4 was 1.8%) was produced.
  • the solder coating pole 50 of the fifth embodiment has the solder layer 4 made of a single alloy layer of Sn and Ag.
  • a method of manufacturing the solder-coated pole 50 of the fifth embodiment will be described.
  • a spherical copper core 2 having a diameter of 0.60 mm is prepared. 20 g / l of tris (3-hydroxypropyl) phosphine, Sn of methanesulfonic acid (24 g / l as Sn), Ag of methanesulfonic acid (0.95 g / l of Ag), 70 g / 1 methanesulfonic acid, and Prepare a solution containing thiourea 5 gZ 1, add ammonia salt, adjust the pH to pH 4.0, and prepare a drip solution.
  • plating is performed at a current density of 0.3 OA / dm 2 and a bath temperature of 20 with Sn as the anode electrode.
  • An alloy plating layer of Sn and Ag (20 m thick) 4 is formed on the surface of the copper core 2.
  • the electrolytic plating step is performed in a barrel container.
  • the solder layer 4 is composed of an alloy layer 6 of 311 and 88 and an Ag layer 8.
  • a method for manufacturing the solder-coated pole 50 of the sixth embodiment will be described.
  • a spherical copper core 2 having a diameter of 0.50 mm is prepared. Also, 13 gZl of tris (3-hydroxypropyl) phosphine, Sn of methanesulfonic acid (24 gZl as Sn), Ag of methanesulfonic acid (0.4 gZl as Ag), and methane Prepare a solution containing 50 g Z 1 of sulfonic acid, and adjust the pH to 4.0 by adding ammonia.
  • plating was performed at a current density of 0.30 AZ dm 2 and a bath temperature of 30 ° C using Sn as the anode electrode.
  • An alloy layer of Sn and Ag (10 m thick) 6 is formed on the surface of the copper core 2.
  • the mass percentage of Ag in the alloy layer 6 is 1.0%.
  • the above-mentioned alloy layer is formed by electrolytic plating using a silver iodide plating bath.
  • An Ag layer (thickness 0.17 ⁇ 11) 8 is formed on 6.
  • the electroplating process is performed in a barrel vessel.
  • the solder-coated pole of Example 6 was produced.
  • the solder layer 4 of this solder-coated pole is composed of an alloy layer 6 of Sn and Ag and an Ag layer 8, and the mass percentage of Ag in the solder layer 4 is 3.5%.
  • solder-coated poles of Comparative Examples 4 to 6 described below were prepared.
  • the solder-coated pole of Comparative Example 4 differs from that of Example 4 in performing electrolytic plating using the following plating solution.
  • the liquid used in Comparative Example 4 was methanesulfonic acid Sn (20 gZl as Sn), Ag methanesulfonate (0.3 g / l Ag), and methanesulfonic acid (100 g / 1 ), And the PH has been adjusted to less than 1.0.
  • Example 4 Using the above-mentioned plating solution, plating was performed under the same conditions as in Example 4 except that the bath temperature was set to 25 ° C. Formed on the surface. By the above method, the solder-coated pole of Comparative Example 4 (1.8% by mass of Ag) was produced.
  • the solder-coated pole of Comparative Example 5 differs from that of Example 5 in performing electrolytic plating using the following plating solution.
  • the plating solutions used in Comparative Example 5 were sulfuric acid Sn (17 gZl as Sn), Ag sulfate (0.
  • Example 5 Using the above-mentioned plating solution, plating was performed under the same conditions as in Example 5 except that the bath temperature was set to 25 ° C, and the plating layer of the alloy of Sn and Ag (thickness: 20 zm) was Formed on the surface of the core.
  • the bath temperature was set to 25 ° C
  • the plating layer of the alloy of Sn and Ag (thickness: 20 zm) was Formed on the surface of the core.
  • a solder-coated pole of Comparative Example 5 (Ag mass percentage: 2.4%) was produced.
  • the solder-coated pole of Comparative Example 6 differs from that of Example 6 in that the following plating solution is used for plating an alloy of Sn and Ag.
  • the solution used in Comparative Example 6 was methanesulfonic acid Sn (18 g / l as Sn), methanesulfonic acid Ag (0.2 g / l as Ag), and methanesulfonic acid (10%). 0 g / 1) 1 "1 is adjusted to less than 1.0.
  • plating was carried out under the same conditions as in Example 6 except that the bath temperature was set at 25 ° C. Formed on the surface.
  • the mass percentage of Ag in the alloy-coated layer is 1.0%.
  • Example 6 using the same silver iodide plating bath as in Example 6, an Ag layer (0.17 zm in thickness) is formed on the above-mentioned alloy-coated layer.
  • the solder-coated pole of Comparative Example 6 was produced.
  • the solder layer of this solder-coated pole is composed of an alloyed layer of Sn and Ag and an Ag layer, and the mass percentage of Ag in the solder layer is 3.5%.
  • solder-coated poles of the example and the comparative example the amount of water contained in each of the solder-coated poles was measured.
  • each solder-coated pole was heated and melted, and the number of generated voids and the maximum diameter were measured.
  • bonding experiments were performed. The maximum diameter and the number of voids were measured as follows. First, as shown in FIG. 4 (a), solder-coated poles were arranged on a Cu substrate 30 having a main surface on which a flux 32 was arranged. Next, as shown in FIG. 4B, the solder layer 4 was melted by heating at 250 ° C. for 10 seconds (molten solder 4A). Next, as shown in FIG.
  • the joining experiment was performed as follows. 100 solder-coated poles were placed on the Cu substrate 30 as shown in FIG. 4 (a). Next, as shown in FIG. 4 (b), the solder layer 4 was heated and melted, then cooled and solidified, and joined to the substrate 30. The heating and melting were performed by allowing the substrate 30 on which the above-mentioned solder-coated poles were arranged to stand for 10 seconds in an oven in which the inside was replaced with a nitrogen atmosphere (250 °) for 10 seconds. Removed from oven and allowed to cool to room temperature.
  • Table 2 shows the water content, the number of voids and the maximum diameter of the voids of Examples 4 to 6 and Comparative Examples 4 to 6, and the number of drops in the joining experiment. (Table 2)
  • solder-coated poles of Examples 4 to 6 all had a water content of 100 ⁇ 1 / g or less, whereas the solder-coated poles of Comparative Examples 4 to 6 all had Was also 200 1 / g.
  • solder-coated pole having an Sn-Ag-based solder layer in which the generation of voids during heating and melting is suppressed, and a method of manufacturing the same are provided.
  • the solder-coated pole of the present invention is suitably used for input / output terminals such as BGA and CSP.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本発明のはんだ被覆ボール５０は、ボール状のコア２と、コア２を包囲するように設けられたＳｎおよびＡｇを含むはんだ層４とを有し、はんだ層４に含まれる水分量が、標準状態の水蒸気量で１００μｌ／ｇ以下である。

Description

明 細 書 はんだ被覆ボールおよびその製造方法、 ならびに半導体接続構造の形 成方法 技術分野
本発明は、 B G Aなどの半導体装置の入出力端子等として用いられ るはんだ被覆ポールおよびその製造方法等に関する。 背景技術
コンピュータ機器の高性能 · 小型化や情報ネッ トワーク機器の普及 に伴い、 それらに用いられるプリント基板も、 より高密度実装化が要 求されるようになった。 従来、 高密度表面実装部品は、 部品周囲にリ ード端子を持つ Q F P (Q u a r d F 1 a t p a c k P a c k a g e ) などが多く用いられていたが、 近年、 比較的小型で、 多ピン化 が可能な B GA (B a l l G r i d A r r a y) が用いられるよ うになつている。 また、 水晶振動子と温度補償用の I Cとを積み重ね る際のスぺ一サ部材としての用途もある。
B G A (B a 1 1 G r i d A r r a y) は、 図 2 ( a) および (b) に示すように、 L S Iチップの下面に、 インターポ一ザ 6 2を 介して、 はんだ被覆ポール 5 0が接合された L S Iパッケージである 。 はんだ被覆ポール 5 0は、 イン夕一ポーザ 6 2の一方の面に格子配 列状に配列されており、 パッケージの入出力端子である。 このはんだ 被覆ポール 5 0は、 例えば直径が 0. 1〜 1. 0mm程度の微小球で あり、 例えば金属からなる球の表面に、 はんだ層が形成されて構成さ れている。
電解めつき法により、 鉛—錫系の材料を用いて上記はんだ層を形成 した場合、 はんだ被覆ポールを加熱溶融してインタ一ポーザのパッ ド に接合すると、 装着されたはんだ層の内部にポイ ド （空隙） が形成さ れるという問題がある。 ポイ ドの発生により、 インタ一ポーザとはん だ被覆ポールとの間で接続不良または位置ずれが生じるため、 B G A の信頼性の低下が問題になる。
本願出願人は、 上記ポイ ドの原因が、 電解めつきによって形成され たはんだ層中に吸蔵される水素ガスにあり、 この水素ガスの発生量を 低減させることにより、 ボイ ドの発生を抑制できることを見出した。 これに基づいて、 本願出願人は、 めっき液中の鉛および錫のイオン濃 度と、 電解めつきを行う際の電流密度とを制御することにより、 はん だ層中に吸蔵される水素ガス量を低減させて、 ボイ ドの発生を低減す る方法を開示している （例えば特開平 1 0— 2 7 0 8 3 6号公報 （第 2頁および 3頁） ） 。
近年、 鉛を含むはんだは、 無鉛はんだ （P bフリーはんだ） に置き 換えられつつある。 無鉛はんだとしては、 例えば S n — A g系はんだ 、 または S n— A g— C u系はんだなどが用いられている。 発明の開示
電解めつき方法を用いて S n — A g系はんだ層を有するはんだ被覆 ポールを作製し、 これを加熱溶融すると、 上述した鉛一錫系のはんだ 層を有するはんだ被覆ポールの場合と同様にボイ ドが発生した。 後述 するように本発明者が検討した結果、 このポイ ドは鉛一錫系とは異な り、 水素ガス以外の要因によって発生しており、 S n— A g系に特有 の問題であることが分かった。
本発明は上記諸点に鑑みてなされたものであり、 加熱溶融時におけ るボイ ドの発生が抑制された S n — A g系はんだ層を有するはんだ被 覆ポール、 およびその製造方法ならびに半導体接続構造の形成方法を 提供することを目的とする。
本発明のはんだ被覆ポールは、 ポール状のコアと、 前記コアを包囲 するように設けられた S nおよび A gを含むはんだ層とを有し、 前記 はんだ層に含まれる水分量が、 標準状態の水蒸気量で 1 0 0 1 Z g 以下であり、 これにより上記の課題が解決される。
前記はんだ層は、 S nと A gとの合金を含んでもよい。
前記はんだ層は、 前記コアを包囲するように設けられた第 1の金属 層と、 前記第 1の金属層を包囲するように設けられた第 2の金属層と を有し、 前記第 1の金属層および前記第 2の金属層のいずれか一方は S nを含み、 他方は A gを含んでもよい。
前記コアは C u、 A l、 または樹脂で形成されることが好ましい。 前記はんだ層の A gの質量百分率が、 0 . 5 %以上 4 . 0 %以下で あることが好ましい。
前記はんだ層は、 C u、 S nおよび、 A gを含むことが好ましい。 前記はんだ層の A gの質量百分率が 3 . 5 %であることが好ましい, 本発明のはんだ被覆ポールの製造方法は、 ポール状のコアを用意す る工程と、 電解めつき法を用いて、 前記コアを包囲するように、 S n および A gを含むめっき層を形成する工程と、 前記めつき層が形成さ れた前記コアを加熱し、 前記めつき層を所定の時間溶融状態に保つェ 程と、 溶融状態にある前記めつき層を固化してはんだ層を形成するェ 程と、 を包含し、 これにより上記の課題が解決される。
前記めつき層を形成する工程は、 S nと A gとを含む合金めつき層 を形成する工程を含んでもよい。
前記めつき層を形成する工程は、 さらに、 A gを含むめっき層を形 成する工程を含んでもよい。
前記めつき層を形成する工程は、 前記コアを包囲するように、 S n を含む第 1めっき層を形成する工程と、 前記コアを包囲するように、 A gを含む第 2めっき層を形成する工程とを包含してもよい。
前記はんだ層は C u、 S nおよび A gを含んでもよい。
前記はんだ層は、 A gの質量百分率が 0. 5 %以上 4. 0 %以下で あることが好ましい。
前記はんだ層は、 A gの質量百分率が 3. 5 %であることが好まし い。
本発明のはんだ被覆ポールは、 上記記載の方法で製造されることが 好ましい。
本発明のはんだ被覆ポールの製造方法は、 ポール状のコアを用意す る工程と、 前記コアを包囲するように S nおよび A gを含むはんだ層 を形成する工程とを包含し、 前記はんだ層を形成する工程は、 トリス ( 3—ヒドロキシプロピル) フォスフィン 1 0〜 2 5 g/ l、 有機ス ルホン酸 S n 1 5〜 2 5 g/ 1 、 有機スルホン酸 A g 0. 3〜 1. 5 g/ l、 有機スルホン酸 5 0〜 1 0 0 g / 1、 およびアンモニアを含 むめつき液を用いて電解めつき法により、 S nと A gとの合金を含む 第 1のはんだ層を形成する工程を含み、 前記第 1のはんだ層の A gの 質量百分率が 0. 5 %以上 2. 5 %以下であり、 これにより上記の課 題が解決される。
前記めつき液は、 チォ尿素 3〜 1 2 gZ 1 をさらに含むことが好ま しい。
前記はんだ層を形成する工程は、 さらに、 A gを含む第 2のはんだ 層を形成する工程を含んでもよい。
前記第 2のはんだ層は、 電解めつき法、 蒸着法またはコロイ ド法に よって形成されてもよい。
前記第 2のはんだ層は電解めつき法によって形成され、 かつ厚さが 0. 5 m以下であることが好ましい。
前記はんだ層の A gの質量百分率は、 3. 0 %以上 4. 0 %以下で あることが好ましい。
前記第 1のはんだ層は、 厚さが 3 /m以上 5 0 m以下であること が好ましい。
前記コアは C 11、 A l、 または樹脂で形成されていることが好まし い。
前記はんだ層の A gの質量百分率が 3. 5 %であることが好ましい。 前記コアは、 直径が 0. 0 5 mm以上 1 mm以下であることが好ま しい。
本発明のはんだ被覆ポールは、 上記に記載の方法で製造されること が好ましい。
本発明の半導体接続構造の形成方法は、 上記に記載された方法を用 いて製造されたはんだ被覆ポールを用意する工程と、 導電材料で形成 されたパッ ドが配置された基板を用意する工程と、 前記はんだ被覆ポ ールを前記パッ ド上に配置した状態で、 前記はんだ被覆ポールを加熱 することによって、 前記はんだ層を溶融状態にする工程と、 前記溶融 状態にあるはんだ層を固化する工程とを包含し、 これにより上記の課 題が解決される。
本発明のはんだ被覆ポールは、 ポール状のコアと、 前記コアを包囲 するように設けられた S nおよび A gを含むはんだ層とを有するはん だ被覆ボールであって、 前記はんだ層は、 S nと Agとの合金から形 成された第 1のはんだ層を含み、 前記第 1のはんだ層の A gの質量百 分率が 0. 5 %以上 2. 5 %以下であり、 かつ、 前記はんだ層に含ま れる水分量が、 標準状態の水蒸気量で 1 00 l Zg以下であり、 こ れにより上記の課題が解決される。
前記はんだ層は、 前記第 1のはんだ層を包囲するように設けられた 第 2のはんだ層をさらに含んでもよい。 前記第 2のはんだ層は、 Ag を含み、 厚さが 0. 5 以下であることが好ましい。
前記はんだ層の Agの質量百分率が、 3. 0 %以上 4. 0 %以下で あることが好ましい。
前記第 1のはんだ層は、 厚さが 3 m以上 5 0 /zrn以下であること が好ましい。
前記コアは C u、 A l、 または樹脂で形成されていることが好まし い
前記はんだ層の A gの質量百分率が 3. 5 %であることが好ましい, 前記コアは、 直径が 0. 0 5 mm以上 1 mm以下であることが好ま しい。
本発明の半導体装置は、 上記のはんだ被覆ポールを備えることが好 ましい。 図面の簡単な説明
図 1 ( a) および （b) は、 本発明の実施形態 1および 2のはんだ 被覆ポールの断面図である。
図 2 ( a) および （b) は、 それぞれ、 本発明の実施形態 1および 2のはんだ被覆ポールを用いた B G Aの斜視図および断面図である。 図 3 ( a) および （b) は、 本発明の半導体接続構造の形成方法の 一例を説明する図である。
図 4 ( a) 、 （b) および （c ) は、 ボイ ドの確認方法を説明する 図である。
図 5 ( a) および （b) は、 実施例 1および比較例 1のそれぞれ の写真撮影の結果である。 発明を実施するための最良の形態
本願発明者らは、 電解めつき法を用いて形成された S n— A g系の はんだ層を備えるはんだ被覆ポールを加熱溶融した場合に発生するポ ィ ドの原因を証明するために、 加熱溶融時にはんだ層から放出される ガスの分析を行った。 この結果、 放出ガスの主成分が水蒸気であるこ とを見出した。 本願発明者らは、 この事実に基づいて以下に示す知見 を得た。
放出ガスの主成分である水蒸気は、 電解めつき法によってはんだ層 を形成した際、 はんだ層にトラップされた水分が、 加熱溶融時に気化 したものである。 加熱溶融時に、 水蒸気がはんだ層から放出され、 そ の結果、 ポイ ドが形成された。 さらに、 はんだ層に水分 （加熱によつ て水蒸気を発生させる成分） が卜ラップされる原因は、 主として、 は んだ層に含まれる A g成分にあり、 例えば、 電解めつき工程で A gの 加水分解生成物 （例えば A g (OH) ) が形成されたことによると考 えられる。
上述した知見に基づいて、 以下に説明する本発明に至った。
(実施形態 1 )
図 1に、 本発明の実施形態 1のはんだ被覆ポール 5 0の断面図を示 す。 図 1に示すように、 はんだ被覆ボール 5 0は、 ポール状のコア 2 と、 コア 2を包囲するように設けられた、 S nおよび A gを含むはん だ層 4とを有している。 はんだ層 4は、 図 1 ( a) に示すように単層 で形成してもよいし、 図 1 (b) に示すように多層で形成してもよい このはんだ層 4は、 はんだ層 4に含まれる水分量が、 標準状態の水蒸 気量で 1 0 0 1 /g以下であるように制御されている。
はんだ被覆ポール 5 0は、 はんだ層 4に含まれる水分量が上記のよ うに十分低く制御されているので、 はんだ層 4を加熱溶融した際にポ イ ドが形成されるのを十分抑制できる。 後の実施例で説明するが、 は んだ層 4に含まれる水分量が上記の値以下に制御されている場合、 は んだ被覆ポール 5 0の接合強度の低下および位置ずれなどの不具合を 十分に抑制できることが実験的に確認された。
本明細書において水分量とは、 昇温脱離ガス分析装置 （TD S ： T h e r m a 1 D e s o r p t i o n S p e c t r ome t e r (EMD-WA 1 0 0 S電子科学 （株） 製） ） を用いて以下に説明す る方法で測定したものをいう。 はんだ被覆ポールを 2 X 1 0—6 P a 以下に排気した雰囲気下に配置し、 0. 5 s e cの速さで室温か ら 6 0 0 °Cまで昇温する。 この間に発生するガスの質量を成分毎に四 重極質量分析装置で測定する。 質量数が 1 8のガス成分を水として、 その総量を求め、 標準状態の体積に換算する。 これをはんだ層 4の質 量で割ったものを水分量 1 /g) とする。 なお、 はんだ層 4の質 量は、 はんだ被覆ポール 5 0の質量から、 コア 2の質量を引き算して 求めた。 このはんだ層 4の質量は、 1 0 0個オーダ一のサンプルの平 均値である。 1 0 0個オーダ一のはんだ被覆ポール 5 0およびコア 2 の質量は、 それぞれ、 精密天秤を用いて測定されている。
はんだ被覆ポ一ル 5 0は、 B G Aや C S P (C h i p s i z e p a c k a g e ) などの入出力端子に用いられる。 図 2に、 はんだ被 覆ポール 5 0を備える B G Aの一例を示す。 図 2 ( a) および （b) は、 それぞれ、 B G A 7 0の斜視図および断面図である。 図 2 ( a) および （ b ) に示すように、 B G A 7 0は、 ィン夕ーポーザ 6 2と、 インターポーザ 6 2の一方の面に搭載された半導体チップ 64と、 他 方の面に接合された複数のはんだ被覆ポール 5 0とを備えている。 は んだ被覆ポール 5 0は、 図 2 (a) に示すように、 インターポ一ザ 6 2の面に格子状に配列されている。 半導体チップ 64は、 樹脂 6 6に よって封止されている。 半導体チップ 64は、 金属ワイヤ 6 8および インターポーザ 6 2内に形成された配線 6 9を介して、 はんだ被覆ポ —ル 5 0と電気的に接続されている。
上述したように本実施形態のはんだ被覆ポール 5 0は、 加熱溶融し た際にボイ ドが形成されるのが十分抑制されるので、 インタ一ポーザ 6 2にはんだ被覆ポール 5 0を固定する際の接続不良や、 位置ずれを 抑制できるため、 B G Aの信頼性を高くすることができる。
以下、 水分量が、 標準状態の水蒸気量で 1 0 0 ^ 1 /g以下である ように制御されているはんだ層 4を具体的に説明する。
はんだ層 4は、 図 1 ( a) に示すように、 S nと A gとの合金を含 む単層のめっき層で構成される。 あるいは、 はんだ層 4は、 図 1 ( b ) に示すように複数の金属層で 構成される多層構造を有していてもよい。 すなわち、 はんだ層 4は、 コア 2を包囲するように設けられた第 1の金属層 6と、 第 1の金属層 6を包囲するように設けられた第 2の金属層 8とで構成される。 第 1 の金属層 6および第 2の金属層 8のいずれか一方が S nを含む層であ り、 他方が A gを含む層である。 上記のように、 はんだ層 4を多層構 造にする場合であっても、 実質的に、 S nと A gとの合金ではんだ層 4を構成した場合と同様のはんだを、 少なくとも接合状態において実 現することができる。 なお、 はんだ層 4を多層構造にする場合、 はん だ層 4を構成する各層の厚さを制御することにより、 はんだ層 4の組 成を制御できる。
図 1 ( b ) に示すように、 はんだ層 4を多層構造とした場合、 第 1 の金属層 6および第 2の金属層 8の厚さは、 目的とするはんだの組成 比に基づいて決定される。 また、 S nを含む層と A gを含む層とを、 第 1の金属層 6と第 2の金属層 8とのいずれに配置してもよいが、 耐 酸化性に優れた方を外側 （第 2の金属層 8 ) に形成することが好まし い。 従って、 例えばはんだ層 4を S n層と A g層とで形成する場合、 A g層を第 2の金属層 8とする方が好ましい。
はんだ層 4の A gの質量百分率は、 所望とするはんだの組成に応じ て適宜決定されるが、 典型的には、 A gの質量百分率が、 0 . 5 %以 上 4 . 0 %以下であることが好ましい。
コア 2は、 例えば C uで形成される。 コア 2を C uで形成した場合. 加熱時にコア 2からはんだ層 4に C uが拡散し、 この C uと、 はんだ 層 4に含まれている S nおよび A gとが、 はんだを構成する材料とな る。 すなわち S n— A g — C u系のはんだが得られる。 コア 2を C uで形成する場合、 はんだ層 4に含まれる A gの質量百 分率を約 2〜 4 %、 より好ましくは約 3 . 5 %に設定することが望ま しい。 はんだ層 4に含まれる A gの質量百分率が上記の値であれば、 加熱によって S n _ A g — C uの三元共晶反応が起こり、 単一の融点 (約 2 1 6 °C ) が得られるからである。 また、 この融点 （約 2 1 6 °C
) は、 S n _ A gの二元共晶の融点 （約 2 2 1 °C ) よりも低い。 融点 は、 昇温速度 2 分で測定した D T A曲線のオンセッ ト温度 （溶融 開始温度） とした。
なお、 はんだ層の成分を共晶組成に設定すると、 様々な利点が得ら れる。 例えば、 はんだ層を溶融状態にした場合に流動性が高く、 作業 性に優れる。 また、 固化したはんだの組成および組織の均一性が高い ので、 機械的な強度が高く、 せん断強さ、 引っ張り強さおよび耐衝撃 性が高い。 従って、 共晶組成を有するはんだ層を用いることが好まし い。
コア 2の材料は C uに限られない。 コア 2は例えば A 1などの金属 で形成してもよいし、 樹脂で形成してもよい。 コア 2を榭脂で形成す る場合には、 コア 2の表面に N iなどの金属層を例えば無電解めつき 法で形成し、 その上にはんだ層 4を例えば電解めつき法で形成するこ とが好ましい。
次に、 はんだ被覆ポール 5 0の製造方法を例示する。
第 1の方法は、 めっき層を加熱溶融によって脱水する方法である。 まず、 ポール状のコア 2を用意する。 次に、 電解めつき法を用いて. コア 2を包囲するように S nおよび A gを含むめっき層を形成する。 めっき層は、 例えば、 S nと A gとの合金の電解めつきによって形 成される。 あるいは、 めっき層は、 S nと A gとの合金を電解めつき した （第 1のめつき層を形成した） 後、 さらに A gを電解めつきする (第 2のめつき層を形成する） ことによって、 形成してもよい。 ある いは、 S nを電解めつきした （第 1のめつき層を形成した） 後、 さら に A gを電解めつきする （第 2のめつき層を形成する） ことによって 形成してもよい。 なお、 S nと A gとは標準電極電位の差が大きいた め、 S nと A gとの合金を工業的に電解めつきする場合、 めっき条件 の制御およびめつき液の管理に高い精度が要求されるが、 上記めつき 層を、 S nを含むめっき層と A gを含むめっき層とで形成する場合、 そのような高い精度は必要とされないため、 電解めつきをより容易に 行うことができる。
次に、 上記めつき層 （単層または多層） が形成されたコア 2を加熱 し、 めっき層を所定の時間、 溶融状態に保つ。
この加熱溶融は、 はんだ被覆ポ一ル 5 0を、 はんだの濡れ性の低い 表面上 （例えばステンレスまたはセラミック基板などの上） に配置し， 大気圧に設定された A rなどの不活性雰囲気内で、 所定の時間、 所定 の温度に加熱して行う。 加熱温度は、 最終的にはんだ層 4を構成する 材料の融点よりも数 1 0 °C高い温度にする。 例えば、 コア 2を C uで 形成し、 めっき層を S nと A gとの合金で形成し、 めっき層に含まれ る A gの質量百分率を約 3 . 5 %とした場合 （はんだ層 4を構成する 材料の融点 （三元共晶点） は 2 1 6 °C ) 、 約 2 4 0 °Cに加熱する。 所 定の時間の好ましい範囲は、 1 0分から 3 0分である。
以上のように、 めっき層を加熱し、 所定の時間溶融状態に保つこと によって、 電解めつき工程でめっき層にトラップされた水分を除去す ることができる。 これにより、 はんだ層 4に含まれる水分量が、 標準 状態の水蒸気量で 1 0 0 1 / g以下であるように制御された、 はん だ被覆ポール 5 0が作製される。
第 2の方法は、 図 1 ( b ) に示すように、 はんだ層 4を S n層と A g層との金属層で構成する多層構造とし、 A g層を.電解めつき法以外 の方法、 例えば蒸着法で形成するものである。 上述したように、 電解 めっき法で A gを含む金属層を形成した場合に水分がトラップされる ので、 A g層を電解めつき法以外の方法で形成する。 これにより、 は んだ層 4に含まれる水分量が、 上記値以下であるように制御された、 はんだ被覆ポ一ル 5 0が作製される。
以下、 少なくとも半導体チップを含む素子または装置において、 は んだ被覆ポールが使用され得る接続構造を総称して半導体接続構造と 呼ぶ。 この半導体接続構造は、 以下に説明する方法で形成される。
まず図 3 ( a ) に示すように、 はんだ被覆ポール 5 0と、 このはん だ被覆ポール 5 0を接合する所望の基板 2 0とを用意する。 基板 2 0 は、 例えば、 B G A (図 2 ) や C S Pのインタ一ポーザであり、 基板 2 0の主面には、 導電材料で形成されたパッ ド 1 8が設けられている: パッ ド 1 8は例えば、 C u層 1 2と、 N i めっき層 1 4と、 A uめつ き層 1 6との積層体で構成される。 次に、 はんだ被覆ポール 5 0をパ ッド 1 8上に配置した状態で、 はんだ被覆ポール 5 0を加熱すること によって、 図 3 ( b ) に示すようにはんだ層 4を溶融させる。 溶融状 態にあるはんだ層を図 3 ( b ) では 4 Aで示す。 次に、 この溶融状態 にあるはんだ層 4 Aを冷却して固化させて、 パッ ド 1 8に接合する。 以上により、 半導体接続構造が形成される。 この半導体接続構造では、 基板 2 0に対するはんだ被覆ポール 5 0 の接合強度が高く、 また、 位置ずれなどの不具合が生じにくい。 従つ て、 信頼性の高い半導体接続構造が提供される。
以下、 実施例を説明する。 なお、 本実施形態のはんだポールは、 電 解めつき法を用いて好適に作製されるが、 電解めつき法には、 以下に 説明する方法に限られず、 公知の方法を用いることができる。 例えば 以下の実施例では、 S nと A gとの合金めつきのためのめっき液に、 アルカンスルホン酸浴 （例えば特開平 8 - 1 3 1 8 5号公報、 特開平 1 2— 3 4 5 9 3号公報などを参照） を用いる場合を例示するが、 こ れに限らず、 ダルコン酸ーヨウ化物浴 （例えば特開平 1 0— 3 6 9 9 5号公報参照） または、 酒石酸浴 （例えば表面技術 4 9. 7 5 8 ( 1 9 9 8 ) 参照） を用いても良い。
(実施例 1 )
実施例 1のはんだ被覆ポール 5 0は、 はんだ層 4が、 単一の S nと A gとの合金層で構成されている。 以下、 実施例 1のはんだ被覆ポー ル 5 0の製造方法を説明する。
まず、 （ a) 直径 0. 8 mmの球状の銅コアを 1 7. 5 %の HC 1 水溶液を用いて室温で 1分間前処理する。 （b) これを室温で純水洗 浄する （浸漬 1分、 流水 1分） 。 （ c ) 有機酸に室温で 3 0秒浸潰す る。 （d) メタンスルホン酸錫 （S nとして 2 4 gZ l ) 、 メタンス ルホン酸銀 （Agとして 1. 4 g/ l ) 、 およびスルホン酸、 ヒドロ キシカルボン酸、 有機リン化合物、 チォ尿素を含むめっき液 （ 3 0 °C) を用い、 電流密度 0. 3 0 AZdm2でめつきし、 S nと A g との合金めつき層 （厚さ 3 5 m) を形成する。 （ e) これを室温で 純水洗浄する （浸漬 1分、 流水 1分） 。 （ a) 〜 （e) までの工程は バレル容器の中で処理される。 この後、 はんだ被覆ポールをバレル容 器から取り出し、 （ f ) 室温で純水洗浄し （浸漬 2分、 流水 2分） 、
(g) 6 0°Cで 1 0分間乾燥する。 このはんだ被覆ポールを、 大気圧、 A r雰囲気内に置いて、 2 4 0 °C、 1 0分間加熱することによって、 脱水した。
以上のようにして実施例 1のはんだ被覆ポール （A gの質量百分率 3. 5 % ) が作製された。
(実施例 2)
実施例 2のはんだ被覆ポール 5 0は、 はんだ層 4が、 S nめっき層 6と、 A g蒸着層 8との 2層で構成されている。 以下、 実施例 2のは んだ被覆ポール 5 0の製造方法を説明する。
まず、 （ a) 直径 0. 5 mmの球状の銅コアを 1 7. 5 %の HC 1 水溶液を用いて室温で 1分間前処理する。 （b) これを室温で純水洗 浄する （浸漬 1分、 流水 1分） 。 （c ) 有機酸に室温で 3 0秒浸漬す る。 （d) メタンスルホン酸錫 （S nとして 6 0 gZ l ) を含むめつ き液 （4 0°C) を用い、 電流密度 0. 3 O A/dm2でめつきし、 S nめっき層 （厚さ 3 4. 2 m) を形成する。 （ e ) これを室温で純 水洗浄する （浸漬 1分、 流水 1分） 。 （ a) 〜 （ e ) までの工程はバ レル容器の中で処理される。 この後、 はんだ被覆ポールをバレル容器 から取り出し、 （ f ) 室温で純水洗浄し （浸漬 2分、 流水 2分） 、 ( i ) 6 0 DCで 1 0分間乾燥する。 次に、 （g) 圧力 1 X 1 0 _4 P aに減圧し、 不活性ガスとして A rを導入して、 圧力 1 X 1 0— 2 P aの条件の下で、 イオンプレーティング法によって A g膜 （厚さ 0. 8 m) を形成する。 （h) 室温で純水洗浄し （浸漬 2分、 流水 2 分） 、 （ i ) 6 0 °Cで 1 0分間乾燥する。 以上のようにして実施例 2のはんだ被覆ポール （Agの質量百分率 3. 7 % ) が作製された。
(実施例 3 )
実施例 3のはんだ被覆ポール 5 0は、 はんだ層 4が、 S nめっき層 6と、 A gめっき層 8との 2層で構成されている。 以下、 実施例 3の はんだ被覆ポール 5 0の製造方法を説明する。
まず、 （ a) 直径 0. 3 mmの球状の銅コアを 1 7. 5 %の11( 1 水溶液を用いて室温で 1分間前処理する。 （b) これを室温で純水洗 浄する （浸漬 1分、 流水 1分） 。 （ c ) 有機酸に室温で 3 0秒浸漬す る。 （d) メタンスルホン酸錫 （S nとして 6 0 gZ l ) を含むめつ き液 （4 00 を用い、 電流密度 0. 3 0 AZ d m2でめつきし、 S nめっき層 （厚さ 1 0 m) を形成する。 （ e) これを室温で純水洗 浄する （浸漬 1分、 流水 1分） 。 （ f ) ヨウ化銀 （Agとして 2 0 g / 1 ) を含むめっき液 （4 0°C) を用い、 電流密度 0. 1 O A/ dm 2でめつきし、 Agめっき層 （厚さ 0. 24 m) を形成する。
(g) これを室温で純水洗浄する。 （ a) 〜 （g) までの工程はバレ ル容器の中で処理される。 この後、 はんだ被覆ポールをバレル容器か ら取り出し、 （h) 室温で純水洗浄し （浸漬 2分、 流水 2分） 、 ( i ) 6 0 で 1 0分間乾燥する。 以上のようにして、 実施例 3のは んだ被覆ポ一ル 5 0 (A gの質量百分率 3. 6 %) が作製された。 なお、 実施例 3のはんだ被覆ポール 5 0は A gめっき層の厚さが比 較的薄いので、 加熱溶融による脱水を行うことなくはんだ層に含まれ る水分量を十分低くすることができたが、 A gめっき層の厚さが大き く、 はんだ層に含まれる水分量が、 標準状態の水蒸気量で 1 0 0 1 /gを超える場合には、 上記工程 （ i ) の後に、 実施例 1と同様の加 熱溶融による脱水工程を行うことにより、 水分量を十分低くすること ができる。
(比較例 1〜 3)
比較のために、 比較例 1〜 3のはんだ被覆ポールを作製した。 比較 例 1〜 3のはんだ被覆ポールは、 はんだ層 4がいずれも単一の S nと A gとの合金層で構成されており、 加熱溶融による脱水を行っていな い。
比較例 1のはんだ被覆ポールは、 加熱溶融による脱水を行わない以 外は、 実施例 1 と同様の方法を用いて作製されている。
比較例 2のはんだ被覆ポールは、 直径 0. 5 mmの球状の銅コアを 用いたこと以外は比較例 1 と同様の方法で作製されている。 比較例 2 のはんだ被覆ポールの A gの質量百分率は、 3. 7 %である。
比較例 3のはんだ被覆ポールは、 直径 0. 3 mmの球状の銅コアを 用いたことおよび、 めっき層の厚さを 1 0 mとしたこと以外は比較 例 1 と同様の方法で作製されている。 比較例 3のはんだ被覆ポールの A gの質量百分率は、 3. 6 %である。
(評価）
実施例および比較例のはんだ被覆ポールを評価するために、 それぞ れのはんだ被覆ポールに含まれる水分量を測定した。 また、 それぞれ のはんだ被覆ポールを加熱溶融し、 発生したボイ ドの数および最大直 径を測定すると共に、 写真撮影を行った。 さらに、 接合実験を行った, ボイ ドの最大直径およびボイ ド数は、 以下のようにして測定した。 まず図 4 ( a) に示すように、 主面にフラックス 3 2が配置された C u基板 3 0の上に、 はんだ被覆ポールを配置した。 次に、 図 4 (b) に示すように、 2 5 0。Cで 1 0秒間加熱することにより、 はんだ層 4 を溶融させた （溶融はんだ 4 A ) 。 次に、 図 4 ( c ) に示すように、 はんだ被覆ポールの C uコア部分を除去した。 C uコアが除去された 破面を上部から写真撮影すると共に、 この破面に形成されたボイ ドの 数および最大直径を測定した。 ポイ ド数の測定には、 直径 1 0 m以 上のボイ ドを対象とした。
接合実験は、 以下のようにして行った。 1 0 0個のはんだ被覆ポー ルを図 4 ( a ) に示すように C u基板 3 0の上に配置した。 次に図 4 ( b ) に示すように、 はんだ層 4を加熱溶融させた後、 冷却して固化 し、 基板 3 0に接合させた。 なお、 加熱溶融は、 上述したはんだ被覆 ポールを配置した基板 3 0を、 内部が 2 5 0 ° (：、 かつ、 窒素雰囲気に 置換されたォ一ブンに 1 0秒間静置することによって行った。 その後 オーブンから取り出して、 室温まで放冷した。
上記の方法で得られた 1 0 0個のはんだ被覆ポールのうち、 基板 3 0から外れた （落下した） ものの数を数えた。
(結果）
実施例 1および比較例 1のそれぞれの写真撮影の結果を、 図 5 ( a ) および （b ) に示す。
実施例 1〜 3および比較例 1〜 3の水分量、 ボイ ド数およびボイ ド の最大直径の測定結果、 ならびに、 接合実験における落下個数を下記 の表 1に示す。 (表 1 )
Figure imgf000021_0001
表 1から分かるように、 実施例 1〜 3のはんだ被覆ポールはいずれ も水分量が 1 0 0 1 / g以下であつたのに対し、 比較例 1〜 3のは んだ被覆ポールはいずれも 1 0 0 1 / gを上回り、 1 8 0〜 1 9 0 l Zgであった。 なお、 実施例 1のはんだ被覆ポールは、 加熱溶融 脱水前の水分量が 1 9 0 1 Z g (比較例 1に対応） であったのが、 加熱溶融脱水後に 3 0 1 / gとなった。
図 5 (a) および表 1から分かるように、 実施例 1〜 3の場合、 全 くポイ ドが観察されなかったのに対し、 比較例 1〜 3の場合、 直径 5 5〜 8 0 mのポィ ドが 9〜 1 5個/ mm 2観察された。 これにより、 水分量が 1 0 0 1 Zg以下である本実施例のはんだ被覆ポールでは. ポイ ドの発生が効果的に抑制されたことが確認できた。 また、 表 1か ら分かるように、 実施例 1〜 3の場合、 接合不良が全く確認されなか つたのに対して、 比較例 1〜 3の場合では接合不良が確認された。 こ れにより、 本実施例のはんだ被覆ポールでは、 より確実に接合可能で あることが分かった。
(実施形態 2) 実施形態 2のはんだ被覆ポールは、 実施形態 1のはんだ被覆ポール と同様に、 S nおよび A gを含むはんだ層 4に含まれる水分量が、 標 準状態の水蒸気量で 1 0 0 ^ 1 Z g以下であるように制御されている。 したがって実施形態 1 と同様に、 はんだ層 4を加熱溶融した際にボイ ドが形成されるのを十分抑制できる。 また、 後の実施例で説明するが、 はんだ層 4に含まれる水分量が上記の値以下に制御されている場合、 はんだ被覆ポール 5 0の接合強度の低下および位置ずれなどの不具合 を十分に抑制できることが実験的に確認された。
実施形態 2では、 はんだ層が、 所定のめっき液を用いた電解めつき 法により形成される S nと A gとの合金からなるはんだ層を含んでい ることを主な特徴としている。
以下、 図 1 ( a ) および （b ) を参照して、 実施形態 2のはんだ被 覆ポール 5 0を説明する。
実施形態 2のはんだ被覆ポールが備えるはんだ層は、 少なくとも S nと A gとの合金から形成されたはんだ層を含んでいれば、 図 1
( a ) に示すように単層で形成されていてもよいし、 図 1 ( b ) に示 すように多層で形成されていてもよい。
はんだ層 4が単層で形成されている場合、 はんだ被覆ポール 5 0は 図 1 ( a ) に示すように、 コア 2と、 S nと A gとの合金から形成さ れたはんだ層 4とを備える。
はんだ層 4が多層で形成されている場合、 はんだ被覆ポール 5 0は 図 1 ( b ) に示すように、 第 1の金属層 6と、 第 1の金属層 6を包囲 するように設けられた第 2の金属層 8とで構成されるはんだ層 4を備 える。 第 1の金属層 6は例えば S nと A gとの合金から形成されたは んだ層であり、 第 2の金属層 8は例えば A gから形成されたはんだ層 である。 以下、 第 1の金属層 6および第 2の金属層 8を、 それぞれ、 第 1のはんだ層 6および第 2のはんだ層 8と称する。
図 1 (b) に示すように、 はんだ層 4を多層構造にする場合であつ ても、 実質的に、 図 1 ( a) に示す S nと A gとの合金ではんだ層 4 を構成した場合と同様のはんだを、 少なくとも接合状態において実現 することができる。 なお、 はんだ層 4を多層構造にする場合、 はんだ 層 4を構成する各層の厚さを制御することにより、 はんだ層 4の組成 を制御できる。
次に、 図 1 ( a) に示したはんだ被覆ポール 5 0の製造方法を説明 する。
まず、 ポール状のコア 2を用意する。
次に、 コア 2を包囲するように、 S nと A gとの合金からなるはん だ層 4を電解めつき法を用いて形成する。 めっき液には、 トリス （ 3 ーヒドロキシプロピル） フォスフィン 1 0〜 2 5 g/ l、 有機スルホ ン酸 S n 1 5〜 2 5 g Z 1、 有機スルホン酸 A gを 0. 3〜 1. 5 g / 1、 有機スルホン酸 5 0〜 1 0 0 g/ lおよびアンモニアを含む溶 液を用いる。 アンモニアは溶液の P Hを調整するために添加されてい る。 P Hは 3. 5〜 5. 0に調整されていることが好ましい。 有機ス ルホン酸 S n、 有機スルホン酸 A g、 および有機スルホン酸としては. それぞれ、 後述の実施例で説明されているメタンスルホン酸 S n、 メ 夕ンスルホン酸 A gおよびメタンスルホン酸が好適に使用される。 ま た、 上記めつき液は、 チォ尿素 3 ~ 1 2 g " 1 をさらに含んでいるこ とがより好ましい。 なお、 このめつき液の詳細は、 特開 2 0 0 0— 3 4 5 9 3号公報に説明されている。 上記のめっき液を用いて、 A g質量百分率が 2. 5 %以下の範囲に なるように、 はんだ層 4を形成する。 なお、 電解めつきは、 電流密度 を 0. 1〜 0. 6 AZdm2とし、 めっき液の温度 2 0〜 3 0 に制 御して行うことが好ましい。
以上説明した方法により、 はんだ層 4に含まれる水分量が、 標準状 態の水蒸気量で 1 0 0 1 /g以下であるように制御されたはんだ被 覆ボール 5 0が作製される。 上述した所定のめっき液を用いて電解め つきを行うことにより、 特別な処理を別途行うことなく、 はんだ層 4 に含まれる水分量を十分低くすることができる。
はんだ層 4の A g質量百分率を、 2. 5 %を超えるように設定した い場合には、 図 1 (b) に示したように、 はんだ層 4を多層構造にす ればよい。 はんだ層 4の A g質量百分率が 2. 5 %よりも大きい場合、 はんだ層 4を溶融したときに結晶構造がより微細化される。 従って、 はんだ被覆ポール 5 0の接合強度を高くすることができる。
はんだ層が多層構造であるはんだ被覆ポール 5 0は、 上述した電解 めっき法を用いて第 1のはんだ層 6を形成した後、 A gを含む第 2の はんだ層 8を形成することによって作製される。 はんだ層 4を多層構 造にする場合、 第 1のはんだ層 6の A g質量百分率を 0. 5 %以上に することが好ましい。 第 1のはんだ層 6の A g質量百分率を 0. 5 % 以上にすれば、 第 1のはんだ層 6の表面粗さを十分小さくすることが できるので、 第 2のはんだ層 8との密着性を高くすることができる。 A gからなる第 2のはんだ層 8は、 例えば電解めつき法、 蒸着法、 ま たはコロイ ド法によって形成される。
電解めつき法で第 2のはんだ層 8を形成する場合、 第 2のはんだ層 8の厚さを 0. 5 m以下に設定する。 上述したように、 電解めつき 法で形成されたはんだ層に水分がトラップされる理由は、 主として、
A g成分にあると考えられるため、 A g層の厚さを十分小さくするこ とによって、 はんだ層にトラップされる水分量を少なくすることがで きるからである。
第 2のはんだ層 8を電解めつき法以外の方法で形成する場合、 必ず しも厚さを 0 . 5 m以下に設定する必要はないが、 厚さを上記の値 以下とすれば、 溶融時にはんだ層が均一組成になりやすいので異常粒 の形成を抑制できる。
以上説明した方法により、 はんだ層 4の A g質量百分率が 2 . 5 % を上回り、 かつ、 はんだ層 4に含まれる水分量が、 標準状態の水蒸気 量で 1 0 0 1 / g以下であるように制御されたはんだ被覆ポール 5 0が作製される。
なお、 第 1のはんだ層 6および第 2のはんだ層 8の厚さは、 目的と するはんだの組成比に基づいて決定される。 また、 図 1 ( b ) に示し たはんだ被覆ポール 5 0は、 第 1のはんだ層 6が A g層であり、 第 2 のはんだ層 8が S nと A gとの合金層であってもよいが、 耐酸化性に 優れた方を外側 （第 2のはんだ層 8 ) に形成することが好ましい。 す なわち、 S nと A gとの合金層は様々な組成粒が混在しているので、 S nと A gとの合金層を第 2のはんだ層 8とした場合、 はんだ被覆ポ ールを大気中に長い時間放置すると、 表面の酸化が進行しやすく、 腐 食による変形や、 はんだ接合時の濡れ性が低下し、 接合強度が低下し てしまう。 従って、 第 1のはんだ層 6を S nと A gとの合金層とし、 第 2のはんだ層 8を A g層をとする方が好ましい。
また、 はんだ層 4における A gの質量百分率は、 3 . 0 %以上 4 . 0 %以下であることが好ましい。 はんだ層 4に含まれる A gの質量百 分率が約 3. 5 %であれば、 加熱によって S n— A gの二元共晶反応 が起こり、 単一の融点 （約 2 2 1 °C) が得られるからである。 後で説 明するように、 はんだ層の成分を共晶組成に設定すると、 接合強度を 十分に高くすることができるなど、 様々な利点が得られる。 また、 A gの質量百分率が 4. 0 %を超えると、 加熱によって数十^ mの粗大 な A g 3 S n板状初晶 （または針状初晶） が晶出し、 はんだ層に亀裂 などを生じさせる原因になるので、 A gの質量百分率は 4. 0 %以下 が好ましい （ 「鉛フリーはんだ付け技術 環境調和型実装の切り札」 菅沼克昭著、 工業調査会出版、 （ 2 0 0 1年 1月 2 0 日） 参照） 。
コア 2は、 例えば C uで形成される。 コア 2を C uで形成した場合、 加熱時にコア 2からはんだ層 4に C uが拡散し、 この C uと、 はんだ 層 4に含まれている S nおよび A gとが、 はんだを構成する材料とな る。 すなわち S n— A g— C u系のはんだが得られる。
コア 2を C uで形成する場合、 はんだ層 4に含まれる A gの質量百 分率を 2. 0 %以上 4. 0 %以下、 より好ましくは、 約 3. 5 %に設 定することが望ましい。 はんだ層 4に含まれる A gの質量百分率が上 記の値であれば、 加熱によって S n— A g— C uの三元共晶反応が起 こり、 単一の融点 （約 2 1 6 ） が得られるからである。 また、 この 融点 (約 2 1 6 °C) は、 S n— A gの二元共晶の融点 (約 2 2 1 °C) よりも低い。 融点は、 昇温速度 2°C/分で測定した DTA曲線のオン セッ ト温度 （溶融開始温度） とした。
なお、 はんだ層の成分を共晶組成に設定すると、 様々な利点が得ら れる。 例えば、 はんだ層を溶融状態にした場合に流動性が高く、 作業 性に優れる。 また、 固化したはんだの組成および組織の均一性が高い ので、 機械的な強度が高く、 せん断強さ、 引っ張り強さおよび耐衝撃 性が高い。 従って、 共晶組成を有するはんだ層を用いることが好まし い。
コア 2の材料は C uに限られない。 コア 2は例えば A 1などの金属 で形成してもよいし、 樹脂で形成してもよい。 コア 2を樹脂で形成す る場合には、 コア 2の表面に N iなどの金属層を例えば無電解めつき 法で形成し、 その上にはんだ層 4を例えば電解めつき法で形成するこ とが好ましい。
コア 2の直径は、 典型的には、 0 . 0 5 mm以上 1 mm以下の範囲 にある。 コア 2のサイズが上記の範囲にある場合、 接合時の強度を十 分高くすることができる。 また、 十分高い密度で基板等に接合するこ とができる。 S n ^ A gとの合金で形成されたはんだ層 4または 6の 厚さは、 典型的には、 3 m以上 5 0 m以下である。
実施形態 2のはんだ被覆ポール 5 0も実施形態 1のはんだ被覆ポー ル 5 0と同様に、 B G A (図 2参照） や C S Pなどの入出力端子に用 いられる。 このはんだ被覆ポール 5 0を用いれば、 加熱溶融した際に ボイ ドが形成されるのが十分抑制されるので、 インターポ一ザ 6 2に はんだ被覆ポール 5 0を固定する際の接続不良や、 位置ずれを抑制で きるため、 B G Aの信頼性を高くすることができる。
また、 実施形態 1 と同様に、 実施形態 2のはんだ被覆ポール 5 0を 用いることにより、 基板 2 0に対するはんだ被覆ポール 5 0の接合強 度が高く、 位置ずれなどの不具合が生じにくい、 信頼性の高い半導体 接続構造を提供することができる。 この半導体接続構造は、 実施形態 1で図 3を参照しながら説明した方法と同じ方法を用いることにより 作製される。
以下、 実施例を説明する。 . (実施例 4)
実施例 4のはんだ被覆ポール 5 0は、 はんだ層 4が、 単一の S nと A gとの合金層で構成されている。 以下、 実施例 4のはんだ被覆ポー ル 5 0の製造方法を説明する。
まず、 直径 0. 8 5 mmの球状の銅コア 2を用意する。 また、 トリ ス ( 3—ヒドロキシプロピル) フォスフィンを 1 5 g 1、 メタンス ルホン酸 S n (S nとして 24 gZ l ) 、 メタンスルホン酸 A g (A gとして 0. 7 gZ l ) 、 メタンスルホン酸を 6 0 gZ 1、 およびチ ォ尿素 5 g/ 1 を含む溶液を用意し、 アンモニア塩を添加して、 PH 4. 0に調整されためつき液を用意する。
上記めつき液を用い、 S nを陽極電極として電流密度 0. 3 O A/ dm2、 浴温 3 0 °Cでめつきを行い、 S nと A gとの合金めつき層 (厚さ 3 5 m) 4を銅コア 2の表面に形成する。 上記電解めつきェ 程は、 バレル容器の中で処理される。
以上の方法により、 実施例 4のはんだ被覆ポール （はんだ層 4の A gの質量百分率が 1. 8 %) が作製された。
(実施例 5 )
実施例 5のはんだ被覆ポール 5 0も実施例 4と同様に、 はんだ層 4 が、 単一の S nと A gとの合金層で構成されている。 以下、 実施例 5 のはんだ被覆ポール 5 0の製造方法を説明する。
まず、 直径 0. 6 0 mmの球状の銅コア 2を用意する。 また、 トリ ス ( 3—ヒドロキシプロピル) フォスフィンを 2 0 g/ l、 メタンス ルホン酸 S n (S nとして 24 g/ l ) 、 メタンスルホン酸 Ag (A gとして 0. 9 5 g/ l ) 、 メタンスルホン酸を 7 0 g/ 1、 および チォ尿素 5 gZ 1 を含む溶液を用意し、 アンモニア塩を添加して、 P H 4. 0に調整されためつき液を用意する。
上記めつき液を用い、 S nを陽極電極として電流密度 0. 3 O A/ dm2、 浴温 2 0 でめつきし、 S nと A gとの合金めつき層 （厚さ 2 0 m) 4を銅コア 2の表面に形成する。 上記電解めつき工程は、 バレル容器の中で処理される。
以上の方法により、 実施例 5のはんだ被覆ポール （A gの質量百分 率 2. 4 %) が作製された。
(実施例 6 )
実施例 6のはんだ被覆ポ一ル 5 0は、 はんだ層 4が、 3 11と八 8と の合金層 6と、 A g層 8との 2層で構成されている。 以下、 実施例 6 のはんだ被覆ポール 5 0の製造方法を説明する。
まず、 直径 0. 5 0 mmの球状の銅コア 2を用意する。 また、 トリ ス （ 3—ヒドロキシプロピル） フォスフィンを 1 3 gZ l、 メタンス ルホン酸 S n (S nとして 2 4 gZ l ) 、 メタンスルホン酸 A g (A gとして 0. 4 gZ l ) 、 およびメタンスルホン酸を 5 0 gZ 1 を含 む溶液を用意し、 アンモニアを添加して、 PH 4. 0に調整されため つき液を用意する。
上記めつき液を用い、 S nを陽極電極として電流密度 0. 3 0 AZ dm2、 浴温 3 0°Cでめつきし、 S nと A gとの合金層 （厚さ 1 0 m) 6を銅コア 2の表面に形成する。 合金層 6における A gの質量百 分率は 1. 0 %である。
次に、 ヨウ化銀めつき浴を用いて電解めつき法により、 上記合金層
6の上に Ag層 （厚さ 0. 1 7 ^ 11) 8を形成する。 電解めつき工程 は、 バレル容器の中で処理される。 以上の方法により、 実施例 6のはんだ被覆ポールが作製された。 こ のはんだ被覆ポールのはんだ層 4は、 S nと A gとの合金層 6と A g 層 8とで構成され、 はんだ層 4における A gの質量百分率は 3. 5 % である。
比較のために、 以下に説明する比較例 4〜 6のはんだ被覆ポ一ルを 作製した。
(比較例 4)
比較 4のはんだ被覆ポールは、 以下のめっき液を用いて電解めつ きを行うことにおいて実施例 4と異なる。 比較例 4で用いためつき液 は、 メタンスルホン酸 S n (S nとして 20 gZ l ) 、 メタンスルホ ン酸 Ag (Agとして 0. 3 g/ l ) 、 およびメタンスルホン酸 （ 1 0 0 g / 1 ) を含み、 PHが 1. 0未満に調整されている。
上記めつき液を用い、 浴温を 25 °Cとする以外は実施例 4と同様の 条件でめっきし、 S nと A gとの合金めつき層 （厚さ 3 5 /m) を銅 コアの表面に形成する。 以上の方法により、 比較例 4のはんだ被覆ポ —ル （Agの質量百分率 1. 8 %) が作製された。
(比較例 5)
比較例 5のはんだ被覆ポールは、 以下のめっき液を用いて電解めつ きを行うことにおいて実施例 5と異なる。 比較例 5で用いためっき液 は、 硫酸 S n (S nとして 1 7 gZ l ) 、 硫酸 Ag (八8として0.
4 g/ 1 ) 、 およびヨウ化カリウム （ 200 gZ l ) を含み、 PHが 9. 0に調整されている。
上記めつき液を用い、 浴温を 25 °Cとする以外は実施例 5と同様の 条件でめっきし、 S nと A gとの合金めつき層 （厚さ 20 zm) を銅 コアの表面に形成する。 以上の方法により、 比較例 5のはんだ被覆ポ ール （A gの質量百分率 2. 4 %) が作製された。
(比較例 6)
比較例 6のはんだ被覆ポールは、 S nと A gとの合金めつき用に以 下のめっき液を用いることにおいて実施例 6と異なる。 比較例 6で用 いためつき液は、 メタンスルホン酸 S n (S nとして 1 8 g/ l ) 、 メタンスルホン酸 A g (A gとして 0. 2 g/ l ) 、 およびメタンス ルホン酸 （ 1 0 0 g/ 1 ) を含み、 ？1"1が 1. 0未満に調整されてい る。
上記めつき液を用い、 浴温を 2 5 °Cとする以外は実施例 6と同様の 条件でめっきし、 S nと A gとの合金めつき層 （厚さ l O m) を銅 コアの表面に形成する。 合金めつき層における A gの質量百分率は 1 · 0 %である。
さらに、 実施例 6と同様のヨウ化銀めつき浴を用いて、 上記合金め つき層の上に A g層 （厚さ 0. 1 7 zm) を形成する。
以上の方法により、 比較例 6のはんだ被覆ポールが作製された。 こ のはんだ被覆ポールのはんだ層は、 S nと A gとの合金めつき層と A g層とで構成され、 はんだ層における A gの質量百分率は 3. 5 %で ある。
(評価）
実施例および比較例のはんだ被覆ポールを評価するために、 それぞ れのはんだ被覆ポールに含まれる水分量を測定した。 また、 それぞれ のはんだ被覆ポールを加熱溶融し、 発生したボイ ドの数および最大直 径を測定した。 さらに、 接合実験を行った。 ボイ ドの最大直径およびボイ ド数は、 以下のようにして測定した。 まず図 4 ( a ) に示すように、 主面にフラックス 3 2が配置された C u基板 3 0の上に、 はんだ被覆ポールを配置した。 次に、 図 4 ( b ) に示すように、 2 5 0 °Cで 1 0秒間加熱することにより、 はんだ層 4 を溶融させた （溶融はんだ 4 A ) 。 次に、 図 4 ( c ) に示すように、 はんだ被覆ポールの C uコア部分を除去した。 C uコアが除去された 破面を上部から写真撮影すると共に、 この破面に形成されたボイ ドの 数および最大直径を測定した。 ポイ ド数の測定には、 直径 1 0 m以 上のボイ ドを対象とした。
接合実験は、 以下のようにして行った。 1 0 0個のはんだ被覆ポー ルを図 4 ( a ) に示すように C u基板 3 0の上に配置した。 次に図 4 ( b ) に示すように、 はんだ層 4を加熱溶融させた後、 冷却して固化 し、 基板 3 0に接合させた。 なお、 加熱溶融は、 上述したはんだ被覆 ポールを配置した基板 3 0を、 内部が 2 5 0 ° (：、 かつ、 窒素雰囲気に 置換されたオーブンに 1 0秒間静置することによって行った。 その後 オーブンから取り出して、 室温まで放冷した。
上記の方法で得られた 1 0 0個のはんだ被覆ポールのうち、 基板 3 0から外れた （落下した） ものの数を数えた。
(結果）
実施例 4〜 6および比較例 4〜 6の水分量、 ポイ ド数おょぴポイ ド の最大直径の測定結果、 ならびに、 接合実験における落下個数を下記 の表 2に示す。 (表 2)
Figure imgf000033_0001
表 2から分かるように、 実施例 4〜 6のはんだ被覆ポールはいずれ も水分量が 1 0 0 ^ 1 / g以下であつたのに対し、 比較例 4〜 6のは んだ被覆ポールはいずれも 2 0 0 1 / gであった。
表 2から分かるように、 実施例 4〜 6の場合、 全くポイ ドが観察さ れなかったのに対し、 比較例 4〜 6の場合、 直径 6 0〜 8 0 /^ 111のボ イ ドが 1 2〜 1 6個 Zmm2観察された。 これにより、 水分量が 1 0 0 1 /g以下である本実施例のはんだ被覆ポールでは、 ポイ ドの発 生が効果的に抑制されたことが確認できた。 また、 表 2から分かるよ うに、 実施例 4〜 6の場合、 接合不良が全く確認されなかったのに対 して、 比較例 4〜 6の場合では接合不良が確認された。 これにより、 本実施例のはんだ被覆ポールでは、 より確実に接合可能であることが 分かった。 産業上の利用可能性
本発明により、 加熱溶融時におけるボイ ドの発生が抑制された S n 一 A g系はんだ層を有するはんだ被覆ポール、 およびその製造方法を 提供することができた。 本発明のはんだ被覆ポールは、 B GAや C S Pなどの入出力端子に好適に用いられる。

Claims

請 求 の 範 囲
1. ポール状のコアと、
前記コァを包囲するように設けられた S nおよび A gを含むはんだ 層とを有し、
前記はんだ層に含まれる水分量が、 標準状態の水蒸気量で 1 0 0 1 以下である、 はんだ被覆ポール。
2. 前記はんだ層は、 S nと A gとの合金を含む、 請求項 1に記載 のはんだ被覆ボール。
3. 前記はんだ層は、 前記コアを包囲するように設けられた第 1の 金属層と、 前記第 1の金属層を包囲するように設けられた第 2の金属 層とを有し、
前記第 1の金属層および前記第 2の金属層のいずれか一方は S nを 含み、 他方は A gを含む、 請求項 1に記載のはんだ被覆ポール。
4. 前記コアは C u、 A l、 または樹脂で形成されている、 請求項 1から 3のいずれかに記載のはんだ被覆ポール。
5.. 前記はんだ層の A gの質量百分率が、 0. 5 %以上 4. 0 %以 下である、 請求項 1から 4のいずれかに記載のはんだ被覆ポール。
6. 前記はんだ層は、 C u、 S nおよび、 Agを含む、 請求項 1か ら 5のいずれかに記載のはんだ被覆ポール。
7. 前記はんだ層の A gの質量百分率が 3. 5 %である、 請求項 6 に記載のはんだ被覆ポール。
8. ポール状のコアを用意する工程と、
電解めつき法を用いて、 前記コアを包囲するように、 S nおよび A gを含むめっき層を形成する工程と、
前記めつき層が形成された前記コアを加熱し、 前記めつき層を所定 の時間溶融状態に保つ工程と、
溶融状態にある前記めつき層を固化してはんだ層を形成する工程と， を包含する、 はんだ被覆ポールの製造方法。
9. 前記めつき層を形成する工程は、 S nと A gとを含む合金めつ き層を形成する工程を含む、 請求項 8に記載のはんだ被覆ボールの製 造方法。
1 0. 前記めつき層を形成する工程は、 さらに、 A gを含むめっき 層を形成する工程を含む、 請求項 9に記載のはんだ被覆ポールの製造 方法。
1 1. 前記めつき層を形成する工程は、
前記コアを包囲するように、 S nを含む第 1めっき層を形成するェ 程と、
前記コアを包囲するように、 A gを含む第 2めっき層を形成するェ 程とを包含する、 請求項 8に記載のはんだ被覆ポールの製造方法。
1 2. 前記はんだ層は C u、 S nおよび A gを含む、 請求項 8から 1 1のいずれかに記載のはんだ被覆ポールの製造方法。
1 3. 前記はんだ層は、 A gの質量百分率が 0. 5 %以上 4. 0 % 以下である、 請求項 1 2に記載のはんだ被覆ポールの製造方法。
1 4. 前記はんだ層は、 A gの質量百分率が 3. 5 %である、 請求 項 1 2に記載のはんだ被覆ポールの製造方法。
1 5. 請求項 8から 1 4のいずれかに記載の方法で製造された、 は んだ被覆ポール。
1 6. ポール状のコアを用意する工程と、
前記コアを包囲するように S nおよび A gを含むはんだ層を形成す る工程とを包含し、
前記はんだ層を形成する工程は、
トリス ( 3—ヒ ドロキシプロピル) フォスフィ ン 1 0〜 2 5 g/ l ， 有機スルホン酸 S n 1 5〜 2 5 g/ 1、 有機スルホン酸 A g 0. 3〜 1. 5 g/ 1 , 有機スルホン酸 5 0〜 1 0 0 g/し およびアンモニ ァを含むめっき液を用いて電解めつき法により、 S nと A gとの合金 を含む第 1のはんだ層を形成する工程を含み、
前記第 1のはんだ層の A gの質量百分率が 0. 5 %以上 2. 5 %以 下である、 はんだ被覆ポールの製造方法。
1 7. 前記めつき液は、 チォ尿素 3〜 1 2 g/ l をさらに含む、 請 求項 1 6に記載のはんだ被覆ポールの製造方法。
1 8. 前記はんだ層を形成する工程は、 さらに、 A gを含む第 2の はんだ層を形成する工程を含む、 請求項 1 6または 1 7に記載のはん だ被覆ポールの製造方法。
1 9. 前記第 2のはんだ層は、 電解めつき法、 蒸着法またはコロイ ド法によって形成される、 請求項 1 8に記載のはんだ被覆ポールの製 造方法。
2 0. 前記第 2のはんだ層は電解めつき法によって形成され、 かつ 厚さが 0. 5 m以下である、 請求項 1 9に記載のはんだ被覆ポール の製造方法。
2 1. 前記はんだ層の A gの質量百分率が 3. 0 %以上 4. 0 %以 下である、 請求項 1 8から 2 0のいずれかに記載のはんだ被覆ポール の製造方法。
2 2. 前記第 1のはんだ層は、 厚さが 3 以上 5 0 以下であ る、 請求項 16から 2 1のいずれかに記載のはんだ被覆ポールの製造 方法。
2 3. 前記コアは C u、 A l、 または樹脂で形成されている、 請求 項 1 6から 2 2のいずれかに記載のはんだ被覆ボールの製造:^法。
2 4 . 前記はんだ層の A gの質量百分率が 3 . 5 %である、 請求項 1 6から 2 3のいずれかに記載のはんだ被覆ポールの製造方法。
2 5 . 前記コアは、 直径が 0 . 0 5 mm以上 1 mm以下である、 請 求項 1 6から 2 4のいずれかに記載のはんだ被覆ポールの製造方法。
2 6 . 請求項 1 6から 2 5のいずれかに記載の方法で製造された、 はんだ被覆ポール。
2 7 . 請求項 8から 1 4および 1 6から 2 5のいずれかに記載され た方法を用いて製造されたはんだ被覆ポールを用意する工程と、 導電材料で形成されたパッドが配置された基板を用意する工程と、 前記はんだ被覆ポールを前記パッ ド上に配置した状態で、 前記はん だ被覆ポールを加熱することによって、 前記はんだ層を溶融状態にす る工程と、
前記溶融状態にあるはんだ層を固化する工程とを包含する、 半導体 接続構造の形成方法。
2 8 . ポール状のコアと、
前記コアを包囲するように設けられた S nおよび A gを含むはんだ 層とを有するはんだ被覆ポールであって、
前記はんだ層は、 S nと A gとの合金から形成された第 1のはんだ 層を含み、 前記第 1のはんだ層の A gの質量百分率が 0. 5 %以上 2. 5 %以 下であり、 かつ、 前記はんだ層に含まれる水分量が、 標準状態の水蒸 気量で 1 0 0 1 Zg以下である、 はんだ被覆ポール。
2 9. 前記はんだ層は、 前記第 1のはんだ層を包囲するように設け られた第 2のはんだ層をさらに含み、
前記第 2のはんだ層は A gを含み、 厚さが 0. 5 m以下である、 請求項 2 8に記載のはんだ被覆ポール。
3 0. 前記はんだ層の A gの質量百分率が、 3. 0 %以上 4. 0 % 以下である、 請求項 2 9に記載のはんだ被覆ポール。
3 1. 前記第 1のはんだ層は、 厚さが 3 m以上 5 0 m以下であ る、 請求項 2 8から 3 0のいずれかに記載のはんだ被覆ポール。
3 2. 前記コアは C u、 A l、 または榭脂で形成されている、 請求 項 2 8から 3 1のいずれかに記載のはんだ被覆ポール。
3 3. 前記はんだ層の A gの質量百分率が 3. 5 %である、 請求項 3 0から 3 2のいずれかに記載のはんだ被覆ポール。
34. 前記コアは、 直径が 0. 0 5 mm以上 1 mm以下である、 請 求項 2 8から 3 3のいずれかに記載のはんだ被覆ポ一ル。
3 5. 請求項 1から 7、 1 5、 2 6、 および 2 8から 34のいずれ かに記載のはんだ被覆ポールを備える、 半導体装置。
PCT/JP2003/012183 2002-09-27 2003-09-24 はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法 WO2004030428A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP03798471A EP1551211B1 (en) 2002-09-27 2003-09-24 Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure
AU2003266588A AU2003266588A1 (en) 2002-09-27 2003-09-24 Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure
US10/529,172 US7265046B2 (en) 2002-09-27 2003-09-24 Method of making a solder ball
DE60325620T DE60325620D1 (de) 2002-09-27 2003-09-24 Lotbeschichtete kugel und verfahren zu ihrer herstellung und verfahren zur bildung einer halbleiterverbindungsstruktur

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002283301A JP4175857B2 (ja) 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法
JP2002-283301 2002-09-27
JP2002-291187 2002-10-03
JP2002291187A JP4175858B2 (ja) 2002-10-03 2002-10-03 はんだ被覆ボールの製造方法

Publications (1)

Publication Number Publication Date
WO2004030428A1 true WO2004030428A1 (ja) 2004-04-08

Family

ID=32044636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012183 WO2004030428A1 (ja) 2002-09-27 2003-09-24 はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法

Country Status (7)

Country Link
US (1) US7265046B2 (ja)
EP (1) EP1551211B1 (ja)
KR (1) KR20050042060A (ja)
CN (1) CN100405883C (ja)
AU (1) AU2003266588A1 (ja)
DE (1) DE60325620D1 (ja)
WO (1) WO2004030428A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900471A1 (en) * 2005-05-27 2008-03-19 Neomax Materials Co., Ltd. Silver-coated ball and method for manufacturing same
WO2014207897A1 (ja) * 2013-06-28 2014-12-31 千住金属工業株式会社 はんだ材料及びはんだ継手
CN108430689A (zh) * 2015-12-01 2018-08-21 三菱综合材料株式会社 焊料粉末及使用该粉末的焊接用浆料的制备方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674637B2 (en) * 2007-05-17 2010-03-09 International Business Machines Corporation Monitoring cool-down stress in a flip chip process using monitor solder bump structures
TW200847877A (en) * 2007-05-28 2008-12-01 Hon Hai Prec Ind Co Ltd Solder ball and electrical connector using the solder ball
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
CN102281987A (zh) * 2009-01-19 2011-12-14 日本斯倍利亚社股份有限公司 线型焊料及其供给方法和供给装置
US9175400B2 (en) * 2009-10-28 2015-11-03 Enthone Inc. Immersion tin silver plating in electronics manufacture
JP5690554B2 (ja) * 2010-10-27 2015-03-25 昭和電工株式会社 はんだボールの製造方法
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
KR101811301B1 (ko) 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
CN102867797A (zh) * 2011-07-07 2013-01-09 廖永丰 电子封装焊球结构
US8882934B2 (en) 2011-09-02 2014-11-11 Mitsubishi Materials Corporation Solder powder, and solder paste using solder powder
US9219030B2 (en) 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
DE102012109922B4 (de) 2012-04-16 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-Package-Struktur und Verfahren zur Herstellung derselben
US9768137B2 (en) 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
KR20140036533A (ko) * 2012-09-17 2014-03-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8928134B2 (en) 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
JP6106154B2 (ja) 2014-12-26 2017-03-29 千住金属工業株式会社 はんだ材料の製造方法
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
TWI590259B (zh) * 2016-04-29 2017-07-01 南茂科技股份有限公司 焊球、其製造方法以及半導體元件
CN107482416A (zh) * 2017-06-16 2017-12-15 得意精密电子(苏州)有限公司 电连接器的制造方法
CN107541702A (zh) * 2017-09-08 2018-01-05 张家港创博金属科技有限公司 一种高效为核球镀层的方法与装置
CN107877030B (zh) * 2017-11-07 2020-01-14 深圳市汉尔信电子科技有限公司 一种纳米锡铋复合焊膏及制备方法
JP6892621B1 (ja) * 2020-09-10 2021-06-23 千住金属工業株式会社 核材料、電子部品及びバンプ電極の形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000034593A (ja) * 1998-07-14 2000-02-02 Daiwa Kasei Kenkyusho:Kk 金属を還元析出させるための水溶液
JP2001150183A (ja) * 1999-12-02 2001-06-05 Showa Denko Kk はんだ付けフラックス
JP2001332641A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535238B2 (ja) * 1975-01-24 1980-09-12
JP3274766B2 (ja) 1994-06-28 2002-04-15 荏原ユージライト株式会社 低融点錫合金めっき浴
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5573859A (en) * 1995-09-05 1996-11-12 Motorola, Inc. Auto-regulating solder composition
JP3466824B2 (ja) 1996-07-19 2003-11-17 株式会社大和化成研究所 錫−銀合金めっき浴
JPH10144813A (ja) 1996-11-06 1998-05-29 Sumitomo Kinzoku Electro Device:Kk Ｉｃパッケージの電極構造及びその製造方法
JP3837446B2 (ja) 1997-03-27 2006-10-25 株式会社Ｎｅｏｍａｘマテリアル 微小球のハンダめっき法
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US20020046627A1 (en) 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP2001220691A (ja) 2000-02-03 2001-08-14 Okuno Chem Ind Co Ltd 導電性微粒子
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
US6517602B2 (en) 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
US6781065B1 (en) * 2000-06-08 2004-08-24 The Whitaker Corporation Solder-coated articles useful for substrate attachment
JP3350026B2 (ja) * 2000-08-01 2002-11-25 エフシーエム株式会社 電子部品用材料、電子部品用材料の接続方法、ボールグリッドアレイ型電子部品およびボールグリッドアレイ型電子部品の接続方法
JP4660065B2 (ja) 2000-08-04 2011-03-30 積水化学工業株式会社 導電性微粒子及び基板構成体
US6610591B1 (en) 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000034593A (ja) * 1998-07-14 2000-02-02 Daiwa Kasei Kenkyusho:Kk 金属を還元析出させるための水溶液
JP2001150183A (ja) * 1999-12-02 2001-06-05 Showa Denko Kk はんだ付けフラックス
JP2001332641A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1551211A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900471A1 (en) * 2005-05-27 2008-03-19 Neomax Materials Co., Ltd. Silver-coated ball and method for manufacturing same
EP1900471A4 (en) * 2005-05-27 2010-06-02 Neomax Materials Co Ltd SILVER COATED BALL AND MANUFACTURING METHOD THEREFOR
US8039107B2 (en) 2005-05-27 2011-10-18 Neomax Materials Co., Ltd. Silver-coated ball and method for manufacturing same
US20110318484A1 (en) * 2005-05-27 2011-12-29 Neomax Materials Co., Ltd. Silver-coated ball and method for manufacturing same
WO2014207897A1 (ja) * 2013-06-28 2014-12-31 千住金属工業株式会社 はんだ材料及びはんだ継手
CN108430689A (zh) * 2015-12-01 2018-08-21 三菱综合材料株式会社 焊料粉末及使用该粉末的焊接用浆料的制备方法

Also Published As

Publication number Publication date
EP1551211A1 (en) 2005-07-06
US20060055054A1 (en) 2006-03-16
CN100405883C (zh) 2008-07-23
EP1551211A4 (en) 2005-12-07
EP1551211B1 (en) 2008-12-31
KR20050042060A (ko) 2005-05-04
DE60325620D1 (de) 2009-02-12
AU2003266588A1 (en) 2004-04-19
US7265046B2 (en) 2007-09-04
CN1572129A (zh) 2005-01-26

Similar Documents

Publication Publication Date Title
WO2004030428A1 (ja) はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法
JP5679216B2 (ja) 電気部品の製造方法
Minor Growth of a Au-Ni-Sn intermetallic compound on the solder-substrate interface after aging
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US20150072165A1 (en) Bonding member
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
US20140183733A1 (en) Metal core solder ball and heat dissipation structure for semiconductor device using the same
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
CN103972115B (zh) 半导体器件以及制造半导体器件的方法
US20060209497A1 (en) Pad structure of wiring board and wiring board
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP4175857B2 (ja) はんだ被覆ボールの製造方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
WO2002005609A1 (fr) Structure permettant l'interconnexion de conducteurs et procede de connexion
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
KR100743190B1 (ko) 저융점 무연 솔더 및 그의 제조 방법
JPH10163404A (ja) Ｂｇａ用入出力端子
US8816213B2 (en) Terminal structure, printed wiring board, module substrate, and electronic device
Ejiri et al. Solder ball joint reliability with electroless Ni/Pd/Au plating-influence of electroless Pd deposition reaction process and electroless Pd film thickness
JP4338497B2 (ja) はんだ被覆ボールの製造方法
JP2002118134A (ja) 接続端子とその接続端子を用いた半導体パッケージ並びに半導体パッケージの製造方法
CN117673009A (zh) 导电连接的金属柱
CN117673010A (zh) 连接柱

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 20038013290

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047006830

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006055054

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10529172

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003798471

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003798471

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10529172

Country of ref document: US