JP6892621B1 - 核材料、電子部品及びバンプ電極の形成方法 - Google Patents

核材料、電子部品及びバンプ電極の形成方法 Download PDF

Info

Publication number
JP6892621B1
JP6892621B1 JP2020151742A JP2020151742A JP6892621B1 JP 6892621 B1 JP6892621 B1 JP 6892621B1 JP 2020151742 A JP2020151742 A JP 2020151742A JP 2020151742 A JP2020151742 A JP 2020151742A JP 6892621 B1 JP6892621 B1 JP 6892621B1
Authority
JP
Japan
Prior art keywords
layer
solder
thickness
core
examples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020151742A
Other languages
English (en)
Other versions
JP2022045961A (ja
Inventor
茂喜 近藤
茂喜 近藤
政人 ▲土▼屋
政人 ▲土▼屋
博之 岩本
博之 岩本
岡田　弘史
弘史 岡田
相馬　大輔
大輔 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Priority to JP2020151742A priority Critical patent/JP6892621B1/ja
Application granted granted Critical
Publication of JP6892621B1 publication Critical patent/JP6892621B1/ja
Priority to TW110130842A priority patent/TWI763582B/zh
Priority to EP21195017.5A priority patent/EP3967443A1/en
Priority to KR1020210118115A priority patent/KR102312698B1/ko
Priority to CN202111049192.1A priority patent/CN114171484B/zh
Priority to US17/472,032 priority patent/US11495566B2/en
Publication of JP2022045961A publication Critical patent/JP2022045961A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

【課題】外観検査において不良判定となり難く、酸化膜厚の厚みが厚くなり過ぎることを防止し、接合不良を抑制できる核材料等を提供する。【解決手段】核材料は、核と、前記核の外方に設けられたＳｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素を含むはんだ合金のはんだ層と、前記はんだ層の外方に設けられたＳｎ層とを有する。前記はんだ層の厚さは片側１μｍ以上となる。前記Ｓｎ層の厚さは片側０．１以上となる。前記Ｓｎ層の厚さが前記はんだ層の厚さの０．２１５％以上３６％以下の厚さとなる。【選択図】図１

Description

本実施の形態は、核材料、この核材料を使用したはんだバンプを有する電子部品及びバンプ電極の形成方法に関する。
近年、小型情報機器の発達により、搭載される電子部品では急速な小型化が進行している。電子部品は、小型化の要求により接続端子の狭小化や実装面積の縮小化に対応するため、裏面に電極が配置されたボールグリッドアレイ（ＢＧＡ）が適用されている。
ＢＧＡを適用した電子部品には、例えば半導体パッケージがある。半導体パッケージは、電極を有する半導体チップが樹脂により封止されて構成されている。半導体チップの電極には、はんだバンプが形成されている。はんだバンプは、はんだボールを半導体チップの電極に接合することによって形成されている。ＢＧＡを適用した半導体パッケージは、加熱により溶融したはんだバンプとプリント基板の導電性ランドが接合することによりプリント基板に搭載される。近年では、更なる高密度実装の要求に対応するため、半導体パッケージが高さ方向に積み重ねられた３次元高密度実装も開発されている。
３次元高密度実装がなされた半導体パッケージがＢＧＡであって、半導体チップの電極上にはんだボールを載置してリフロー処理した場合、半導体パッケージの自重によりはんだボールが潰れてしまうことがある。もしそのようなことが起きると、はんだが電極からはみ出し電極間同士が接触して電極間の短絡が発生するおそれがある。
このような短絡事故を防止するため、はんだボールとして自重により潰れたり、はんだ溶融時に変形したりしないはんだバンプが提案されている。具体的には、金属や樹脂で成型されたボールを核として使用し、この核をはんだで被覆した核材料をはんだバンプとして使用することが提案されている。
特許文献１では、Ｃｕボールを核として使用し、これにＳｎとＢｉからなるＳｎ系はんだ合金をめっき被膜したはんだバンプが開示されている。特許文献１におけるはんだめっき層中に含まれるＢｉの含有量は、内側（内周側）が濃く、外側（外周側）に向かって薄くなるような濃度勾配でめっき処理されている。
特許文献１のように、はんだめっき層中のＢｉ濃度が内周側が濃く、外周側が薄い状態で加熱溶融すると、内周側のＢｉ密度が高いため、内周側のＢｉ領域からはんだが溶融し始める。内周側のＢｉ領域が溶融しても外周側のＢｉ領域はまだ溶融し始めていないので、内周側のＢｉ領域側での体積膨張が早く起こる。この体積膨張の内外周側での遅速により、Ｂｉの内周側と外周側（外気）とで圧力差が生じ、Ｂｉの外周側が溶融し始めると、内周側の体積膨張による圧力差で核となっているＣｕボールがはじけ飛ぶような事態が発生する。このような事態の発生は避けなければならない。このようにＳｎとＢｉからなるＳｎ系はんだ合金からなるはんだめっき層を有するＣｕ核ボールは、はんだめっき層中のＢｉに濃度勾配がある場合、不良が発生していた。
特許文献１で生じる上記問題を解決するために特許文献２が提案されている。特許文献２では、核表面にＳｎとＢｉからなる（Ｓｎ−Ｂｉ）系はんだ合金をめっきして形成したはんだめっき層を有する核材料において、はんだめっき層中に含まれるＢｉが９１．４〜１０６．７％の所定範囲の濃度比ではんだめっき層中に分布している核材料が提供されている。
特許第５３６７９２４号 特許第６２１７８３６号
はんだめっき層の表面に比較的多くのＡｇやＣｕが含有されると、ＡｇとＣｕが局所的に黒く変色し、外観がまだら模様になってしまい外観品質が悪化する恐れがある。また、黄色度の観点からもその色が黒くなった結果、黄色度が高くなり、外観検査において不良判定になってしまう可能性がある。
また、前述したように、はんだめっき層の表面に比較的多くのＡｇやＣｕが含有されると、めっき液の硫黄成分や空気中の酸素と反応しやすくなる結果、酸化が進みやすくなり、酸化膜厚が厚くなりやすい傾向にある。このように酸化膜厚が厚くなると基板リフロー時の溶解挙動が悪くなり、はんだボールが電極パッドから外れた状態（ボールミッシング）となったり、位置ずれが発生したりする原因になり得る。
本発明では、外観検査において不良判定となり難く、酸化膜厚の厚みが厚くなり過ぎることを防止し、接合不良を抑制できる核材料等を提供する。
本発明による核材料は、
核と、前記核の外方に設けられたＳｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素を含むはんだ合金からなるはんだ層と、前記はんだ層の外方に設けられたＳｎ層とを備え、
前記はんだ層の厚さが片側１μｍ以上となり、
前記Ｓｎ層の厚さが片側０．１μｍ以上となり、
前記Ｓｎ層の厚さが前記はんだ層の厚さの０．２１５％以上３６％以下の厚さとなってもよい。
本発明による核材料において、
前記はんだ層が（Ｓｎ−Ａｇ−Ｃｕ）系はんだであってもよい。
本発明による核材料において、
前記核と前記はんだ層との間に、Ｎｉ、Ｃｏ、Ｎｉ−Ｃｏ、Ｎｉ―Ｐ及びＮｉ―Ｂのいずれかで形成された下地めっき層が設けられてもよい。
本発明による核材料において、核としてＣｕボール又はＣｕカラムが用いられてもよい。
本発明による電子部品は、
上記の核材料がはんだバンプとして使用されてもよい。
本発明によるバンプ電極の形成方法は、
上記の核材料を電極上に搭載する工程と、
搭載した前記核材料を加熱することによりバンプ電極を形成する工程と、
を備えてもよい。
本発明によれば、外観検査において不良判定となり難く、酸化膜厚の厚みが厚くなり過ぎることを防止し、接合不良を抑制できる核材料等を提供できる。
本発明の実施の形態におけるＣｕ核ボールの一例を示す断面図である。 本発明の実施の形態におけるＣｕ核ボールの別の例を示す断面図である。
以下に、本実施の形態の好適な実施の形態について詳細に説明する。本実施の形態では、核材料及びこれを使用した半導体パッケージを含む電子部品が提供される。
本実施の形態の核材料は、核と、核の外方に設けられたＳｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素を含むはんだ合金のはんだ層と、はんだ層の外方に設けられたＳｎ層とを有してもよい。はんだ層の厚さは片側１μｍ以上となってもよい。Ｓｎ層の厚さは片側０．１〜１２μｍが考えられるが、上限値については、Ｓｎ層の厚さがはんだ層の厚さの０．２１５％以上３６％以下の厚さとなっていれば、１２μｍを超えた厚さとなってもよい。
Ｓｎ層は、はんだ層の好ましくは０．２６％以上３３．３％以下の厚さで形成されてもよい。本実施の形態では、一例として、はんだ層としてはんだめっき層を用いて説明し、Ｓｎ層としてＳｎめっき層を用いて説明するが、これに限られることはなく、はんだ層はめっき以外の方法で形成されてもよいし、同様に、Ｓｎ層はめっき以外の方法で形成されてもよい。Ｓｎ層は、Ａｇ、Ｃｕ、Ｂｉ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ等の不純物としてＳｎ以外の成分を含んでもよい。
はんだ合金はＳｎ系はんだ合金であってもよい。Ｓｎ系はんだ合金には、（Ｓｎ−Ａｇ）系及び（Ｓｎ−Ｃｕ）系のはんだ合金の他、他の添加元素を含めることが可能である。（Ｓｎ−Ａｇ）系及び（Ｓｎ−Ｃｕ）系はんだ合金に添加できる元素としてはＡｇ、Ｃｕ、Ｎｉ、Ｂｉ、Ｇｅ、Ｇａ、Ｉｎ、Ｚｎ、Ｆｅ、Ｐｂ、Ｓｂ、Ａｕ、Ｐｄ、Ｃｏ等の内から一種もしくは二種以上の元素である。例えば、（Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ）系はんだ合金や、（Ｓｎ−Ａｇ−Ｓｂ）系はんだ合金等が考えられる。なお、Ｐｂ系はんだ合金であってもよく、質量においてＰｂが最も多い含有量（主成分）となってもよく、（Ｐｂ−Ｓｎ）系となり、ＰｂがＳｎよりも多い含有量となってもよい。後述する実施例では、ＳＡＣ３０５（Ａｇ３．０Ｃｕ０．５Ｓｎ残部）、ＳｎＡｇ（Ａｇ３．５Ｓｎ残部）、ＳｎＣｕ（Ｃｕ０．７Ｓｎ残部）、ＳｎＳｂ（Ｓｂ１０Ｓｎ残部）、ＳｎＩｎ（Ｉｎ４５Ｓｎ残部）及びＳｎＰｂ（Ｐｂ３７Ｓｎ残部）を用いているが、これらに限られることはない。例えば、ＳＡＣについてはＡｇの含有量とＣｕの含有量を変更し、Ａｇ０．１Ｃｕ０．１Ｓｎ残部〜Ａｇ１０Ｃｕ１０Ｓｎ残部のものを用いてもよい。ＳｎＡｇについてはＡｇの含有量を変更してＡｇ０．１Ｓｎ残部〜Ａｇ１０Ｓｎ残部のものを用いてもよい。ＳｎＣｕについてはＣｕの含有量を変更してＣｕ０．１Ｓｎ残部〜Ｃｕ１Ｓｎ残部のものを用いてもよい。ＳｎＳｂについてはＳｂの含有量を変更してＳｂ０．１Ｓｎ残部〜Ｓｂ１５Ｓｎ残部のものを用いてもよい。ＳｎＩｎについてはＩｎの含有量を変更してＩｎ０．１Ｓｎ残部〜Ｉｎ９５Ｓｎ残部のものを用いてもよい。ＳｎＰｂについてはＰｂの含有量を変更してＰｂ０．１Ｓｎ残部〜Ｐｂ９５Ｓｎ残部のものを用いてもよい。なお、本願において各元素の添加量の数値は質量％であり、例えば「Ａｇ３．０Ｃｕ０．５Ｓｎ残部」であればＡｇが３．０質量％、Ｃｕが０．５質量％で含まれ、残部がＳｎであることを示している。
Ｓｎめっき層は、はんだめっき層が形成された後で形成される。一例としては、核に、Ｓｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素を含むはんだめっき層が形成される。そして、はんだめっき層が形成された核材料が、Ｓｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素を含む溶融液から引き上げられた後で、Ｓｎの溶融液内に浸されてＳｎめっき層が形成されてもよい。はんだめっき層及びＳｎめっき層は共にバレル電気めっきを用いて形成されてもよい。また、めっき方法は無電解めっきを用いてもよい。
なお、Ｓｎめっき層を設けなかった場合において、はんだめっき層がＳｎ以外の成分を０．１質量％以上含む場合には、変色の問題が出てくる。Ｓｎめっき層を設けなかった場合において、はんだめっき層が１００質量％Ｓｎの場合には変色の問題は発生しないが、はんだめっき層が下記の成分からなる場合には、変色の問題が発生することを確認している。なお、電気めっきの場合、はんだめっき終了間際にＡｇ等がめっき液中に残存していると、表面の置換析出系変色が発生すると考えられる。
Ａｇ０．０５Ｃｕ０．０５Ｓｎ残部 変色あり
Ａｇ０．１Ｓｎ残部 変色あり
Ｃｕ０．１Ｓｎ残部 変色あり
Ｓｂ０．１Ｓｎ残部 変色あり
Ｉｎ０．１Ｓｎ残部 変色あり
Ｐｂ０．１Ｓｎ残部 変色あり
核（コア）としては金属か樹脂が考えられ、その形状も球体その他の形状（柱状のカラムやシート状等）が考えられる。本実施の形態では、球体であって、核として特にＣｕからなるボール（「Ｃｕボール」ともいう。）を使用したＣｕ核ボールの場合について説明する。本実施の形態におけるＣｕ核ボールとは、核がＣｕを含有していれば足り、その他の構成については特に限定されない。
核の粒径（球径）は、ＢＧＡのサイズ等によっても相違するが、以下の例では３００μｍφ程度の球状であり、はんだめっき層の径方向の片側の厚みは１〜１００μｍである。Ｓｎめっき層の径方向の片側の厚みははんだめっき層の厚みに基づいて決定されてもよく、前述したとおり、はんだめっき層の厚みの０．２１５％以上３６％以下の厚みとなり、好ましくは０．２６％以上３３．３％以下の厚みとなってもよい。Ｃｕ核ボールの粒径は使用する電子部品の密度やサイズによって適宜選定されるもので、１〜１０００μｍの範囲内の核を使用することができ、使用する核の粒径に応じてめっき厚が適宜選定されるものである。なお、ボールとして利用する場合の典型的な粒径は２００〜３００μｍである。今後更なる微少化が進んだ場合、主流の粒径は１００〜１６０μｍとなる可能性もあり、この粒径でも本願は問題なく使用できる。めっき処理を行うめっき装置としては、電気めっき装置を使用してもよい。
続いて、核としてＣｕボールを使用したＣｕ核ボールの例を示す。図１及び図２はこの発明に係るＣｕ核ボール１０の一例を示す断面図である。
図２に示すように、Ｃｕ核ボール１０は、Ｃｕを含有する核１２と、この例ではＮｉ下地めっき層１４を介してはんだ合金からなるはんだめっき層１６が形成され、はんだめっき層１６にＳｎめっき層２０が形成されている。Ｎｉ下地めっき層１４は核１２とはんだめっき層１６との間で金属拡散によるはんだめっき層１６の組成変化を防止するための下地めっきの役割を担う（バリア層として機能する）もので、片側１〜４μｍ程度の厚みである。このＮｉ下地めっき層１４は必須の要件ではなく、図１のように核１２の表面にはんだめっき層１６を直接形成することもできる。なお、下地めっき層１４を形成する場合、下地めっき層１４は、Ｎｉ、Ｃｏ、Ｐ及びＢから選択される１元素以上からなる層で構成してもよく、より具体的には、Ｎｉ、Ｃｏ、Ｎｉ−Ｃｏ、Ｎｉ―Ｐ及びＮｉ―Ｂのいずれかで形成された下地めっき層が設けられてもよい。
核１２で使用するＣｕは純銅でも、銅の合金でもよい。
Ｃｕを主成分とする合金組成の核１２を使用する場合には、その純度は特に限定されないが、純度の低下によるＣｕ核ボールの電気伝導度や熱伝導率の劣化を抑制し、また必要に応じてα線量を抑制する観点から、９９．９質量％以上が好ましい。
核としては、Ｃｕ以外にも、Ｎｉ、Ａｇ、Ｂｉ、Ｐｂ、Ａｌ、Ｓｎ、Ｆｅ、Ｚｎ、Ｉｎ、Ｇｅ、Ｓｂ、Ｃｏ、Ｍｎ、Ａｕ、Ｓｉ、Ｐｔ、Ｃｒ、Ｌａ、Ｍｏ、Ｎｂ、Ｐｄ、Ｔｉ、Ｚｒ、Ｍｇの金属単体やこれらの二種以上の合金、金属酸化物、あるいは金属混合酸化物により構成してもよいし、樹脂材料によって構成してもよい。樹脂材料としては、例えばアミノ樹脂、アクリル樹脂、エチレン−酢酸ビニル樹脂、スチレン−ブタジエンブロック共重合体、ポリエステル樹脂、メラミン樹脂、フェノール樹脂、アルキド樹脂、ポリイミド樹脂、ウレタン樹脂、エポキシ樹脂、架橋樹脂等からなるものが挙げられる。中でもポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリンなどの導電性プラスチック等を使用するのが好ましい。核を樹脂材料とした場合、樹脂の核と、樹脂の核の外方を被覆するＣｕめっき層と、Ｃｕめっき層の表面を被覆するＮｉ等の下地めっき層と、下地めっき層の表面を被覆するはんだめっき層によりＣｕ核ボールを構成することができる。なお、Ｃｕ核ボールの積層構造は、上記例に限定されるものではない。
核１２は、球状である場合は、スタンドオフ高さを制御する観点から真球度が０．９５以上であることが好ましく、さらに０．９９０以上であることがより好ましい。核１２の真球度が０．９５未満であると、核１２が不定形状になるため、バンプ形成時に高さが不均一なバンプが形成され、接合不良が発生する可能性が高まる。さらに、Ｃｕ核ボール１０を電極に搭載してリフローを行う際、真球度が低いとＣｕ核ボール１０が位置ずれを起こしてしまい、セルフアライメント性も悪化する。
ここに、真球度とは真球からのずれを表す。真球度は、例えば、最小二乗中心法（ＬＳＣ法）、最小領域中心法（ＭＺＣ法）、最大内接中心法（ＭＩＣ法）、最小外接中心法（ＭＣＣ法）等種々の方法で求められる。詳しくは、真球度とは、５００個の各核の直径を長径で割った際に算出される算術平均値であり、値が上限である１．００に近いほど真球に近いことを表す。長径の長さとは、ミツトヨ社製のウルトラクイックビジョン、ＵＬＴＲＡ ＱＶ３５０−ＰＲＯ測定装置によって測定された長さをいう。
はんだめっき層１６を含めたＣｕ核ボール１０全体の直径は１〜１０００μｍであることが好ましい。この範囲にあると、球状のＣｕ核ボール１０を安定して製造でき、また、粒径を選定することによって電極端子間が狭ピッチである場合の接続短絡を抑制することができる。
はんだめっき層１６ははんだ合金であって、本実施の形態では、Ｓｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素からなる。
はんだめっき層１６の厚みは、核１２の粒径によっても相違するが径方向の片側１００μｍ以下が好ましい。例えば、粒径が３００μｍφの核１２であるときは、片側１〜１００μｍの厚みとなるようにはんだめっき層１６が形成される。十分なはんだ接合量を確保するためである。
めっき液としては、形成するはんだ組成に応じて公知のめっき液を適宜使用することができる。
以下、実施例及び比較例を挙げて本実施の形態を詳述する。なお、本実施の形態はこれらの実施例に限定されるものではない。
後述する各表で示す組成からなる核ボールの評価として、黄色度の評価と接合時の不良の評価を下記の基準に基づいて行った。
＜黄色度＞
核ボールの黄色度は、コニカミノルタ製ＣＭ−２６００ｄ型分光測色計を使用して測定した。Ｌ*ａ*ｂ*表色系における黄色度が８．５以下のものを「良」とし、各表では「○」で表示し、Ｌ*ａ*ｂ*表色系における黄色度が８．５超過のものを「不良」と判定し、各表では「×」と表示した。
＜接合時の不良＞
黄色度を測定した各サンプルと同じ製造バッチで作製した各実施例及び各比較例における組成からなる核ボール（サンプル）を１０個準備し、それぞれを基板に通常のリフロー処理により接合した。接合時の不良については、１０個全てのサンプルにおいて接合不良が測定されなかったものを「良」とし各表では「○」で表示した。他方、１つのサンプルでも接合時に位置ずれ又はボールミッシングが発生するか、１つのサンプルでも接合時に核がはじけ飛ばされたものを「不良」と判定し、表では「×」で表示した。
なお、実施例及び比較例における核ボール１０は、下記条件で作成された。
・核１２の直径 ：３００μｍ
・Ｎｉ下地めっき層１４の膜厚 ：片側２μｍ
・はんだめっき層１６の膜厚 ：片側１μｍ、片側１８μｍ又は３８μｍ
・Ｓｎめっき層２０を除く核ボール１０の直径：３０６μｍ、３４０μｍ又は３８０μｍ
Ｎｉ下地めっき層１４のめっき方法は、核がＣｕのサンプルについては、電気めっき工法（バレル電気めっき）を使用し、核が樹脂であるサンプルについては、無電解めっき工法を使用し、核がアルミニウムであるサンプルについては、核であるアルミニウムに対してダブルジンケート処理を施し、処理後のアルミニウムに対して、無電解めっき工法にてＮｉめっきを薄くめっきし、その後、電気めっき工法にて狙いの厚さに成長させる方法を使用した。
はんだめっき層１６のめっき方法は電気めっき工法（バレル電気めっき）にて作製した。
Ｓｎめっき層２０は、はんだめっき層１６を設けた核ボールを、Ｓｎと、Ａｇ及びＣｕ、Ｃｕ、Ａｇ、Ｓｂ、Ｉｎ又はＰｂを含む溶融液から引き上げた後で、Ｓｎの溶融液内に浸して形成した。より具体的には、はんだめっき層１６を形成した試料を、Ｓｎと、Ａｇ及びＣｕ、Ｃｕ、Ａｇ、Ｓｂ、Ｉｎ又はＰｂを含むめっき液から取り出し、洗浄、乾燥させた。
その後、試料をメタンスルホン酸Ｓｎ、有機酸及び界面活性剤を含むめっき液に投入し、各実施例及び各比較例（Ｓｎめっき層２０を形成しない比較例を除く）に記載のＳｎめっき層２０の厚さになるまでバレル電気めっきを行った。
下記表１では核の材質として銅を用い、はんだ層組成がＳＡＣ３０５からなる態様を実施例１乃至９として示している。下記表２でも核の材質として銅を用い、はんだ層組成がＳＡＣ３０５からなる態様を比較例１乃至９として示している。実施例１乃至３及び比較例１乃至３でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例４乃至６及び比較例４乃至６でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例７乃至９及び比較例７乃至９でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。なお、各表で示される「Ｓｎ層：はんだ層」は、Ｓｎ層厚さ（片側）／はんだ層（片側）×１００という式で算出されたものであり、片側のＳｎ層の厚みを片側のはんだ層の厚みで割った値を％で表示したものであり、他の表でも同じ意味である。また、比較例の表で示されている「下限値未満」というのは、Ｓｎ層の厚さがはんだ層の厚さの０．２１５％未満であることを意味し、比較例の表で示されている「上限値越え」というのは、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えていることを意味しており、他の表でも同じ意味である。実施例１乃至９のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例１乃至９のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表３では核の材質として銅を用い、はんだ層組成がＳｎＣｕ（Ｃｕ０．７Ｓｎ残部）からなる態様を実施例１０乃至１８として示している。下記表４でも核の材質として銅を用い、はんだ層組成がＳｎＣｕからなる態様を比較例１０乃至１８として示している。実施例１０乃至１２及び比較例１０乃至１２でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例１３乃至１５及び比較例１３乃至１５でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例１６乃至１８及び比較例１６乃至１８でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例１０乃至１８のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例１０乃至１８のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表５では核の材質として銅を用い、はんだ層組成がＳｎＡｇ（Ａｇ３．５Ｓｎ残部）からなる態様を実施例１９乃至２７として示している。下記表６でも核の材質として銅を用い、はんだ層組成がＳｎＡｇからなる態様を比較例１９乃至２７として示している。実施例１９乃至２１及び比較例１９乃至２１でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例２２乃至２４及び比較例２２乃至２４でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例２５乃至２７及び比較例２５乃至２７でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例１９乃至２７のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例１９乃至２７のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表７では核の材質として銅を用い、はんだ層組成がＳｎＳｂ（Ｓｂ１０Ｓｎ残部）からなる態様を実施例２８乃至３６として示している。下記表８でも核の材質として銅を用い、はんだ層組成がＳｎＳｂからなる態様を比較例２８乃至３６として示している。実施例２８乃至３０及び比較例２８乃至３０でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例３１乃至３３及び比較例３１乃至３３でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例３４乃至３６及び比較例３４乃至３６でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例２８乃至３６のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例２８乃至３６のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表９では核の材質として銅を用い、はんだ層組成がＳｎＩｎ（Ｉｎ４５Ｓｎ残部）からなる態様を実施例３７乃至４５として示している。下記表１０でも核の材質として銅を用い、はんだ層組成がＳｎＩｎからなる態様を比較例３７乃至４５として示している。実施例３７乃至３９及び比較例３７乃至３９でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例４０乃至４２及び比較例４０乃至４２でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例４３乃至４５及び比較例４３乃至４５でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例３７乃至４５のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例３７乃至４５のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表１１では核の材質として銅を用い、はんだ層組成がＳｎＰｂ（Ｐｂ３７Ｓｎ残部）からなる態様を実施例４６乃至５４として示している。下記表１２でも核の材質として銅を用い、はんだ層組成がＳｎＰｂからなる態様を比較例４６乃至５４として示している。実施例４６乃至４８及び比較例４６乃至４８でははんだ層の片側の厚さが１８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例４９乃至５１及び比較例４９乃至５１でははんだ層の片側の厚さが３８μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例５２乃至５４及び比較例５２乃至５４でははんだ層の片側の厚さが１μｍとなるが、Ｓｎ層の片側の厚さが異なっている。実施例４６乃至５４のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例４６乃至５４のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
下記表１３乃至表２４では核の材質としてアルミニウムを用いた以外は、表１乃至表１２で示した実施例１乃至５４及び比較例１乃至５４と同様にはんだ層組成をＳＡＣ３０５、ＳｎＣｕ（Ｃｕ０．７Ｓｎ残部）、ＳｎＡｇ（Ａｇ３．５Ｓｎ残部）、ＳｎＳｂ（Ｓｂ１０Ｓｎ残部）、ＳｎＩｎ（Ｉｎ４５Ｓｎ残部）及びＳｎＰｂ（Ｐｂ３７Ｓｎ残部）と変化させ、かつはんだ層の片側の厚さ及びＳｎ層の片側の厚さを変化させた。実施例５５乃至１０８のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例５５乃至１０８のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
下記表２５乃至表３６では核の材質として樹脂であるスチレン−ブタジエンブロック共重合体を用いた以外は、表１乃至表１２で示した実施例１乃至５４及び比較例１乃至５４、並びに表１３乃至表２４で示した実施例５５乃至１０８及び比較例５５乃至１０８と同様にはんだ層組成をＳＡＣ３０５、ＳｎＣｕ（Ｃｕ０．７Ｓｎ残部）、ＳｎＡｇ（Ａｇ３．５Ｓｎ残部）、ＳｎＳｂ（Ｓｂ１０Ｓｎ残部）、ＳｎＩｎ（Ｉｎ４５Ｓｎ残部）及びＳｎＰｂ（Ｐｂ３７Ｓｎ残部）と変化させ、かつはんだ層の片側の厚さ及びＳｎ層の片側の厚さを変化させた。実施例１０９乃至１６２のいずれにおいても黄色度及び接合時の不良の各々において良好な結果であることを確認できた。他方、比較例１０９乃至１６２のいずれにおいても黄色度又は接合時のいずれかが不良であることを確認できた。特にＳｎ層が設けられていない場合又はＳｎ層の厚さがはんだ層の厚さの０．２１５％未満である場合には黄色度での問題が発生し、他方、Ｓｎ層の厚さがはんだ層の厚さの３６％を超えている場合には接合時の不良が発生することを確認できた。
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
Figure 0006892621
本実施の形態では、核材料を電極上に搭載する工程と、搭載した核材料を加熱することによりバンプ電極を形成する工程と、を含むバンプ電極の形成方法も提供される。
核材料の形状は球体以外も含み、柱状のカラムやシート状等も含む。例えば上面及び底面の径：１〜１０００μｍ，高さ：１〜３０００μｍであるＣｕ製のカラムの表面へ片側１〜４μｍのＮｉ下地めっき層、Ｃｏ下地めっき層等を設け、実施例と同じ条件にてはんだめっき層を被覆した核カラムは、上述した実施例と同様の効果を得ることができ、黄色度及び接合時の不良の各々において良好な結果を得ることができる。
一例として、直径φ０．３０ｍｍ×高さ０．５３ｍｍからなるカラムを用い、Ｎｉめっき厚が片側２μｍとなっている態様を用いた結果を以下で示す。なお、はんだ層の厚さは、Ｎｉめっき厚を含んでいない値である。
Figure 0006892621
Figure 0006892621
上述した実施の形態の記載、実施例の記載及び図面の開示は、特許請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
１０ Ｃｕ核ボール
１２ 核
１４ 下地めっき層
１６ はんだめっき層（はんだ層）
２０ Ｓｎめっき層（Ｓｎ層）

Claims (6)

  1. 核と、前記核の外方に設けられたＳｎと、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｃｏ、Ｇｅ、Ｇａ，Ｆｅ、Ａｌ、Ｉｎ、Ｃｄ、Ｚｎ、Ｐｂ、Ａｕ、Ｐ、Ｓ、Ｓｉ、Ｔｉ、Ｍｇ、Ｐｄ及びＰｔのうち少なくともいずれか１つ以上の元素のみを含むはんだ合金からなるはんだ層と、前記はんだ層の外方に設けられたＳｎ層とを備え、
    前記はんだ層の厚さが片側１μｍ以上となり、
    前記Ｓｎ層の厚さが片側０．１μｍ以上となり、
    前記Ｓｎ層の厚さが前記はんだ層の厚さの０．２１５％以上３６％以下の厚さとなることを特徴とする核材料。
  2. 前記はんだ層が（Ｓｎ−Ａｇ−Ｃｕ）系はんだであることを特徴とする請求項1に記載の核材料。
  3. 前記核と前記はんだ層との間に、Ｎｉ、Ｃｏ、Ｎｉ−Ｃｏ、Ｎｉ―Ｐ及びＮｉ―Ｂのいずれかで形成された下地めっき層が設けられることを特徴とする請求項１又は２のいずれかに記載の核材料。
  4. 請求項１乃至３のいずれか１項に記載の核材料であって、核としてＣｕボール又はＣｕカラムが用いられていることを特徴とする核材料。
  5. 請求項１乃至４のいずれか１項に記載の核材料がはんだバンプとして使用されることを特徴とする電子部品。
  6. 請求項１乃至５のいずれか１項に記載の核材料を電極上に搭載する工程と、
    搭載した前記核材料を加熱することによりバンプ電極を形成する工程と、
    を備えることを特徴とするバンプ電極の形成方法。
JP2020151742A 2020-09-10 2020-09-10 核材料、電子部品及びバンプ電極の形成方法 Active JP6892621B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020151742A JP6892621B1 (ja) 2020-09-10 2020-09-10 核材料、電子部品及びバンプ電極の形成方法
TW110130842A TWI763582B (zh) 2020-09-10 2021-08-20 核材料、電子零件及凸塊電極之形成方法
EP21195017.5A EP3967443A1 (en) 2020-09-10 2021-09-06 Core material, electronic component and method for forming bump electrode
KR1020210118115A KR102312698B1 (ko) 2020-09-10 2021-09-06 핵 재료, 전자 부품 및 범프 전극의 형성 방법
CN202111049192.1A CN114171484B (zh) 2020-09-10 2021-09-08 芯材料、电子部件和凸点电极的形成方法
US17/472,032 US11495566B2 (en) 2020-09-10 2021-09-10 Core material, electronic component and method for forming bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020151742A JP6892621B1 (ja) 2020-09-10 2020-09-10 核材料、電子部品及びバンプ電極の形成方法

Publications (2)

Publication Number Publication Date
JP6892621B1 true JP6892621B1 (ja) 2021-06-23
JP2022045961A JP2022045961A (ja) 2022-03-23

Family

ID=76464591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020151742A Active JP6892621B1 (ja) 2020-09-10 2020-09-10 核材料、電子部品及びバンプ電極の形成方法

Country Status (6)

Country Link
US (1) US11495566B2 (ja)
EP (1) EP3967443A1 (ja)
JP (1) JP6892621B1 (ja)
KR (1) KR102312698B1 (ja)
CN (1) CN114171484B (ja)
TW (1) TWI763582B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573859A (en) * 1995-09-05 1996-11-12 Motorola, Inc. Auto-regulating solder composition
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
CN102672365A (zh) * 2011-03-07 2012-09-19 三星半导体(中国)研究开发有限公司 焊球及其制造方法
WO2015114798A1 (ja) * 2014-01-31 2015-08-06 千住金属工業株式会社 フラックスコートボール、はんだペースト、フォームはんだ及びはんだ継手
JP2019076928A (ja) * 2017-10-24 2019-05-23 千住金属工業株式会社 核材料およびはんだ継手およびバンプ電極の形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225901A (en) 1978-07-31 1980-09-30 Tideland Signal Corporation Lampchanger for a light
AU2003266588A1 (en) * 2002-09-27 2004-04-19 Neomax Materials Co., Ltd. Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure
JP4791685B2 (ja) * 2003-05-22 2011-10-12 シャープ株式会社 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
JP3924552B2 (ja) * 2003-06-16 2007-06-06 シャープ株式会社 導電性ボールおよびそれを用いた電子部品の外部電極形成方法
KR101049520B1 (ko) * 2011-03-04 2011-07-15 덕산하이메탈(주) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
WO2013141166A1 (ja) 2012-03-23 2013-09-26 株式会社Ｎｅｏｍａｘマテリアル はんだ被覆ボールおよびその製造方法
SG11201408151XA (en) * 2012-06-06 2015-01-29 Enplas Corp Electric contact and socket for electric parts
JP6079374B2 (ja) 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末の製造方法及びこの粉末を用いたハンダ用ペースト
KR101563884B1 (ko) * 2013-12-26 2015-10-28 주식회사 휘닉스소재 코어 솔더 볼, 이의 제조 방법 및 이를 포함하는 전자부품
KR20150105777A (ko) * 2014-03-10 2015-09-18 삼성전기주식회사 솔더볼 및 이를 포함하는 회로 기판
KR101699256B1 (ko) * 2014-06-30 2017-01-24 엠케이전자 주식회사 솔더볼 및 이를 이용한 반도체 장치
JP6459293B2 (ja) * 2014-08-18 2019-01-30 日立金属株式会社 はんだ被覆ボールおよびその製造方法
WO2016071971A1 (ja) * 2014-11-05 2016-05-12 千住金属工業株式会社 はんだ材料、はんだペースト、フォームはんだ、はんだ継手、およびはんだ材料の管理方法
JP6106154B2 (ja) * 2014-12-26 2017-03-29 千住金属工業株式会社 はんだ材料の製造方法
KR101811992B1 (ko) * 2015-02-25 2017-12-26 엠케이전자 주식회사 무플럭스 접합용 솔더볼, 그의 제조 방법 및 솔더 범프 형성 방법
US20160244891A1 (en) * 2015-02-25 2016-08-25 Mk Electron Co., Ltd. Solder ball for fluxless bonding, method of manufacturing the same, and method of forming solder bump
JP5850199B1 (ja) * 2015-06-29 2016-02-03 千住金属工業株式会社 はんだ材料、はんだ継手およびはんだ材料の検査方法
US10679930B2 (en) * 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package
US9802274B2 (en) * 2016-03-21 2017-10-31 Indium Corporation Hybrid lead-free solder wire
JP6217836B1 (ja) * 2016-12-07 2017-10-25 千住金属工業株式会社 核材料および半導体パッケージおよびバンプ電極の形成方法
JP6493603B1 (ja) * 2018-06-12 2019-04-03 千住金属工業株式会社 Ｃｕ核ボール、はんだ継手、はんだペースト及びフォームはんだ
JP6572995B1 (ja) * 2018-06-12 2019-09-11 千住金属工業株式会社 Ｃｕ核ボール、はんだ継手、はんだペースト及びフォームはんだ
JP2020151742A (ja) 2019-03-19 2020-09-24 東洋製罐株式会社 レーザー刻印装置及びレーザー刻印方法
JP6761199B1 (ja) * 2019-10-25 2020-09-23 千住金属工業株式会社 核材料、電子部品及びバンプ電極の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573859A (en) * 1995-09-05 1996-11-12 Motorola, Inc. Auto-regulating solder composition
JP2007075856A (ja) * 2005-09-14 2007-03-29 Nippon Steel Materials Co Ltd Ｃｕコアボール
CN102672365A (zh) * 2011-03-07 2012-09-19 三星半导体(中国)研究开发有限公司 焊球及其制造方法
WO2015114798A1 (ja) * 2014-01-31 2015-08-06 千住金属工業株式会社 フラックスコートボール、はんだペースト、フォームはんだ及びはんだ継手
JP2019076928A (ja) * 2017-10-24 2019-05-23 千住金属工業株式会社 核材料およびはんだ継手およびバンプ電極の形成方法

Also Published As

Publication number Publication date
CN114171484A (zh) 2022-03-11
KR102312698B1 (ko) 2021-10-15
US11495566B2 (en) 2022-11-08
JP2022045961A (ja) 2022-03-23
TWI763582B (zh) 2022-05-01
CN114171484B (zh) 2023-07-25
US20220077093A1 (en) 2022-03-10
EP3967443A1 (en) 2022-03-16
TW202210215A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
JP6217836B1 (ja) 核材料および半導体パッケージおよびバンプ電極の形成方法
KR102498103B1 (ko) 납 프리 및 안티몬 프리의 땜납 합금, 땜납 볼, 볼 그리드 어레이 그리고 솔더 조인트
TWI695892B (zh) 焊球、焊料接頭及接合方法
US20240100635A1 (en) Core material, electronic component and method for forming bump electrode
JP7025679B2 (ja) 鉛フリーかつアンチモンフリーのはんだ合金、はんだボール、およびはんだ継手
TWI771903B (zh) 無鉛且無銻之焊料合金、焊球、及焊料接頭
KR101739239B1 (ko) 플럭스 코트 볼, 납땜 조인트 및 플럭스 코트 볼의 제조 방법
KR101983510B1 (ko) 핵재료 및 납땜 이음 및 범프 전극의 형성 방법
JP6892621B1 (ja) 核材料、電子部品及びバンプ電極の形成方法
CN115397605B (en) Lead-free and antimony-free solder alloy, solder ball and solder joint
JP2005296983A (ja) はんだ合金およびはんだボール
KR20230087565A (ko) 땜납 합금, 땜납 볼, 및 땜납 이음

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200914

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6892621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150