KR101699256B1 - 솔더볼 및 이를 이용한 반도체 장치 - Google Patents

솔더볼 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR101699256B1
KR101699256B1 KR1020140081222A KR20140081222A KR101699256B1 KR 101699256 B1 KR101699256 B1 KR 101699256B1 KR 1020140081222 A KR1020140081222 A KR 1020140081222A KR 20140081222 A KR20140081222 A KR 20140081222A KR 101699256 B1 KR101699256 B1 KR 101699256B1
Authority
KR
South Korea
Prior art keywords
plating layer
tin
solder ball
nanoparticles
silver
Prior art date
Application number
KR1020140081222A
Other languages
English (en)
Other versions
KR20160002206A (ko
Inventor
문정탁
손재열
산토쉬 쿠마루
김응재
김휘중
Original Assignee
엠케이전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠케이전자 주식회사 filed Critical 엠케이전자 주식회사
Priority to KR1020140081222A priority Critical patent/KR101699256B1/ko
Priority to US14/446,788 priority patent/US9391039B2/en
Publication of KR20160002206A publication Critical patent/KR20160002206A/ko
Application granted granted Critical
Publication of KR101699256B1 publication Critical patent/KR101699256B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 솔더볼 및 이를 이용한 반도체 장치에 관한 것으로서, 보다 구체적으로는 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 솔더볼에 관한 것이다. 여기서, 상기 제 2 도금층은 주석(Sn)-은(Ag)-구리(Cu)를 포함하고, 상기 제 2 도금층 내에 Ag3Sn 또는 Ag-Sn 화합물인 나노입자가 존재할 수 있다. 본 발명의 솔더볼은 구형도와 스탠드 오프 특성이 우수하여 접속 신뢰도가 뛰어나 집적도가 높은 반도체 장치를 구현할 수 있게 하는 효과가 있다.

Description

솔더볼 및 이를 이용한 반도체 장치 {Solder ball and a semiconductor device employing the same}
본 발명은 솔더볼 및 이를 이용한 반도체 장치에 관한 것으로서, 보다 구체적으로는 구형도와 스탠드 오프 (stand off) 특성이 우수하여 접속 신뢰도가 뛰어난 솔더볼 및 이를 이용한 집적도가 높은 반도체 장치에 관한 것이다.
전자 제품에 대한 소형화와 고성능화가 요구됨에 따라 기판 상에 실장되는 반도체 장치들도 소형화와 함께 단자들의 수가 증가하고 있다. 이에 따라 단자들의 소형화와 밀집화가 요구받고 있다.
솔더볼을 더욱 소형으로 제조함에 따라 진구성을 유지하기가 더 어려워지고 있을 뿐만 아니라 인접 솔더볼들 사이의 브릿지를 방지할 수 있고, 또한 기판과 반도체 장치를 신뢰성 높게 접속할 수 있을 것이 요구받고 있기 때문에 솔더볼 소재의 특성에 있어서 개선이 요구되고 있다.
일본특허공보 제4488642호
본 발명이 이루고자 하는 첫 번째 기술적 과제는 구형도와 스탠드 오프 (stand off) 특성이 우수하여 접속 신뢰도가 뛰어난 솔더볼을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 상기 솔더볼을 채용하여 집적도가 높은 반도체 장치를 제공하는 것이다.
본 발명의 일 태양은 상기 첫 번째 기술적 과제를 이루기 위하여, 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 주석계 솔더볼을 제공한다. 이 때, 상기 제 2 도금층은 주석(Sn)-은(Ag)-구리(Cu)를 포함하고, 상기 제 2 도금층 내에 Ag3Sn 나노입자가 존재할 수 있다.
특히, 상기 Ag3Sn 나노입자는 상기 제 2 도금층에 걸쳐서 실질적으로 균일하게 분포할 수 있으며, 상기 Ag3Sn 나노입자의 직경은 약 0.06 ㎛ 내지 약 1.8 ㎛일 수 있다.
또, 상기 솔더볼의 리플로우(reflow) 후의 진구도(眞球度)는 0.95 이상일 수 있다. 또한, 상기 제 2 도금층은 은(Ag)을 약 0.5 중량% 이상 약 4 중량% 이하, 구리(Cu)를 1.5 중량% 이하로 포함할 수 있고, 특히 상기 제 2 도금층이 구리(Cu)를 포함하지 않도록 구성될 수 있다.
선택적으로, 상기 제 2 도금층은 은(Ag)을 약 2.5 중량% 내지 약 3.5 중량%, 구리(Cu) 약 0.4 중량% 내지 약 1.2 중량%, 잔부 주석(Sn) 및 불가피 불순물로 구성될 수 있다.
또, 상기 제 2 도금층은 자신의 표면에 주석 결정립층을 더 포함할 수 있으며, 상기 주석 결정립층의 주석 결정립의 평균 직경은 약 1 ㎛ 내지 약 10 ㎛일 수 있다.
본 발명의 다른 태양은 상기 첫 번째 기술적 과제를 이루기 위하여, 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 주석계 솔더볼을 제공한다. 이 때, 상기 제 2 도금층은 주석(Sn)-은(Ag)-구리(Cu)를 포함하고, 상기 제 2 도금층 내에 Ag-Sn 나노입자가 존재하고, 상기 Ag-Sn 나노입자는 은(Ag) 약 10 중량% 내지 약 90 중량%, 주석 약 90 중량% 내지 약 10 중량%, 기타 불가피 불순물로 이루어질 수 있다.
특히, 상기 Ag-Sn 나노입자는 상기 제 2 도금층에 걸쳐서 실질적으로 균일하게 분포할 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 복수의 제 1 단자들이 형성된 기판; 상기 기판 상에 실장되고, 상기 복수의 제 1 단자들에 대응되는 복수의 제 2 단자들을 갖는 반도체 장치; 및 대응되는 상기 제 1 단자들과 상기 제 2 단자들을 각각 연결하는 솔더 범프를 포함하는 반도체 부품을 제공한다. 이 때, 상기 솔더 범프는 위에서 설명한 주석계 솔더볼일 수 있다.
본 발명의 솔더볼은 구형도와 스탠드 오프 (stand off) 특성이 우수하여 접속 신뢰도가 뛰어나 집적도가 높은 반도체 장치를 구현할 수 있게 하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 솔더볼을 개념적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 나타낸다.
도 3a 및 도 3b는 비교예 2의 솔더볼의 단면의 일부를 나타낸 전자현미경 사진들이다.
도 4a 및 도 4b는 실시예 2의 솔더볼의 단면의 일부를 나타낸 전자현미경 사진들이다.
도 5는 비교예 1의 솔더볼들이 리플로우 후에 브릿지되어 있는 모습을 나타낸 확대사진이다.
도 6은 실시예 3의 솔더볼이 리플로우 후에도 우수한 구형도를 유지하고 있는 모습을 나타낸 확대사진이다.
도 7a는 비교예 4의 솔더볼의 표면을 확대한 전자현미경 사진이다.
도 7b는 도 7a의 솔더볼에 대하여 플라즈마 이온 처리를 수행한 후의 표면을 나타낸 전자현미경 사진이다.
도 8a는 실시예 7의 솔더볼의 표면을 확대한 전자현미경 사진이다.
도 8b는 도 8a의 솔더볼에 대하여 플라즈마 이온 처리를 수행한 후의 표면을 나타낸 전자현미경 사진이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
본 발명은 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 솔더볼을 제공한다.
도 1은 본 발명의 일 실시예에 따른 솔더볼(100)을 개념적으로 나타낸 단면도이다.
도 1을 참조하면, 코어볼(110) 위에 제 1 도금층(120)과 제 2 도금층(130)이 순차 적층되는 솔더볼(100)이 제공된다.
상기 코어볼(110)은 일반적인 금속 또는 유기재료로 이루어질 수도 있고, 유기/유기 복합재 또는 유/무기 복합재로 이루어질 수 있다.
예를 들면, 상기 유기재료의 코어볼은 플라스틱 재질의 코어볼일 수 있으며, 상기 플라스틱 재질의 코어볼은 에폭시계, 멜라민-포름알데히드계, 벤조구아나민-포름알데히드계, 디비닐벤젠, 디비닐에테르, 올리고 또는 폴리디아크릴레이트, 알킬렌비스아크릴아미드 수지와 같은 열경화성 수지를 포함하는 플라스틱 코어, 폴리염화비닐, 폴리에틸렌, 폴리스틸렌, 나일론, 폴리아세탈 수지와 같은 열가소성 수지를 포함하는 플라스틱 코어, 천연고무와 합성고무와 같은 탄성체 코어 등을 포함할 수 있다. 또한 열경화성 수지와 열가소성 수지를 혼용한 수지로 형성된 플라스틱 코어를 포함할 수 있다.
상기 한편, 플라스틱 재질의 코어볼은 중합체 합성방법 사용하여 형성될 수 있다. 일 예로서, 현탁, 유화, 분산중합법 등의 합성방법을 통해 약 20 ㎛ 내지 약 300 ㎛의 지름을 갖도록 형성될 수 있다.
금속재질의 코어볼은, 예를 들면, 순수 Cu 또는 Cu의 합금 등으로 구성될 수 있다.
상기 코어볼(110)의 위에는 제 1 도금층(120)이 제공될 수 있다. 상기 제 1 도금층(120)은 상기 코어볼(110)의 직접 위에 형성될 수도 있고, 다른 물질층을 개재하여 상기 코어볼(110)의 위에 형성될 수도 있다.
상기 제 1 도금층(120)의 성분은 특별히 한정하지 않으나 금(Au), 은(Ag), 니켈(Ni), 아연(Zn), 주석(Sn), 알루미늄(Al), 크롬(Cr), 안티몬(Sb) 등의 금속 등이 사용될 수 있다. 이들은 단독 또는 2종 이상을 병용되어 사용될 수도 있다. 예를 들면, 상기 제 1 도금층(120)은 일반적으로 널리 알려진 도금방법으로 형성될 수 있다. 본 실시예의 제 1 도금층(120)은 니켈을 이용한 전해 도금 또는 무전해 도금 방법을 수행하여 형성될 수 있다.
상기 제 1 도금층(120)을 형성할 때, 상기 제 1 도금층(120)의 표면의 조도(粗度, roughness)를 향상시키기 위하여 광택재(brightener)가 사용되기도 한다. 즉, 광택재를 사용함으로써 보다 매끈한 표면의 제 1 도금층(120)을 얻을 수도 있다. 상기 광택재는, 예를 들면, 폴리에틸렌글리콜 등의 폴리에테르계 화합물과 같은 산소 함유 유기화합물; 3급 아민 화합물, 4급 암모늄 화합물과 같은 질소 함유 유기화합물; 및/또는 술포네이트 기를 갖는 황 함유 유기화합물 등일 수 있지만 여기에 한정되는 것은 아니다.
그러나, 광택재를 사용하여 매끈하게 얻어진 제 1 도금층(120)으로 인해 오히려 상기 제 1 도금층(120)과 상기 제 2 도금층(130) 사이의 접착성이 열화될 수 있기 때문에 제 1 도금층(120)의 형성 시에 광택재의 사용이 생략될 수 있다.
상기 제 1 도금층(120)의 두께는 약 1 ㎛ 내지 약 5 ㎛일 수 있다.
상기 제 1 도금층(120)의 표면 위에는 제 2 도금층(130)이 더 형성될 수 있다.
상기 제 2 도금층(130)의 성분은 특별히 한정하지 않으나 금(Au), 은(Ag), 니켈(Ni), 아연(Zn), 주석(Sn), 마그네슘(Mg), 알루미늄(Al), 크롬(Cr), 구리(Cu), 안티몬(Sb) 등의 금속 등이 사용될 수 있다. 이들은 단독 또는 2종 이상을 병용되어 사용될 수도 있다. 예를 들면, 상기 제 2 도금층(130)은 Sn 및 Sn을 포함한 합금인 SnAg, SnAgCu, SnCu, SnZn, SnMg, SnAl등이 사용될 수 있다.
Sn이 단독으로 사용될 경우 녹는점의 상승으로 인해 리플로우 온도가 과도하게 높아지고, 그 결과 반도체 부품들의 수명 저하를 초래할 수 있다. 때문에, Ag, Cu 등을 첨가함으로써 녹는점을 낮출 수 있다.
상기 제 2 도금층(130)의 두께는 약 5 ㎛ 내지 약 50㎛일 수 있으며, 상기 제 2 도금층(130)의 부피는 코어볼(110) 부피의 약 70% 내지 약 150%일 수 있다. 만일 상기 제 2 도금층(130)의 부피가 코어볼(110)의 부피와 대비하여 너무 작으면 패드(pad)와의 반응성이 떨어져서 미싱볼(missing ball)이 발생할 수 있다. 반대로, 상기 제 2 도금층(130)의 부피가 코어볼(110)의 부피와 대비하여 너무 크면, 상기 제 2 도금층(130)에서 보이드(void)가 발생할 수 있으며, 열전도도 감소와 낙하 및 열 충격에 대한 저항의 감소로 이어질 수 있다.
본 실시예의 제 2 도금층(130)은 예를 들면, 주석(Sn)-은(Ag)-구리(Cu)의 3원계 합금일 수 있다. 상기 제 2 도금층(130)이 주석(Sn)-은(Ag)-구리(Cu)의 3원계 합금인 경우, 상기 제 2 도금층(130)에는 주석(Sn), 은(Ag) 및 구리(Cu)가 균일하게 분포할 수 있으며, 나아가 Ag3Sn의 금속간 화합물(intermetallic compound, IMC)의 나노 입자(132) 및/또는 Ag-Sn 화합물의 나노 입자(134)가 존재할 수 있다.
상기 Ag3Sn의 IMC 나노 입자(132) 및/또는 상기 Ag-Sn의 나노 입자(134)는 상기 제 2 도금층(130) 내에 실질적으로 균일하게 분포할 수 있다. 이들 Ag3Sn의 IMC 나노 입자(132) 및/또는 Ag-Sn 화합물의 나노 입자(134)는 주사전자현미경(scanning electron microscope, SEM), 투과전자현미경(transmission electron microscope, TEM)과 같은 전자현미경을 통하여 관찰할 수 있다.
상기 Ag3Sn의 IMC 나노 입자(132)는 평균 직경이 약 0.06 ㎛ 내지 약 1.8 ㎛일 수 있다. 상기 Ag3Sn 나노 입자(132)의 평균 직경은, 관찰되는 Ag3Sn 나노 입자(132)의 최장축의 길이로 정의할 수 있다. 선택적으로, 상기 Ag3Sn의 IMC 나노 입자(132)의 평균 직경은 이미지 처리 장치를 갖춘 소프트웨어를 이용하여 얻어질 수도 있다.
상기 Ag-Sn 나노 입자(134)는 평균 직경이 약 0.06 ㎛ 내지 약 1.8 ㎛일 수 있다. 상기 Ag-Sn 나노 입자(134)의 평균 직경은, 관찰되는 Ag-Sn 나노 입자(134)의 최장축의 길이로 정의할 수 있다. 선택적으로, 상기 Ag-Sn 나노 입자(134)의 평균 직경은 이미지 처리 장치를 갖춘 소프트웨어를 이용하여 얻어질 수도 있다.
상기 Ag-Sn 나노 입자(134)는 은(Ag) 약 10 중량% 내지 약 90 중량%, 주석(Sn) 약 90 중량% 내지 약 10 중량%, 그리고 기타 불가피한 불순물로 이루어질 수 있다. 특히, 상기 Ag-Sn 나노 입자(134)는 은(Ag) 약 50 중량% 내지 약 90 중량%, 주석(Sn) 약 50 중량% 내지 약 10 중량%, 그리고 기타 불가피한 불순물로 이루어질 수 있다.
상기 제 2 도금층(130)은 은(Ag)을 약 0.5 중량% 이상 약 4 중량% 이하로 포함할 수 있다. 또한 상기 제 2 도금층(130)은 구리(Cu)를 약 1.5 중량% 이하로 포함할 수 있다. 선택적으로, 상기 제 2 도금층(130)은 구리(Cu)를 포함하지 않을 수 있다.
또는, 상기 제 2 도금층(130)은 은(Ag)을 약 2.5 중량% 내지 약 3.5 중량%, 구리(Cu) 약 0.4 중량% 내지 약 1.2 중량%, 잔부 주석(Sn) 및 불가피 불순물로 구성될 수 있다.
상기 제 2 도금층(130)의 표면에는 주석 결정립층(140)이 더 제공될 수 있다. 상기 주석 결정립층(140)은 주석의 결정립들로 이루어진 층일 수 있다. 상기 주석의 결정립들은 평균 직경이 약 1 ㎛ 내지 약 10 ㎛일 수 있다.
상기 제 2 도금층(130)은 일반적으로 널리 알려진 도금방법으로 형성될 수 있다. 이를 위하여 주석(Sn), 은(Ag), 및 구리(Cu)를 포함하는 도금조에 은 안정제를 첨가한 후 1 ASD (ampere per square decimeter) 이하의 낮은 전류밀도의 전류를 인가하여 전해도금을 수행한다.
상기 제 2 도금층(130)을 형성하기 위한 도금조의 주석(Sn)의 농도는 약 0.1 M 내지 약 1 M, 은(Ag)의 농도는 약 0.005 M 내지 약 0.05 M, 구리(Cu)의 농도는 약 1×10-5 M 내지 약 5×10-4 M일 수 있다.
상기 은 안정제의 농도는 약 0.01 M 내지 약 0.5 M일 수 있다. 상기 은 안정제의 농도가 너무 낮을 경우 Ag3Sn 나노입자(132) 또는 Ag-Sn 나노입자(134)의 분포가 불균일해짐으로써 추후 형성되는 범프의 구형도(진구도)가 악화될 수 있다. 범프의 구형도가 악화되면 인접하는 다른 범프와의 브릿지 가능성이 높아지기 때문에 접속 신뢰도가 악화될 수 있다. 반대로, 상기 은 안정제의 농도가 너무 높을 경우 제 2 도금층(130)을 형성하기 위한 도금액의 조성이 도금 시간에 따라 변화하여 제 2 도금층(130)의 조성이 일정하지 않게 될 수 있다.
한편, 상기 안정제로서, 예를 들면, 1차 아민, 2차 아민 또는 3차 아민과 같은 아민 화합물, 암모늄 카바메이트 화합물, 암모늄 카보네이트 화합물, 암모늄 바이카보네이트계 화합물, 포스핀(phosphine)이나 포스파이트(phosphite)와 같은 인 화합물, 티올(thiol)이나 설파이드(sulfide)와 같은 황 화합물 및 이들의 혼합물로 구성되는 군으로부터 선택될 수 있다. 구체적으로 예를 들면, 아민화합물로는 메틸아민, 에틸아민, n-프로필아민, 이소프로필아민, n-부틸아민, 이소부틸아민, 이소아밀아민, n-헥실아민, 2-에틸헥실아민, n-헵틸아민, n-옥틸아민, 이소옥틸아민, 노닐아민, 데실아민, 도데실아민, 헥사데실아민, 옥타데실아민, 도코데실아민, 시클로프로필아민, 시클로펜틸아민, 시클로헥실아민, 알릴아민, 히드록시아민, 암모늄하이드록사이드, 메톡시아민, 2-에탄올아민, 메톡시에틸아민, 2-히드록시 프로필아민, 메톡시프로필아민, 시아노에틸아민, 에톡시아민, n-부톡시아민, 2-헥실옥시아민, 메톡시에톡시에틸아민, 메톡시에톡시에톡시에틸아민, 디에틸아민, 디프로필아민, 디에탄올아민, 헥사메틸렌이민, 모폴린, 피페리딘, 피페라진, 에틸렌디아민, 프로필렌디아민, 헥사메틸렌디아민, 트리에틸렌디아민, 2,2-(에틸렌디옥시)비스에틸아민, 트리에틸아민, 트리에탄올아민, 피롤, 이미다졸, 벤조트리아졸(benzotriazole), 3-아미노-1,2,4-트리아졸, 피리딘, 아미노아세트알데히드 디메틸 아세탈, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 아닐린, 아니시딘, 아미노벤조니트릴, 벤질아민 및 그 유도체, 그리고 폴리알릴아민이나 폴리에틸렌이민과 같은 고분자 화합물 및 그 유도체 등과 같은 아민 화합물을 들 수 있고, 암모늄 화합물로서 구체적으로 예를 들면, 암모늄 카바메이트계 화합물은 암모늄 카바메이트, 에틸암모늄 에틸카바메이트, 이소프로필암모늄 이소프로필카바메이트, n-부틸암모늄 n-부틸카바메이트, 이소부틸암모늄 이소부틸카바메이트, t-부틸암모늄 t-부틸카바메이트, 2-에틸헥실암모늄 2-에틸헥실카바메이트, 옥타데실암모늄 옥타데실카바메이트, 2-메톡시에틸암모늄 2-메톡시에틸카바메이트, 2-시아노에틸암모늄 2-시아노에틸카바메이트, 디부틸암모늄 디부틸카바메이트, 디옥타데실암모늄 디옥타데실카바메이트, 메틸데실암모늄 메틸데실카바메이트, 헥사메틸렌이민암모늄 헥사메틸렌이민카바메이트, 모폴리늄 모폴린카바메이트, 피리디늄 에틸헥실카바메이트, 트리에틸렌디아미늄 이소프로필카바메이트, 벤질암모늄 벤질카바메이트, 트리에톡시실릴프로필암모늄 트리에톡시실릴프로필카바메이트 및 그 유도체 등을 들 수 있고, 암모늄 카보네이트계 화합물은 암모늄 카보네이트, 에틸암모늄 에틸카보네이트, 이소프로필암모늄 이소프로필카보네이트, n-부틸암모늄 n-부틸카보네이트, 이소부틸암모늄 이소부틸카보네이트, t-부틸암모늄 t-부틸카보네이트, 2-에틸헥실암모늄 2-에틸헥실카보네이트, 2-메톡시에틸암모늄 2-메톡시에틸카보네이트, 2-시아노에틸암모늄 2-시아노에틸카보네이트, 옥타데실암모늄 옥타데실카보네이트, 디부틸암모늄 디부틸카보네이트, 디옥타데실암모늄 디옥타데실카보네이트, 메틸데실암모늄 메틸데실카보네이트, 헥사메틸렌이민암모늄 헥사메틸렌이민카보네이트, 모폴린암모늄 모폴린카보네이트, 벤질암모늄 벤질카보네이트, 트리에톡시실릴프로필암모늄 트리에톡시실릴프로필카보네이트, 트리에틸렌디아미늄 이소프로필카보네이트 및 그 유도체 등이 있으며, 암모늄 바이카보네이트계 화합물은 암모늄 바이카보네이트, 이소프로필암모늄 바이카보네이트, t-부틸암모늄 바이카보네이트, 2-에틸헥실암모늄 바이카보네이트, 2-메톡시에틸암모늄 바이카보네이트, 2-시아노에틸암모늄 바이카보네이트, 디옥타데실암모늄 바이카보네이트, 피리디늄 바이카보네이트, 트리에틸렌디아미늄 바이카보네이트 및 그 유도체 등을 들 수 있다. 또한 인 화합물로는 모노(2-에틸헥실)-2-에틸헥실포스포네이트, 비스(2-에틸헥실)포스페이트, 비스(2-에틸헥실)포스파이트, 일반식 R3P 또는 (RO)3P으로 나타내어지는 인화합물로서 여기에서 R은 탄소수 C1 내지 C20의 알킬 또는 아릴기를 나타내고 대표적으로 트리부틸포스핀, 트리페닐포스핀, 트리에틸포스파이트 및 트리페닐포스파이트 등을 들 수 있다. 그리고 황 화합물로서 예를 들면, 부탄티올, n-헥산티올, 디에틸 설파이드, 테트라히드로티오펜 등이 있다.
상기 은 안정제는 용매 내에 분산되어 사용될 수 있는데, 용매의 예는 물; 메탄올, 에탄올, 이소프로판올, 1-메톡시프로판올, 부탄올, 에틸헥실 알코올, 터피네올과 같은 알코올류; 에틸렌글리콜, 글리세린과 같은 글리콜류; 에틸아세테이트, 부틸아세테이트, 메톡시프로필아세테이트, 카비톨아세테이트, 에틸카비톨아세테이트와 같은 아세테이트류; 메틸셀로솔브, 부틸셀로솔브, 디에틸에테르, 테트라히드로퓨란, 디옥산과 같은 에테르류; 메틸에틸케톤, 아세톤, 디메틸포름아미드, 1-메틸-2-피롤리돈과 같은 케톤류; 헥산, 헵탄, 도데칸, 파라핀 오일과 같은 탄화수소계 용매; 벤젠, 톨루엔, 자일렌과 같은 방향족 용매; 클로로포름, 메틸렌클로라이드, 카본테트라클로라이드와 같은 할로겐 치환 용매; 아세토니트릴, 디메틸술폭사이드 또는 이들의 혼합용매 등을 포함한다.
상기 전해도금을 수행하기 위하여 인가하는 전류의 전류 밀도는 1 ASD 이하로서, 특히 약 0.2 ASD 내지 약 0.7 ASD일 수 있고, 약 0.3 ASD 내지 약 0.5 ASD인 것이 바람직하다. 만일 전해도금을 수행하기 위하여 인가하는 전류의 전류 밀도가 너무 높으면 표면의 결정립 밀도가 감소하고 제 2 도금층(130) 내에 보이드가 발생할 수 있다. 반대로 인가하는 전류의 전류 밀도가 너무 낮으면 도금 속도가 과도하게 느려 작업성이 나쁘다.
상기 제 2 도금층(130)의 표면에는 주석 결정립층(140)이 존재할 수 있다. 즉, 상기 제 2 도금층(130)의 표면을 바라보았을 때 다수의 주석 결정립들이 밀집되어 있으며 상기 주석 결정립들의 평균 직경은 약 1 ㎛ 내지 약 10 ㎛이다. 만일 상기 주석 결정립들의 평균 직경이 너무 작거나 또는 너무 크면 솔더볼의 범프와 페이스트간의 웨팅(wetting)이 미진하게 되어 소위 헤드-인-필로우(head-in-pillow) 불량이 발생하기 쉬워지게 되고 접합이 불량하게 된다.
이 때 주석 결정립들의 직경은 해당 결정립의 최장 길이인 것으로 정의하고, 평균 직경은 소프트웨어를 이용하여 표면 결정립의 이미지 처리를 수행함으로써 얻어질 수도 있고, 소정 길이의 선분을 지나는 결정립의 개수를 계수함으로써 계산될 수도 있다.
상기 주석 결정립층(140)의 표면은 제조 방법에 따라 마찰에 의하여 마멸된 상태일 수 있다. 다시 말해, 제 1 도금층(120)이 표면에 형성된 코어볼(110)을 배럴(barrel) 내에서 회전시키면서 제 2 도금층(130)을 형성하는 도금을 수행하는 경우, 솔더볼들이 서로 마찰되면서 표면이 마멸되어 있을 수 있다. 이러한 경우에는 표면을 관찰하는 것만으로는 결정립들이 뚜렷하지 않을 수 있다. 단순히 솔더볼들 사이의 마멸로 인해 표면 결정립들의 형상이 뚜렷하지 않은 경우에는 플라스마 등을 이용한 표면 이온 식각을 통하여 마멸된 부분을 제거함으로써 표면 결정립들의 크기와 형상을 확인할 수 있다.
도 1에서는 제 2 도금층(130)의 표면의 일부로서 주석 결정립층(140)을 표시하였으며, 점선으로 표시된 부분이 여기에 계면이 형성됨을 의미하는 것은 아니다.
본 발명의 다른 태양은 반도체 부품을 제공한다. 도 2는 본 발명의 일 실시예에 따른 반도체 부품(200)을 나타낸다.
도 2를 참조하면, 복수의 제 1 단자들(212)이 형성된 기판(210)이 제공된다. 상기 기판(210)은, 예를 들면, 인쇄회로 기판(printed circuit board, PCB) 또는 연성 인쇄회로 기판(flexible printed circuit board, FPCB)일 수 있다.
상기 복수의 제 1 단자들(212)은 그 위에 범프가 결합될 수 있는 범프 패드일 수 있으며 단일의 금속층 또는 복수의 금속이 적층된 구조를 가질 수 있다. 또한, 상기 제 1 단자들(212)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 또는 이들의 2종 이상의 합금으로 될 수 있지만 여기에 한정되는 것은 아니다.
상기 기판(210) 상에는 상기 복수의 제 1 단자들(212)에 대응되는 복수의 제 2 단자들(222)을 갖는 반도체 장치(220)가 실장될 수 있다. 상기 제 2 단자들(222)을 갖는 반도체 장치(220)는, 예를 들면, 플래시 메모리, 상변화 메모리(phase-change RAM, PRAM), 저항 메모리(resistive RAM, RRAM), 강유전체 메모리(ferroelectric RAM, FeRAM), 고체자기 메모리(magnetic RAM, MRAM), 논리 소자(logic device), 컨트롤러 등일 수 있지만 여기에 한정되지 않는다. 상기 플래시 메모리는, 예를 들면 낸드(NAND) 플래시 메모리일 수 있다. 상기 반도체 장치(220)는 하나의 반도체 칩으로 이루어질 수도 있고, 여러 개의 반도체 칩들이 적층된 것일 수도 있다. 또한, 상기 반도체 장치(220)는 그 자체가 하나의 반도체 칩일 수도 있고, 패키지 기판 위에 반도체 칩이 실장되고 상기 반도체 칩이 봉지재에 의하여 봉지된 반도체 패키지일 수도 있다.
복수의 상기 제 1 단자들(212)과 여기에 각각 대응되는 복수의 상기 제 2 단자들(222)은 솔더 범프(230)에 의하여 연결될 수 있다. 이 때, 상기 솔더 범프(230)는 위에서 설명한 주석계 솔더볼을 이용하여 형성된 것일 수 있다.
이와 같은 솔더 범프(230)로 기판(210)과 반도체 장치(220)를 연결하는 경우, 구형도와 스탠드 오프 (stand off) 특성이 우수하여 접속 신뢰도가 뛰어나 집적도가 높은 반도체에 유용하게 사용될 수 있다.
이하, 구체적인 실시예 및 비교예를 가지고 본 발명의 구성 및 효과를 보다 상세히 설명하지만, 이들 실시예는 단지 본 발명을 보다 명확하게 이해시키기 위한 것일 뿐 본 발명의 범위를 한정하고자 하는 것은 아니다.
지름 180 ㎛의 구리 코어볼을 다수 준비한 후 표면에 형성된 산화막을 제거하기 위하여 환원성 수용액에서 세정하였다. 세정액으로는 10% 농도의 황산 수용액을 사용하였고, 표면 손상을 방지하기 위하여 황산 수용액의 온도를 20℃ 내지 25℃로 조절하였다.
그런 다음 전해 도금을 통하여 제 1 도금층으로서 Ni 층을 2±0.4㎛의 두께로 형성하였다. Ni 층의 두께는 도금 시간을 조절함으로써 제어하였다. 특히, 매끈한 표면을 얻기 위하여 Ni 도금에 널리 쓰이는 광택제는 사용하지 않았다.
제 2 도금층으로서 주석(Sn)-은(Ag)-구리(Cu) 합금층을 형성하기 위하여 각 성분 금속이 소정 농도를 갖도록 농도를 조절한 도금조에서 전해 도금을 실시하였다. 이 때, 은 안정제의 농도와 전류밀도를 변화시키면서 반복 시험하였다.
우선, 전류 밀도를 0.5 ASD로 고정하고 Ag 안정제로서 암모늄 카보네이트의 농도를 변화시키면서 Ag3Sn의 분포, 도금의 조성 및 리플로우 후의 구형도를 측정하였다.
Ag3Sn의 분포는 Ag3Sn IMC 나노입자들이 제 2 도금층의 특정 반지름 구간에 집중되어 있으면 X, 제 2 도금층의 특정 반지름 구간에 집중되어 있지 않지만 상당한 농도 구배를 가지고 분포되어 있으면 △, 제 2 도금층의 반지름 방향으로 농도 구배가 인식되지 않지만 반지름에 따른 입자 크기의 차이가 있으면 ○, 제 2 도금층의 전체에 걸쳐 농도, 입자 크기에 있어서 차이가 없으면 ◎로 평가하였다.
도금의 조성은 Auger 분석을 통하여 각 구성성분의 조성을 구하였고, 리플로우 후의 구형도는 320℃에서 리플로우 시키고 재경화시킨 후 위에서 바라보았을 때 (최단직경)/(최장직경)으로 계산하였다.
이상의 결과를 하기 표 1에 정리하였다.
Figure 112014061658308-pat00001
표 1에서 보는 바와 같이 Ag 안정제가 첨가되지 않으면 (비교예 2) Ag3Sn의 분포가 매우 불량함을 알 수 있었다. 그 결과 리플로우 후의 구형도도 0.9로서 매우 불량한 것으로 나타났다. 도 3a 및 도 3b는 비교예 2의 솔더볼의 단면의 일부를 나타낸 전자현미경 사진들로서 Ag3Sn이 제 2 도금층의 일부 영역에만 존재하는 것을 볼 수 있다. 반면 도 4a 및 도 4b는 실시예 2의 솔더볼의 단면의 일부를 나타낸 전자현미경 사진들로서 Ag3Sn이 제 2 도금층의 전체 영역에 걸쳐 균일하게 분포하는 것을 볼 수 있다.
또한 Ag 안정제가 첨가되었더라도 그 함량이 충분하지 않으면 (비교예 1) Ag3Sn의 분포가 좋지 않으며 그에 따라 리플로우 후의 구형도도 0.92로 좋지 않은 것을 볼 수 있다. 도 5는 비교예 1의 솔더볼이 리플로우 후에 브릿지되어 있는 모습을 나타낸 확대사진이고, 도 6은 실시예 3의 솔더볼이 리플로우 후에도 우수한 구형도(진구도)를 유지하고 있는 모습을 나타낸 확대사진이다.
반대로 Ag 안정제가 과도하게 첨가되는 경우 (비교예 3) 비교예 1과 마찬가지로 Ag3Sn의 분포가 좋지 않으며 그에 따라 리플로우 후의 구형도도 좋지 않은 것을 볼 수 있다(0.93). Ag 안정제가 풍부하게 첨가되었음에도 Ag3Sn의 분포가 좋지 않은 이유는 도금이 진행됨에 따라 도금조의 색상이 급속히 변질되는 점에서 도금조의 조성이 급속히 변화함에 따른 것으로 추정된다. 하지만, 본 발명이 특정 이론에 구속되는 것은 아니다.
이어서, Ag 안정제의 농도를 0.07 M로 고정하고 전류밀도를 변화시키면서 5분 동안 도금된 제 2 도금층의 두께와 표면 Sn 결정립의 평균 직경을 측정하였다. 솔더볼들 사이의 마찰로 인하여 Sn 결정립의 표면에서 즉시 Sn 결정립을 관찰할 수 없었고, 플라스마 처리를 통하여 표면을 수 nm 내지 수십 nm 규모로 제거한 후 표면 Sn 결정립을 관찰할 수 있었다. 그 결과를 하기 표 2에 정리하였다.
Figure 112014061658308-pat00002
상기 표 2에서 보는 바와 같이, 인가된 전류의 전류 밀도가 0.05 ASD인 경우는 5분 동안 도금된 두께가 7 ㎛에 불과하여 작업성이 크게 떨어질 뿐만 아니라 표면 Sn 결정립도 관찰되지 않았다. 도 7a 및 도 8a는 각각 비교예 4와 실시예 7의 솔더볼의 표면을 확대한 전자현미경 사진들이다. 도 7a 및 도 8a에서 보는 바와 같이 제조 과정에서 솔더볼끼리 마멸됨으로 인하여 Sn 표면 결정립 구조가 관찰되지 않는다.
도 7b와 도 8b는 각각 도 7a와 도 8a의 솔더볼들에 대하여 플라즈마 이온 처리를 수행한 후의 표면을 나타낸 전자현미경 사진들이다. 도 7b에서는 Ag3Sn 입자들이 관찰될 뿐 Sn 표면 결정립은 관찰되지 않지만 도 8b에서는 Sn 표면 결정립들이 관찰된다. 비교예 4의 솔더볼을 표면실장형 패키지에 적용하면, 소위 헤드-인-필로우 문제가 발생하는데, 이는 표면에 노출된 다수의 Ag3Sn IMC 입자들이 페이스트와의 웨팅을 방해하기 때문인 것으로 추정된다.
또한 인가된 전류의 전류 밀도가 2 ASD인 경우는 5분 동안 도금된 두께가 35 ㎛에 이르러 우수한 작업성을 가졌지만 표면 Sn 결정립의 평균 직경이 13.3 ㎛이었다. 하지만, 표면에서 일부 보이드(void)가 발견되었다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명은 반도체 산업에 유용하게 이용될 수 있다.

Claims (11)

  1. 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 주석계 솔더볼에 있어서,
    상기 제 2 도금층은 주석(Sn), 은(Ag), 및 구리(Cu)의 합금을 포함하고,
    상기 제 2 도금층 내에 Ag3Sn 또는 Ag-Sn 화합물인 나노입자가 존재하는 것을 특징으로 하는 주석계 솔더볼.
  2. 제 1 항에 있어서,
    상기 Ag3Sn 또는 Ag-Sn 화합물인 나노입자가 상기 제 2 도금층에 걸쳐서 균일하게 분포하는 것을 특징으로 하는 주석계 솔더볼.
  3. 제 2 항에 있어서,
    상기 Ag3Sn 또는 Ag-Sn 화합물인 나노입자의 직경이 0.06 ㎛ 내지 1.8 ㎛인 것을 특징으로 하는 주석계 솔더볼.
  4. 제 1 항에 있어서,
    상기 주석계 솔더볼의 리플로우(reflow) 후의 진구도(眞球度)가 0.95 이상이고 1 이하인 것을 특징으로 하는 주석계 솔더볼.
  5. 제 1 항에 있어서,
    상기 제 2 도금층이 은(Ag)을 0.5 중량% 이상 4 중량% 이하, 구리(Cu)를 0중량% 초과 1.5 중량% 이하로 포함하는 것을 특징으로 하는 주석계 솔더볼.
  6. 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 주석계 솔더볼에 있어서,
    상기 제 2 도금층은 주석(Sn) 및 은(Ag)의 합금을 포함하고,
    상기 제 2 도금층 내에 Ag3Sn 또는 Ag-Sn 화합물인 나노입자가 존재하는 것을 특징으로 하는 주석계 솔더볼.
  7. 제 5 항에 있어서,
    상기 제 2 도금층이 은(Ag)을 2.5 중량% 내지 3.5 중량%, 구리(Cu) 0.4 중량% 내지 1.2 중량%, 잔부 주석(Sn) 및 불가피 불순물로 구성되는 것을 특징으로 하는 주석계 솔더볼.
  8. 제 1 항에 있어서,
    상기 제 2 도금층의 표면에 주석 결정립층을 더 포함하고,
    상기 주석 결정립층의 주석 결정립의 평균 직경이 1 ㎛ 내지 10 ㎛인 것을 특징으로 하는 주석계 솔더볼.
  9. 코어볼 위에 제 1 도금층 및 제 2 도금층을 순차 포함하는 주석계 솔더볼에 있어서,
    상기 제 2 도금층은 주석(Sn), 은(Ag), 및 구리(Cu)의 합금을 포함하고,
    상기 제 2 도금층 내에 Ag-Sn 나노입자가 존재하고,
    상기 Ag-Sn 나노입자는 은(Ag) 10 중량% 내지 90 중량%, 주석 90 중량% 내지 10 중량%, 기타 불가피 불순물로 이루어진 것을 특징으로 하는 주석계 솔더볼.
  10. 제 9 항에 있어서,
    상기 Ag-Sn 나노입자가 상기 제 2 도금층에 걸쳐서 균일하게 분포하는 것을 특징으로 하는 주석계 솔더볼.
  11. 복수의 제 1 단자들이 형성된 기판;
    상기 기판 상에 실장되고, 상기 복수의 제 1 단자들에 대응되는 복수의 제 2 단자들을 갖는 반도체 장치; 및
    대응되는 상기 제 1 단자들과 상기 제 2 단자들을 각각 연결하는 솔더 범프;
    를 포함하고,
    상기 솔더 범프는 제 1 항 내지 제 10 항 중의 어느 한 항에 따른 주석계 솔더볼인 것을 특징으로 하는 반도체 부품.

KR1020140081222A 2014-06-30 2014-06-30 솔더볼 및 이를 이용한 반도체 장치 KR101699256B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140081222A KR101699256B1 (ko) 2014-06-30 2014-06-30 솔더볼 및 이를 이용한 반도체 장치
US14/446,788 US9391039B2 (en) 2014-06-30 2014-07-30 Solder balls and semiconductor device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081222A KR101699256B1 (ko) 2014-06-30 2014-06-30 솔더볼 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20160002206A KR20160002206A (ko) 2016-01-07
KR101699256B1 true KR101699256B1 (ko) 2017-01-24

Family

ID=54931352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081222A KR101699256B1 (ko) 2014-06-30 2014-06-30 솔더볼 및 이를 이용한 반도체 장치

Country Status (2)

Country Link
US (1) US9391039B2 (ko)
KR (1) KR101699256B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106154B2 (ja) * 2014-12-26 2017-03-29 千住金属工業株式会社 はんだ材料の製造方法
JP6346389B1 (ja) * 2016-08-03 2018-06-20 古河電気工業株式会社 金属粒子含有組成物
JPWO2018174066A1 (ja) * 2017-03-23 2020-01-23 積水化学工業株式会社 導電性粒子、導電材料及び接続構造体
CN110428926B (zh) * 2019-08-07 2020-10-02 东南大学 铜基复合导电浆料、制备方法及其应用
KR102364681B1 (ko) 2020-04-10 2022-02-18 엘지전자 주식회사 디퓨저 및 이를 포함하는 헤어드라이어
JP7041710B2 (ja) * 2020-04-30 2022-03-24 千住金属工業株式会社 鉛フリーかつアンチモンフリーのはんだ合金、はんだボール、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙおよびはんだ継手
JP6892621B1 (ja) * 2020-09-10 2021-06-23 千住金属工業株式会社 核材料、電子部品及びバンプ電極の形成方法
JP7323979B1 (ja) * 2023-04-10 2023-08-09 有限会社 ナプラ 端子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235091A (ja) * 2005-09-21 2007-09-13 Shinriyou Denshi Kk 接続端子用ボールおよびその集合体
KR100792663B1 (ko) * 2006-12-01 2008-01-09 주식회사 동부하이텍 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488642B2 (ja) 2001-03-30 2010-06-23 株式会社Ｎｅｏｍａｘマテリアル はんだめっきボールおよびそれを用いた半導体接続構造の製造方法
JP5654015B2 (ja) 2010-11-18 2015-01-14 古河電気工業株式会社 複合めっき材料とそれを用いた電気・電子部品
US9756728B2 (en) * 2012-08-31 2017-09-05 Panasonic Intellectual Property Management Co., Ltd. Component-mounted structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235091A (ja) * 2005-09-21 2007-09-13 Shinriyou Denshi Kk 接続端子用ボールおよびその集合体
KR100792663B1 (ko) * 2006-12-01 2008-01-09 주식회사 동부하이텍 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조

Also Published As

Publication number Publication date
US20150380373A1 (en) 2015-12-31
KR20160002206A (ko) 2016-01-07
US9391039B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
KR101699256B1 (ko) 솔더볼 및 이를 이용한 반도체 장치
KR102241026B1 (ko) 땜납 합금, 땜납 분말, 땜납 페이스트 및 이것들을 사용한 솔더 조인트
KR102246523B1 (ko) 땜납 합금, 땜납 분말, 땜납 페이스트 및 이들을 사용한 솔더 조인트
KR101886085B1 (ko) 카본 성분을 포함하는 플럭스 조성물, 이를 포함하는 솔더 페이스트 및 솔더링 방법
KR102180824B1 (ko) 땜납 재료, 땜납 페이스트, 폼 땜납, 플럭스 코팅 재료 및 납땜 조인트
WO2021261486A1 (ja) はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、車載電子回路、ｅｃｕ電子回路、車載電子回路装置、及びｅｃｕ電子回路装置
KR20170101728A (ko) 반도체 패키지 및 이의 제조 방법
KR102376716B1 (ko) 납땜 합금, 납땜 분말, 및 납땜 조인트
KR101722703B1 (ko) 주석-은 솔더 범프 도금액
KR101049520B1 (ko) 코어 솔더볼, 코어 솔더볼의 제조방법 및 이를 이용한 전자부품
KR101739239B1 (ko) 플럭스 코트 볼, 납땜 조인트 및 플럭스 코트 볼의 제조 방법
KR20160049019A (ko) Ni 볼, Ni 핵 볼, 납땜 조인트, 폼 땜납, 납땜 페이스트
CN113767469B (zh) 芯材料、电子部件和凸点电极的形成方法
TWI722909B (zh) 焊料合金、焊膏、焊球、焊料預形體、焊料接頭、車載電子電路、ｅｃｕ電子電路、車載電子電路裝置及ｅｃｕ電子電路裝置
TWI720814B (zh) 焊料合金、焊料粉末，及焊料接頭
KR102014690B1 (ko) 리버스 리플로우용 심재 및 반도체 패키지의 제조 방법
JP2020192600A (ja) はんだ合金、はんだ粉末、はんだペースト、およびこれらを用いたはんだ継手
US20130008938A1 (en) Method for manufacturing printed circuit board
TWI782423B (zh) 焊料合金、焊料粉末、焊膏、焊料球、焊料預成形物及焊料接頭
JP7400465B2 (ja) コアシェル型はんだ粒子、コアシェル型はんだ粒子の製造方法、異方性導電フィルム、及び異方性導電フィルムの製造方法
CN113939606B (zh) 焊料合金、焊料粉末、焊膏以及使用它们的焊接接头
JPWO2017010445A1 (ja) 導電材料及び接続構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant