KR100792663B1 - 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼 - Google Patents

다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼 Download PDF

Info

Publication number
KR100792663B1
KR100792663B1 KR1020060120340A KR20060120340A KR100792663B1 KR 100792663 B1 KR100792663 B1 KR 100792663B1 KR 1020060120340 A KR1020060120340 A KR 1020060120340A KR 20060120340 A KR20060120340 A KR 20060120340A KR 100792663 B1 KR100792663 B1 KR 100792663B1
Authority
KR
South Korea
Prior art keywords
plastic
layer
solder
solder ball
metal
Prior art date
Application number
KR1020060120340A
Other languages
English (en)
Inventor
신태호
민병훈
김승범
최용은
김윤철
이성수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020060120340A priority Critical patent/KR100792663B1/ko
Application granted granted Critical
Publication of KR100792663B1 publication Critical patent/KR100792663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 플라스틱 비드의 외주면에 다층구조의 금속층으로 적층된 전자패키지용 플라스틱 솔더볼의 제조방법 및 그로 제조된 플라스틱 솔더볼에 관한 것이다.
본 발명의 전자패키지용 플라스틱 솔더볼의 제조방법은 종래 솔더층 형성시, 다원계의 조성을 합금하여 형성하는 방식이 아니라, Sn 또는 Ag에서 선택되는 1원계 금속을 전기도금방식으로 교대 적층하여 다층구조로 솔더층을 형성하는 것이며, 상기 제조방법으로 제조된 전자패키지용 플라스틱 솔더볼은 다층구조의 금속층으로 인하여 내구성 및 기계적 강도가 향상되므로, 전자패키지 및 각종 부품산업에 적합하다. 나아가, 본 발명의 제조방법은 다층 코팅층의 배치나 코팅되는 금속을 전기도금방식으로 제어함으로써, 기능에 따라 전자패키지용 솔더볼을 다양하게 설계할 수 있다.
플라스틱 솔더볼, 전기도금, 다층구조, 무연, 솔더층

Description

다층구조의 금속층으로 적층된 전자패키지용 플라스틱 솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼{PREPARATION METHOD OF PLASTIC CONDUCTIVE PARTICLES HAVING MULTI-COATING LAYER FOR ELECTRONIC PACKAGE AND PLASTIC CONDUCTIVE PARTICLES MANUFACTURED THEREBY}
도 1은 본 발명에 따른 다층구조의 금속층으로 적층된 플라스틱 솔더볼의 외형을 나타낸 것이고,
도 2는 본 발명의 플라스틱 솔더볼의 다층 구조(Ni/Cu/Sn/Ag/Sn)를 나타내는 단면 사진이고,
도 3은 본 발명에 따른 다층구조의 금속층으로 적층된 플라스틱 솔더볼의 전단세기를 나타낸 것이고,
도 4a 및 도 4b는 본 발명의 플라스틱 솔더볼을 PCB기판에 패키징하여 열적 스트레스에 대한 평가 테스트 후의 단면 사진이다.
본 발명은 플라스틱 비드의 외주면에 다층구조의 금속층으로 적층된 전자패키지용 플라스틱 솔더볼의 제조방법 및 그로 제조된 플라스틱 솔더볼에 관한 것으로서, 보다 상세하게는 본 발명은 단분산 플라스틱 비드의 외주면에, 솔더층에 요구되는 용융점, 젖음성, 기계적 강도의 특성에 부여하는 전도성 또는 기능성 금속을 다층구조로 코팅하여 솔더층을 형성하여, 다층 코팅층의 배치나 코팅되는 금속을 제어함으로써, 기능에 따라 전자패키지용 솔더볼을 다양하게 설계할 수 있는 전자패키지용 플라스틱 솔더볼의 제조방법 및 그로 제조된 플라스틱 솔더볼에 관한 것이다.
일반적으로 전자부품에 사용되는 구형 전도성 입자는 기능성 금속 원료들을 용융하여 금속합금을 아토마이징(atomizing) 방식으로 제조하거나 적하방식으로 제조된 메탈 솔더볼이 사용되어왔다.
그러나, 상기 메탈 솔더볼을 전자패키징에 적용할 경우 금속 특유의 성질과 PCB 기판과 금속간의 열팽창계수 차이에 의하여 열 충격 테스트 및 그 외 신뢰성 테스트시, 만족할 만한 결과를 얻지 못하는 것으로 알려져 왔다.
최근에는 PCB 기판과 CTE(complete thermodynamic equilibrium) 값이 유사한 플라스틱 비드를 제조하여, 미케니칼(mechanical) 충격 및 열 스트레스 버퍼 특성을 향상시키려는 연구가 꾸준히 진행되고 있다. 즉, 플라스틱 솔더볼은 메탈 솔더볼과는 달리, 1차 코아 물질이 열스트레스버퍼 역할을 할 수 있는 플라스틱 재질로 이루어져 있어 열충격 테스트 및 기타 신뢰성 테스트에 유리하며, 플라스틱 코아의 단분산 사이즈로 IC 칩과 PCB 기판간의 일정한 간격을 유지함으로써, 메탈 솔더볼에서 열에 의해 IC 칩과 PCB 기판간의 간격이 줄어드는 단점을 방지하여 전자패키징의 신뢰성 특성이 우수하다.
또한, 메탈 솔더볼의 경우, 전자패키징 재료의 소구경화에 대한 대응이 어렵고, 수율이 낮고, 솔더볼의 진구도(眞球度, 구가 얼마나 이상적인 구에 가깝나를 나타내는 정도)를 확보하기 어려운 단점을 가지고 있는 반면, 플라스틱 솔더볼의 경우, 소구경화 대응이 쉽고, 수율이 높으며, 솔더볼의 진구도 확보가 가능하다.
특히, 전자기기의 경박 단소화 추세에 따라 전자 패키징 기술도 협피치 및 다핀화되어가면서 플라스틱 코어 솔더볼 개발의 필요성은 더욱 증대되고 있다.
그러나, 플라스틱 솔더볼의 경우, 플라스틱과 금속간의 이종 물질의 결합으로 이루어지기 때문에 플라스틱층과 금속층간의 밀착력이 저하되는 문제가 있다.
또한, 플라스틱 솔더볼에서 전도체 역할을 하는 종래의 솔더층은 Sn/Pb의 합금이 사용되거나, 솔더층에 낮은 융점, 젖음성, 기계적 강도 등의 기능성을 부여하기 위하여, Sn/Ag의 무연 성분의 조성과 Cu, Bi, Co 등의 여러 가지 원소들을 첨가하여, 2원계 또는 3원계 조성의 금속을 전기도금방식으로 솔더층을 형성하였다.
그러나, 상기 단일체로 구성되기 때문에, 강도가 약하고 열적 스트레스에 의한 변형이 심하며, 최종 전자패키징 제품의 신뢰성 평가시 가해지는 열 충격에 의해 결함이 발생되어 불량을 유발시킬 수 있다. 또한, 3원계 이상의 조성으로 이루어진 복잡한 조성의 솔더층은 합금화 자체가 어렵고 이에 따라, 균일한 합금층 제작이 어려우므로, 상기 솔더층에 요구되는 기능적 특성을 기대할 수 없다.
따라서, 기술의 발달에 따른 플라스틱 솔더볼의 사용증가 및 기능성의 요구되는 상황에서, 솔더층 형성시 첨가 원소의 합금화에 대한 연구가 다각도로 진행되고 있으며, 이외에도 층간 접착력 증가와 강도 및 내구성의 물성이 향상된 플라스틱 솔더볼 개발에 집중되고 있다.
이에, 본 발명자들은 종래 플라스틱 솔더볼의 문제점을 해소하고자 노력한 결과, 종래 솔더층 형성시, 복잡한 다원계 조성을 합금하는 방식이 아니라, Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 다층구조로 형성되는 솔더층을 구비한 플라스틱 솔더볼을 제조하고, 상기 플라스틱 솔더볼이 다층구조의 금속층으로 인한 내구성 및 기계적 강도가 향상되고, 기능에 따라 전자패키지용 솔더볼을 다양하게 설계할 수 있음을 확인함으로써, 본 발명을 완성하였다.
본 발명의 목적은 플라스틱 비드의 외주면에 다층구조의 금속층으로 적층된 플라스틱 솔더볼의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 제조방법에 따라 제조된, 내구성 향상과 기계적 강도가 우수한 전자패키지용 플라스틱 솔더볼을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위하여, 플라스틱 비드의 외주면에, 적어도 1층 이상의 금속도전층을 형성하고, 상기 금속도전층 상에 솔더층을 형성하는 플라스틱 솔더볼의 제조방법에 있어서, 상기 솔더층이 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 다층구조로 형성되는 전자패키지용 플라스틱 솔더볼의 제조방법을 제공한다.
본 발명의 제조방법은 상기 솔더층 형성 이후, 100∼300℃에서 30분 ∼ 20 시간동안 열처리공정을 추가하여 수행할 수 있다.
또한, 본 발명의 제조방법은 상기 금속도전층 형성 이전에 플라스틱 비드를 크롬산 50∼300g/L 및 과망간산칼륨 10∼100g/L을 주성분으로 함유하는 에칭액에 함침하여 60∼90℃에서 1∼2 시간동안 표면식각하여 표면처리하는 공정을 더 추가하여 수행할 수 있다.
본 발명의 제조방법 중, 솔더층은 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 형성되되, 상기 적층이 0.5∼50㎛ 두께를 충족하는 조건으로 수행되는 것이다.
보다 구체적으로는 상기 솔더층은 Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 형태로 형성되는 것이다.
나아가, 본 발명의 솔더층은 상기 조성 이외에, Cu, Ni, Co, Bi, Zn, Mn, Al 및 Ge으로 이루어진 군에서 선택되는 1종 이상의 금속을 더 함유하여 형성될 수 있다.
본 발명은 상기 제조방법으로 제조되되, 플라스틱 비드; 금속도전층; 및 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 형성된, Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 솔더층;이 적층된 다층구조의 전자패키지용 플라스틱 솔더볼을 제공한다.
상기 솔더층은 상기 Sn 또는 Ag 선택되는 조성 이외에, 솔더층에 기대하는 기능에 따라, Cu, Ni, Co, Bi, Zn, Mn, Al 및 Ge으로 이루어진 군에서 선택되는 1종 이상의 금속을 더 함유하여 형성될 수 있다.
본 발명의 바람직한 솔더층의 두께는 0.5∼50㎛이다.
또한 본 발명의 상기 금속도전층은 1∼10㎛ 두께의 니켈도금층; 또는 상기 니켈도금층에 연속적으로 5∼30㎛ 두께의 구리도금층이 형성된 니켈/구리도금층;으로 이루어진 것이다.
본 발명의 전자패키지용 플라스틱 솔더볼은 0.01∼2mm 두께의 구형인 것이다.
이하, 본 발명을 상세히 설명하고자 한다.
본 발명의 전자패키지용 플라스틱 솔더볼의 제조방법은 종래 솔더층 형성시, 다원계 조성을 합금하는 형성하는 방식이 아니라, Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 다층구조로 형성되는 것을 특징으로 한다.
보다 상세하게는, 본 발명의 제조방법은 플라스틱 비드의 외주면에 적어도 1층 이상의 금속도전층을 형성하고, 상기 금속도전층 상에 솔더층을 형성하는 플라스틱 솔더볼의 제조방법에 있어서, 상기 솔더층이 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 다층구조로 형성되고, 상기 솔더층 형성 이후, 100∼300℃에서 30분 ∼ 20 시간동안 열처리공정을 추가로 수행할 수 있다.
상기 열처리공정을 수행함으로써, 금속과 플라스틱과의 밀착력을 증가시키는 효과가 있고, 동시에 금속의 응력을 제거하고, 휘스커를 방지할 수 있으며 금속 도금층을 치밀화하여 밀착력 등의 기계적 특성을 향상시킬 수 있다.
이때, 열처리는 100∼300℃에서 30분 ∼ 20 시간동안 실시하고, 바람직하게는 10시간 이하, 더욱 바람직하게는 30분 ∼ 180 분동안 실시한다. 열처리 온도가 100℃ 미만이면, 금속 도금층 확산거동에 적합하지 않아 금속 도금층의 치밀화에 바람직하지 않고, 300℃를 초과하면, Sn/Ag의 용융점을 넘어 구형을 유지하는 것에 문제가 발생한다.
또한, 열처리 시간이 30분 미만이면, 금속 확산거동 시간이 짧아 조직의 치밀화에 불충분한 조건이며, 내부 기공의 제어가 힘들며, 20 시간을 초과하면, 생산성이 떨어진다.
또한, 본 발명의 제조방법은 상기 금속도전층 형성 이전에 플라스틱 비드를 크롬산 50∼300g/L 및 과망간산칼륨 10∼100g/L을 주성분으로 함유하는 에칭액에 함침하여 60∼90℃에서 1∼2 시간동안 표면식각하여 표면처리하는 공정을 더 추가하여 수행할 수 있다.
상기 표면처리공정을 수행함으로써, 플라스틱과 금속간의 이종 물질의 결합과 각 기능성 금속간의 다중 코팅 층으로 제조됨에 따라, 발생되는 층간의 밀착력 저하문제를 향상시킬 수 있다. 상기 표면처리공정은 통상의 건식 또는 습식 에칭 방법으 로 수행할 수 있으며, 플라스틱의 표면에 0.2∼0.5㎛ 사이의 요철을 고르게 분포시켜 비표면적을 확대한 후, 도금하는 공정이다.
본 발명의 플라스틱 비드는 소수성으로 개질된 클레이 광물의 층사이에 중합 단량체를 도입하여 중합 단량체로 치환된 나노 클레이 복합체를 제조하고, 현탁중합법을 이용하여 상기 나노 클레이 복합체가 균일하게 분산되어 제조되며, 이때, 보다 바람직한 플라스틱 비드는 나노 클레이 복합체가 균일하게 분산된 폴리스티렌 입자이다.
상기 플라스틱 비드 형성 이후, 폴리스티렌 입자의 비중이 1.02 g/cm3으로서, 물과 비슷하여 전기도금시 부유하므로, 화학처리를 통한 무전해 도금방식으로 니켈도금층을 먼저 코팅한다.
상기 금속도전층은 상기 니켈도금층 1∼10㎛ 두께가 바람직하고, 더욱 바람직하게는 이후 부품소재의 전기적 특성을 고려하여, 상기 니켈도금층에 연속적으로 5∼30㎛ 두께의 구리도금층을 형성한 니켈/구리도금층을 사용하는 것이다.
이후 형성되는 솔더층은 상기 적어도 1층 이상의 금속도전층 상에 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 형성되되, 상기 적층이 0.5∼50㎛ 두께를 충족하는 조건으로 수행되는 것이다.
보다 구체적으로는 상기 솔더층은 Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 형태로 형성되는 것이다. 또한, 본 발명의 솔더층은 상기 Sn 또는 Ag 선택되는 조성 이외에, 솔더층에 기대하는 기능에 따라, Cu, Ni, Co, Bi, Zn, Mn, Al 및 Ge으로 이루어진 군에서 선택되는 1종 이상의 금속을 더 함유하여 형성될 수 있다. 그의 바람직한 일례로는 기능에 따라, Ag/Sn/Ag, Ag/Bi/Sn/Ag, Sn/Ag, Sn/Co/Sn/Ag 등의 다층의 금속 복합코팅층을 사용할 수 있다.
이때, 다층구조의 솔더층은 전기도금방식에 의하여 1원계 금속으로 형성된 각 층의 두께를 조절하여 솔더층을 구성하는 조성비율을 제어할 수 있다.
본 발명의 전기도금방식은 전단계에서 제조된 플라스틱 비드의 밀도가 낮아 도금액 위로 부유하는 문제를 가짐으로써, 종래의 전기도금을 개선한 메쉬바렐 전기도금법을 이용한다.
즉, 도금액 위로 부유하는 문제를 해소하기 위하여, 0.1 ㎜∼3.0 cm의 스틸볼을 상기 플라스틱 비드에 대하여, 1/2∼1/20의 비율로 혼합하여 전기도금 개선용 음극댕글러와 바렐 내부의 피도금체를 분산시켜줌과 동시에 전류분포의 폭을 넓혀 전기도금한다.
또한 메쉬바렐의 구동방법을 종래 360도로 6∼10rpm으로 회전하던 방식을 좌우 200도 양방향으로 1∼5rpm으로 회전하는 방식으로 변형하여 전기도금을 수행한다. 또한, 종래 6각 밀폐형의 바렐의 구조에서 1면을 오픈(Open)형으로 개방하여 도금액 을 도입함으로써, 도금액이 원활히 순환되도록 한다. 이때, 전기도금은 음극전류밀도 0.1∼10A/dm2, 도금액 온도 10∼30℃, 바렐 회전속도 1∼8 rpm 및 음극전류밀도 1A/dm2시, 도금속도 0.2∼0.8㎛/min으로 수행된다.
이때, 형성된 솔더층의 두께는 0.5∼50㎛이고, 더욱 바람직하게는 10∼50㎛이다. 솔더층의 두께가 0.5㎛ 미만이면, 솔더층이 얇기 때문에 장기 내구성과 솔더링시 밀착력이 저하되고, 50㎛ 초과시, 생산성이 떨어진다.
본 발명은 상기 제조방법에 의해 제조된,
플라스틱 비드;
금속도전층; 및
Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 형성된, Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 솔더층;이 적층된, 다층구조의 전자패키지용 플라스틱 솔더볼을 제공한다.
도 1은 본 발명의 다층구조의 전자패키지용 플라스틱 솔더볼의 외형을 나타낸 것으로서, 구형이다.
보다 상세하게는 본 발명의 제조방법으로 제조된 전자패키지용 플라스틱 솔더볼은 전자패키지에 적합되는 0.01∼2mm, 더욱 바람직하게는 1∼2mm의 소구경을 가지는 구형의 단분산 도전재로 제공될 수 있다.
도 2는 본 발명의 플라스틱 비드의 외주면에 형성된 Ni/Cu의 금속도전층과 연속적으로 형성된 Sn/Ag/Sn의 솔더층으로 복합 코팅된 다층구조의 단면을 나타낸다. 솔더층의 다층구조인 Sn/Ag/Sn는 Sn 15㎛/Ag 1㎛/Sn 15㎛의 코팅 층구조를 보인다.
도 3은 본 발명의 제조방법으로 제조된 전자패키지용 플라스틱 솔더볼의 전단세기(shear strength)와 같은 기계적 특성의 나타낸 것이다.
도 3에서 보이는 바와 같이, 니켈/구리도금층 상에 솔더층으로서 Sn층을 코팅하였을 때보다 Sn/Ag/Sn의 복합층을 다층구조로 코팅한 경우, 기계적 강도의 향상을 확인하였다. 따라서, 다층 코팅층의 배치나 코팅되는 금속을 제어함으로써, 전체 플라스틱 솔더볼의 특성을 제어할 수 있다. 나아가, 본 발명의 제조방법으로 제조된 전자패키지용 플라스틱 솔더볼의 경우, 종래의 3원계 또는 4원계 합금화의 어려움과 종래의 도금방법의 문제점을 해소할 수 있다.
도 4a 및 도 4b는 본 발명의 전자패키지용 플라스틱 솔더볼을 PCB 기판에 패키징하여 열적 스트레스에 대한 평가 테스트 후의 단면 사진을 나타낸 사진이다.
도 4a 및 도 4b에서 보이는 바와 같이, 플라스틱 코어로 인해 열적 스트레스에 의한 변형이 최소화되었으며 다층구조의 솔더층 및 전자 부품 소재로 사용할 수 있을 형태로 자리잡고 있음을 확인할 수 있다.
상기에서 살펴본 바와 같이, 본 발명의 제조공정에 의하여 제조된 플라스틱 솔더볼은 종래의 메탈 솔더볼 대비 IC 패캐징 이후 미케니칼 충격, 열스트레스 버퍼 역할, T/C Test 후의 IC 칩과 기판사이의 갭을 유지할 수 있는 패키지 특성이 우수하며, 플라스틱 코아의 크기가 작아질수록 제조가 용이한 특징을 가지고 있다.
특히, 본 발명의 플라스틱 솔더볼은 복잡한 조성의 솔더층을 다층 구조 방식으로 형성함으로써, 기계적 강도 향상뿐 아니라 접착력, 열적 스트레스에 대한 내구성 향상, 크랙 발생이나 범프현상 및 표면 거칠음 등의 불량 발생을 방지하는 솔더볼을 제조할 수 있으며 전자 부품간의 접합에 대한 신뢰성을 향상시킬 수 있다.
이에, 본 발명의 플라스틱 솔더볼은 전자기기의 IC 패키징, LCD의 패키징, 기타 도전재의 용도로 이용될 수 있다.
이하, 실시예를 통하여 본 발명을 보다 상세히 설명하고자 한다.
본 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것이며, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
<실시예 1> 플라스틱 솔더볼의 제조
단계 1: 플라스틱 비드 제조
입자크기 365∼402㎛의 폴리스틸렌 비드를 준비하고, 상기 비드를 탈지제 50g/L 및 NaOH 15g/L 농도의 탈지액으로 60℃에서 10분간 탈지처리하고 3회 반복하여 수세하 였다.
단계 2: 표면처리 및 전처리 단계
상기 단계를 거친 플라스틱 비드를 무수크롬산 150g/L, KMnO4 50g/L, 물 350㎖, 황산 100㎖을 혼합하여 제조한 에칭액에 넣고, 90℃ 범위에서 1시간 동안 교반 에칭하여 4 회 반복하여 수세하였다. 이후, 부피 10% 농도의 황산으로 1회 수세한 후 다시 물로 1회 수세하여 표면처리하였다.
이후, 상기 수세를 거친 플라스틱 비드 2kg을 SnCl2 2∼6g, 염산 15㎖, 물 200㎖, 트리톤X-100 1㎖로 이루어진 전처리 혼합액에 넣고, 상온에서 1 시간 정도 교반 반응한 후, 물로 3회 수세하여, Sn이 흡착된 플라스틱 비드를 제조하였다.
상기 Sn 흡착 플라스틱 비드를 PdCl2 0.02∼0.05g, 염산 1㎖, 물 500㎖, 트리톤X-100 1㎖로 이루어진 전처리 혼합액에 넣고, 상온에서 1시간 반응 후 물로 1회 수세한 후 부피비 15% 황산으로 10 분간 교반 수세한 후 물로 3회 수세하여, 흡착된 플라스틱 비드에 Pd을 흡착시켰다.
단계 3: Ni/Cu 금속도전층 제조
상기 단계에서 얻은 Pd 흡착 플라스틱 비드에 무전해방법으로 니켈도금하기 위하여, 황산니켈 2.5∼20g, 소듐아세테이트 2.5∼20g, 말레익엑시드 1.2∼10g, 환원제인 소듐포스파이트 2.5∼20g, 소듐씨오설페이트 100ppm 0.5∼4㎖, 리드아세테이트 100ppm 0.5∼4㎖, 트리톤X-100 1∼8㎖으로 이루어진 니켈도금 혼합액에 넣고, 60℃ 에서 5 시간 반응한 후, 물로 3회 수세하여 니켈도금층의 두께가 5㎛의 니켈도금 비드를 제조하였다.
상기 제조된 니켈도금 비드 상에 황산구리 3.0∼15g, EDTA 3.5∼17g, 안정제인 2,2-비피리딜 0.2∼200mg, 계면활성제 PEG-1000 0.1∼500mg, 환원제 포름알데히드(37%) 2.0∼10㎖, pH 9.5∼13.5의 도금혼합액에 넣고, 상온에서에서 24시간 동안 무전해 도금한 후, 물로 3회 수세하여 Cu 도금층의 두께가 8㎛의 구리도금 비드를 제조하였다.
단계 4: 솔더층 전기 도금
상기 단계에서 코팅된 Ni/Cu 무전해 도금 비드를 100% Sn의 무연 도금액에 건욕한 후, Ni/Cu까지 무전해 도금된 플라스틱 비드와 금속성 볼을 1/2의 비율로 혼합하여 전기도금 개선용 음극댕글러와 바렐 내부의 피도금체를 분산시키는 동시에 전류분포의 폭을 넓혀 전기도금하였다.
이때, 전기도금의 조건은 음극전류밀도 0.1∼10A/dm2, 도금액 온도 10∼30℃, 바렐회전속도는 1∼8RPM, 도금속도는 1A/dm2시, 0.1∼0.5㎛/min으로 수행하였다. 다층 구조에서 Sn 코팅층을 상기 방법과 같이 평균적인 2시간 도금 시간으로 도금하여 10∼20㎛의 Sn 도금층을 성형하였다.
이후, Ag 코팅층은 동일한 방법으로 100% An의 무연 도금액에 건욕한 후, 상기에서 Sn가 전기도금된 비드를 금속성 볼과 혼합하여 음극전류밀도 0.1∼10A/dm2, 도금액 온도 10∼30℃, 바렐회전속도는 1∼8RPM, 도금속도는 1A/dm2시, 0.1㎛/min 미만으로 10분 내외로 도금하여 1㎛ 내외의 Ag 코팅층을 형성하였다.
이후, 상기 Ag 코팅층을 도금하기 전, 수행했던 방법과 동일하게 실시하여 상기 Ag 코팅층 상에 Sn 도금층을 도금하여, 최종적으로 Sn/Ag/Sn 다층 구조의 플라스틱 솔더볼을 제조하였다.
상기 Sn/Ag/Sn 다층 구조의 플라스틱 솔더볼은 직경 Sn:Ag= 97:3중량%로 조절되었다. 즉, Ni/Cu 플라스틱 비드의 직경이 390㎛이고, 최초 Sn 도금층의 두께가 15㎛이며, 중간층인 Ag 도금층이 0.5∼1㎛으로 도금한 후 최종 플라스틱 전도성 입자의 두께가 450㎛이 되도록 도금하였을 경우, 기하학적 구조로 Sn 및 Ag간의 부피비는 대략 133:3이며, 이를 질량비로 환산하면 97:3의 중량비를 갖는 다층 구조를 이룰 수 있다. 따라서, 요구되는 임의의 조성비도 다층구조의 기하학적 도금층의 두께 설계를 통하여 제조할 수 있다.
이때, 상기 제조된 플라스틱 솔더볼과 기계적 특성을 비교 실험하기 위하여, 상기 Sn 도금층 형성방법과 동일한 방법으로 수행하여 Sn 단일 도금층으로 이루어진 플라스틱 솔더볼을 제조하였다. 상세하게는 Ni/Cu 무전해 도금 비드를 100% Sn의 무연 도금액에 건욕한 후, Ni/Cu까지 무전해 도금된 플라스틱 비드와 금속성 볼을 혼합하여, 전기도금의 조건으로서, 음극전류밀도 0.1∼10A/dm2, 도금액 온도 10∼30 ℃, 바렐회전속도는 1∼8RPM, 도금속도는 1A/dm2시, 0.1∼0.5㎛/min으로 4시간 수행하여 대략 30㎛ 두께이상의 Sn 단일 도금층으로 이루어진 플라스틱 솔더볼을 제조하였다.
상기 제조된 플라스틱 솔더볼을 불활성기체인 질소 분위기 하에서 180℃에서 60 분동안 열처리하였다.
상기에서 살펴본 바와 같이, 본 발명은
첫째, 종래의 플라스틱 솔더볼 제조시, 플라스틱 비드의 외주면에 금속도전층 형성 이후, Sn 또는 Ag에서 선택되는 1원계 금속을 전기도금방식으로 교대 적층하여 다층구조의 솔더층을 형성함으로써, 기계적 강도 향상뿐 아니라 접착력, 열적 스트레스에 대한 내구성 향상, 크랙 발생이나 범프현상 및 표면 거칠음 등의 불량 발생을 방지하는 플라스틱 솔더볼을 제공하였고,
둘째, 본 발명은 물성이 향상된 플라스틱 솔더볼을 제공함으로써, 전자패키징(BGA, CSP, Flip Chip)용 솔더볼 제조에 활용될 수 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만, 본 발명의 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구 범위에 속함은 당연한 것이다.

Claims (11)

  1. 플라스틱 비드 외주면에, 적어도 1층 이상의 금속도전층을 형성하고, 상기 금속도전층 상에 솔더층을 형성하는 플라스틱 솔더볼의 제조방법에 있어서, 상기 솔더층이 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 다층구조로 형성되는 것을 특징으로 하는 전자패키지용 플라스틱 솔더볼의 제조방법.
  2. 제1항에 있어서, 상기 솔더층 형성 이후, 100∼300℃에서 30분 ∼ 20 시간동안 열처리공정을 추가로 수행하는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼의 제조방법.
  3. 제1항에 있어서, 상기 금속도전층 형성 이전에 플라스틱 비드를 크롬산 50∼300g/L 및 과망간산칼륨 10∼100g/L을 주성분으로 함유하는 에칭액에 함침하여 60∼90℃에서 1∼2 시간동안 표면식각하여 표면처리하는 공정을 추가로 수행하는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼의 제조방법.
  4. 제1항에 있어서, 상기 솔더층이 Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방 식으로 교대 적층되어 형성되되, 상기 적층이 0.5∼50㎛ 두께로 수행되는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼의 제조방법.
  5. 제4항에 있어서, 상기 솔더층이 Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 형태로 형성되는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼의 제조방법.
  6. 제4항에 있어서, 상기 솔더층이 Cu, Ni, Co, Bi, Zn, Mn, Al 및 Ge으로 이루어진 군에서 선택되는 1종 이상의 금속을 더 함유하여 형성되는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼의 제조방법.
  7. 제1항의 제조방법으로 제조되되,
    플라스틱 비드;
    금속도전층; 및
    Sn 또는 Ag에서 선택되는 1원계 금속이 전기도금방식으로 교대 적층되어 형성된, Ag/Sn/Ag, Sn/Ag/Sn, Sn/Ag/Sn/Ag 및 Ag/Sn/Ag/Sn으로 이루어진 군에서 선택되는 어느 하나의 솔더층;이 적층된 다층구조의 전자패키지용 플라스틱 솔더볼.
  8. 제7항에 있어서, 상기 솔더층이 Cu, Ni, Co, Bi, Zn, Mn, Al 및 Ge으로 이루어진 군에서 선택되는 1종 이상의 금속을 더 함유하여 형성되는 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼.
  9. 제7항에 있어서, 상기 솔더층이 0.5∼50㎛ 두께인 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼.
  10. 제7항에 있어서, 상기 금속도전층이 1∼10㎛ 두께의 니켈도금층; 또는 상기 니켈도금층에 연속적으로 5∼30㎛ 두께의 구리도금층이 형성된 니켈/구리도금층;으로 이루어진 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼.
  11. 제7항에 있어서, 상기 전자패키지용 플라스틱 솔더볼이 0.01∼2mm 두께의 구형인 것을 특징으로 하는 상기 전자패키지용 플라스틱 솔더볼.
KR1020060120340A 2006-12-01 2006-12-01 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼 KR100792663B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060120340A KR100792663B1 (ko) 2006-12-01 2006-12-01 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060120340A KR100792663B1 (ko) 2006-12-01 2006-12-01 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼

Publications (1)

Publication Number Publication Date
KR100792663B1 true KR100792663B1 (ko) 2008-01-09

Family

ID=39217091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120340A KR100792663B1 (ko) 2006-12-01 2006-12-01 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼

Country Status (1)

Country Link
KR (1) KR100792663B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
KR20160002206A (ko) * 2014-06-30 2016-01-07 엠케이전자 주식회사 솔더볼 및 이를 이용한 반도체 장치
KR101619127B1 (ko) * 2014-03-07 2016-05-12 한국생산기술연구원 플라스틱재 표면의 경면보호층 형성방법
WO2016171525A1 (ko) * 2015-04-22 2016-10-27 덕산하이메탈(주) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128262A (ja) 2002-10-03 2004-04-22 Sumitomo Special Metals Co Ltd はんだ被覆ボールの製造方法、およびはんだ被覆ボール
KR20060068599A (ko) * 2004-12-16 2006-06-21 제일모직주식회사 고분자 수지 미립자, 전도성 미립자 및 이를 포함한 이방전도성 접속재료

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128262A (ja) 2002-10-03 2004-04-22 Sumitomo Special Metals Co Ltd はんだ被覆ボールの製造方法、およびはんだ被覆ボール
KR20060068599A (ko) * 2004-12-16 2006-06-21 제일모직주식회사 고분자 수지 미립자, 전도성 미립자 및 이를 포함한 이방전도성 접속재료

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
KR101665963B1 (ko) * 2009-02-06 2016-10-24 에스아이아이 세미컨덕터 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
KR101619127B1 (ko) * 2014-03-07 2016-05-12 한국생산기술연구원 플라스틱재 표면의 경면보호층 형성방법
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution
KR20160002206A (ko) * 2014-06-30 2016-01-07 엠케이전자 주식회사 솔더볼 및 이를 이용한 반도체 장치
US9391039B2 (en) 2014-06-30 2016-07-12 Mk Electron Co., Ltd. Solder balls and semiconductor device employing the same
KR101699256B1 (ko) * 2014-06-30 2017-01-24 엠케이전자 주식회사 솔더볼 및 이를 이용한 반도체 장치
WO2016171525A1 (ko) * 2015-04-22 2016-10-27 덕산하이메탈(주) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR100792663B1 (ko) 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼
JP2012178349A (ja) 導電性微粒子及び基板構成体
KR100783847B1 (ko) 코팅된 금속 제품, 전기 컨넥터 및 집적 회로용 리드 프레임
JPH08273431A (ja) 樹枝状結晶粉末材料
WO2017057301A1 (ja) 導電層形成用塗布液及び導電層の製造方法
CN103314651A (zh) 用于获得对印刷电路板和ic基板上的铜线键合的钯表面修饰的方法
JP5579350B1 (ja) 電解銅箔、該電解銅箔を用いた電池用集電体、該集電体を用いた二次電池用電極、該電極を用いた二次電池
JP4144695B2 (ja) 二層コート銅粉並びにその二層コート銅粉の製造方法及びその二層コート銅粉を用いた導電性ペースト
JP2003243804A (ja) 銅導体ペーストを用いた厚膜回路基板の製造方法
TW201920776A (zh) 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板
CN107082652B (zh) 一种氧化锰-氧化硅-氧化铝系活化剂金属化层及其制备工艺
KR20120004967A (ko) 도전성 미립자, 이방성 도전 재료, 및 접속 구조체
JP2023519072A (ja) ガラス物品のメタライズ方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP5108456B2 (ja) 導電性微粒子
Kim et al. Effects of PCB pad metal finishes on the Cu-pillar/Sn-Ag micro bump joint reliability of chip-on-board (COB) assembly
KR101447505B1 (ko) 커켄달 보이드의 생성 억제 효과가 우수한 치아조직을 갖는 솔더 접합 구조 및 그 제조 방법
JP5421667B2 (ja) 導電性微粒子、異方性導電材料及び接続構造体
TW201230265A (en) Package structure, packaging substrate and chip
EP1329911A1 (en) Conductive fine particles, method for plating fine particles, and substrate structural body
KR20220135456A (ko) 코어쉘형 분말의 제조방법 및 이에 의하여 제조된 코어쉘형 분말
KR102054676B1 (ko) 스폰지형 극동박을 이용한 회로기판용 전자파 차폐소재 및 이를 이용한 회로기판의 제조방법
KR20240050418A (ko) 내식성이 우수한 다층 구조의 구리 입자
KR20080051117A (ko) 플라스틱 도전재
CN109644561A (zh) 布线基板和其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee