KR20100090666A - 수지 봉지형 반도체 장치 및 그 제조 방법 - Google Patents
수지 봉지형 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100090666A KR20100090666A KR1020100011105A KR20100011105A KR20100090666A KR 20100090666 A KR20100090666 A KR 20100090666A KR 1020100011105 A KR1020100011105 A KR 1020100011105A KR 20100011105 A KR20100011105 A KR 20100011105A KR 20100090666 A KR20100090666 A KR 20100090666A
- Authority
- KR
- South Korea
- Prior art keywords
- resin
- micro
- semiconductor device
- semiconductor element
- ball
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000011806 microball Substances 0.000 claims abstract description 116
- 229920005989 resin Polymers 0.000 claims abstract description 70
- 239000011347 resin Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000007789 sealing Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 38
- 238000005538 encapsulation Methods 0.000 claims description 34
- 239000011805 ball Substances 0.000 claims description 29
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 14
- 239000004033 plastic Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 239000010935 stainless steel Substances 0.000 claims description 5
- 238000004382 potting Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 229920006015 heat resistant resin Polymers 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 14
- 238000003825 pressing Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/85423—Magnesium (Mg) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85455—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
반도체 소자와, 내부 단자면과 외부 단자면을 표리 일체로 구비하는 복수의 마이크로 볼과, 상기 반도체 소자와 상기 내부 단자면을 전기적으로 접속하는 금속 와이어와, 상기 반도체 소자, 상기 복수의 단자부의 일부, 및, 상기 금속 와이어를 봉지 수지로 봉지시키는 봉지체를 구비한 반도체 장치로서, 상기 반도체 소자의 이면이 상기 봉지체로부터 노출되고, 또한, 상기 복수의 마이크로 볼의 일부가 외부 단자면으로서 상기 봉지체의 바닥면으로부터 돌기 상에 노출된 구성으로 한다.
Description
본 발명은, 반도체 소자를 수납한 반도체 장치에 관한 것이다. 특히, 리드리스 타입의 수지 봉지(封止)형 반도체 장치 및 그 제조 방법에 관한 것이다.
종래의 반도체 장치, 특히 리드리스 타입의 수지 봉지형 반도체 장치에서는, 유리 에폭시 혹은 세라믹 등의 프린트 기판의 일면에 반도체 소자를 탑재하고, 반도체 소자 상의 전극과 상기 프린트 기판의 일면에 형성된 복수의 접속용 전극을 금속 와이어로 전기적으로 접속함과 함께 프린트 기판 이면(裏面)에 형성되는 외부 접속 단자와 접속용 전극을 각각 스루홀에 배치된 도전체를 통하여 전기적으로 접속하는 단자 구조를 갖고, 반도체 소자 주위를 절연 수지 등에 의해 수지 봉지하여 구성된다.
또, 유리 에폭시 혹은 세라믹 등의 프린트 기판 대신 도전성 기판 상에 금속을 전착(電着)시켜 기판 상에 반도체 소자 탑재용 금속층과 전극층을 각각 독립적으로 형성하고, 상기 금속층 상에 반도체 소자를 탑재한 후, 반도체 소자 상의 전극과 상기 전극층을 전기적으로 접속하여 상기 기판 상의 반도체 소자 주위를 절연 수지층으로 봉지시키고 상기 기판을 수지 봉지체로부터 박리 제거하여 금속층과 전극층의 각 이면을 노출시킨 봉지체를 얻는 공정으로 구성되는 것도 있다 (예를 들어, 특허문헌 1 의 도 2, 도 10 을 참조).
그러나, 이러한 종류의 반도체 장치 (특허문헌 1, 도 10) 에서는, 프린트 기판, 세라믹 기판 등의 베이스 기판을 반도체 장치에 내포하는 구조를 취하므로 기판 두께만큼 반도체 장치는 구조상 두꺼워져 박형화에 지장을 주는 과제가 있었다. 또 프린트 기판은 반도체 소자의 동작시에 발생된 열이 기판 자체에 쉽게 축적되어, 방열성이 떨어진다는 결점도 있었다.
또, 반도체 장치 (특허문헌 1, 도 2) 에서는, 외부 접속용 전극을 형성할 때, 수지 봉지체와 기판의 접착을 박리 제거하여 도전성 금속의 전착층을 노출시키는 수법을 이용하고 있고, 전착층이 박막이므로 절연 수지와의 접착 면적이 작아져 기판을 박리시킬 때 전착층이 기판면에 인장되어 단자 강도를 약하게 하여, 제조 수율의 저하나 프린트 기판 실장 후의 실장 신뢰성을 저하시킨다는 과제를 가지고 있었다.
본 발명은, 상기의 과제를 해결하기 위해 제안된 것으로, 종래의 반도체 장치보다 소형, 박형화가 가능하고 또한 실장 신뢰성이 우수한 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 상기 과제를 해결하기 위한 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는 것으로서, 반도체 소자와, 내부 단자면과 외부 단자면을 상하 일체로 구비하는 복수의 마이크로 볼과, 상기 반도체 소자와 상기 내부 단자면을 전기적으로 접속하는 금속 와이어와, 상기 반도체 소자, 상기 복수의 단자부의 일부, 및, 상기 금속 와이어를 봉지 수지로 봉지시키는 봉지체를 구비한 반도체 장치에서, 상기 반도체 소자의 이면이 상기 봉지체로부터 노출되고, 또한, 상기 복수의 마이크로 볼의 일부가 외부 단자면으로서 상기 봉지체의 바닥면으로부터 돌기 상에 노출되는 것을 특징으로 하는 것이다.
상기 반도체 소자의 이면이, 상기 봉지체 바닥면과 일평면을 이루도록 노출 형성되는 것을 특징으로 하는 것이다.
상기 반도체 소자의 이면과 상기 마이크로 볼의 적어도 일부가, 상기 봉지체의 바닥면과 일평면을 이루도록 노출 형성되는 것을 특징으로 하는 것이다.
상기 마이크로 볼이, 상기 봉지체의 상면 및 바닥면으로부터 노출 형성되는 것을 특징으로 하는 것이다.
상기 마이크로 볼의 외부 노출부가, 상기 마이크로 볼의 반경 이하의 치수로 돌출 형성되는 것을 특징으로 하는 것이다.
상기 마이크로 볼은 플라스틱의 입자 표면이 금, 은, 알루미늄, 니켈 등으로 금속 도금된 볼이고, 상기 도금이 단일 조성의 도금 혹은 다층 조성의 도금으로 형성되는 것을 특징으로 하는 것이다.
상기 마이크로 볼이 금, 은, 알루미늄, 니켈 등의 금속 볼이고, 상기 볼이 단일 재료 혹은, 다종의 재료로 적층 형성되는 것을 특징으로 하는 것이다.
상기 마이크로 볼의 직경이 25 ㎛ ∼ 500 ㎛ 인 것을 특징으로 하는 것이다.
또, 그 제조 방법은, 복수의 개구부가 형성된 박판(薄板)의 상기 개구부에 마이크로 볼을 탑재하는 공정과, 상기 개구부를 제외한 마이크로 볼 탑재측의 영역에 형성된 다이패드부 상에 반도체 소자를 탑재하는 공정과, 반도체 소자의 전극과 마이크로 볼을 금속 와이어에 의해 전기 접속하는 공정과, 상기 반도체 소자의 탑재면측을 절연 수지로 마이크로 볼의 전체가 완전히 덮이도록 편면 봉지시키는 공정과, 상기 박판을 수지 봉지체로부터 제거하고, 반도체 소자의 이면부 및 마이크로 볼의 단부를 노출시켜 외부 접속용 전극으로서 형성하는 공정과, 상기 봉지체를 개개의 반도체 장치로 개편화시키는 공정으로 이루어진다.
이상에서 설명한 바와 같이 본 발명의 반도체 장치는, 박판 개구부에 탑재된 미세한 마이크로 볼을 단자로 하는 구조이고, 봉지체 형성 후에 베이스가 되는 박판을 제거하기 때문에 프린트 기판 혹은 리드 프레임과 같은 베이스 부재가 반도체 장치 내에 장착되지 않는 구조를 취하기 때문에 종래보다 박형의 반도체 장치를 제조할 수 있다. 또 프린트 기판을 사용하지 않기 때문에 반도체 소자의 동작시에 발생된 열이 기판 자체에 축적되지 않으므로, 반도체 소자의 방열성이 향상된다.
또, 본 발명의 반도체 장치는 봉지체와 박판을 박리 제거하고, 외부 접속용 전극을 노출시키는 수법이므로, 외부 접속용 전극이 되는 마이크로 볼은 절연 수지 내에 봉지되어 단단히 수지 내에 고정되므로, 수지 봉지체로부터 박판을 박리시킬 때 단자부의 접속성을 해치는 경우가 없다. 특히 마이크로 볼의 코어에 플라스틱을 사용한 마이크로 볼을 사용한 반도체 장치에서는 실장시에 발생되는 프린트 기판과 단자 사이의 열응력을 플라스틱의 탄성에 의해 완화·완충시킬 수 있으므로, 기판 실장 신뢰성이 종래보다 비약적으로 높아진다.
또, 본 발명의 반도체 장치에서는 수지 봉지시에 마이크로 볼을 스페이서로서 사용할 수 있고, 금형에 부하되는 압력을 컨트롤함으로써 반도체 장치를 원하는 두께로 고정밀도로 컨트롤할 수 있다.
도 1 은 본 발명의 제 1 실시예의 반도체 장치의 구조를 설명하는 도면이고, 1(a) 는 봉지체를 투시한 개략 구성을 나타낸 사시도이고, 1(b) 는 측면도, 1(c) 는 상면도이다.
도 2 는 본 발명의 제 2 실시예의 반도체 장치의 구조를 설명하는 도면이고, 2(a) 는 봉지체를 투시한 개략 구성을 나타낸 사시도이고, 2(b) 는 측면도, 2(c) 는 하면도이다.
도 3 은 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 4 는 도 3 에 이어지는, 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5 는 도 4 에 이어지는, 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 단면도 및 상면도이다.
도 6 은 본 발명의 제 1 실시예의 반도체 장치의 단면도이다.
도 7 은 본 발명의 제 2 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8 은 도 7 에 이어지는, 본 발명의 제 2 실시예의 반도체 장치의 제조 방법을 설명하는 단면도 및 상면도이다.
도 9 는 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 10 은 도 9 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 11 은 도 10 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 12 는 도 11 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 13 은 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 14 는 도 13 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 15 는 도 14 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 16 은 도 15 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 2 는 본 발명의 제 2 실시예의 반도체 장치의 구조를 설명하는 도면이고, 2(a) 는 봉지체를 투시한 개략 구성을 나타낸 사시도이고, 2(b) 는 측면도, 2(c) 는 하면도이다.
도 3 은 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 4 는 도 3 에 이어지는, 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5 는 도 4 에 이어지는, 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 설명하는 단면도 및 상면도이다.
도 6 은 본 발명의 제 1 실시예의 반도체 장치의 단면도이다.
도 7 은 본 발명의 제 2 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8 은 도 7 에 이어지는, 본 발명의 제 2 실시예의 반도체 장치의 제조 방법을 설명하는 단면도 및 상면도이다.
도 9 는 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 10 은 도 9 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 11 은 도 10 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 12 는 도 11 에 이어지는, 본 발명의 제 3 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 13 은 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 상면도 및 단면도이다.
도 14 는 도 13 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 15 는 도 14 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 16 은 도 15 에 이어지는, 본 발명의 제 4 실시예의 반도체 장치의 제조 방법을 설명하는 단면도이다.
이하, 도면을 이용하여, 본 발명에 관련된 반도체 장치의 구성 및 그 제조 방법의 실시예를 상세하게 설명한다.
실시예
1
도 1 은 본 발명의 제 1 실시예인 수지 봉지형 반도체 장치의 일례를 나타내는 도면이고, 1(a) 는 봉지체를 투시한 개략 구성을 나타낸 사시도이고, 1(b) 는 측면도, 1(c) 는 상면도이다.
본 실시예에서 나타내는 반도체 장치는, 6 개의 외부 접속용 전극을 갖는 6 핀 타입의 반도체 장치이다. 도 1(a) 에서 나타내는 바와 같이, 반도체 소자 (4) 와, 내외부 단자가 되는 도전성 마이크로 볼 (3) 과, 반도체 소자 (4) 와 마이크로 볼 (3) 을 전기적으로 접속하는 금속 와이어 (5) 와, 반도체 소자 (4), 마이크로 볼 (3) 의 일부, 및 금속 와이어 (5) 를 절연 수지 (7) 로 봉지시키는 봉지체를 구비하고 있다. 도 1(b) 에서 나타내는 바와 같이, 반도체 소자 (4) 의 이면은, 봉지체의 바닥면과 일평면을 이루도록 노출시키고, 외부 단자로서 마이크로 볼 (3) 의 적어도 일부는, 봉지체의 이면으로부터 돌출된 노출부를 갖고 있다. 마이크로 볼 (3) 은, 봉지체 내의 반도체 소자 (4) 와의 내부 접속용 배선의 역할과, 실장 기판의 접속에 사용하는 외부 접속용 전극으로서의 역할을 겸비하고 있다.
다음으로 본 실시예의 반도체 장치를 구체적인 치수예를 이용하여 설명한다. 여기에서는, 0.15 ㎜ 두께로 백그라인드된 반도체 소자 (4) 를 사용하고, 마이크로 볼 (3) 의 탑재 피치 (L) 를 0.5 ㎜, 마이크로 볼 (3) 의 직경을 0.25 ㎜ 로 하였다. 여기에서 사용하는 마이크로 볼은, 플라스틱 입자 표면에 니켈 이어서 금 도금을 실시한 볼을 사용한다 (참고 : 세키스이 화학, 미크로 펄 (등록상표)). 반도체 소자 (4) 와 마이크로 볼 (3) 을 전기적으로 접속하는 금속 와이어 (5) 는 20 ㎛ 직경의 금선을 사용하였다. 본 실시예에서는, 반도체 소자 (4) 의 상면부 높이가, 마이크로 볼 (3) 의 상면부보다 낮게 되는, 상승 와이어링 구성으로 하고 있다. 단, 요구되는 디멘션, 금속 와이어 (5) 의 루프 높이의 제약 조건에 따라서는, 반도체 소자 (4) 의 상면부 높이를, 마이크로 볼 (3) 의 상면부보다 높은 구조로 하여, 반도체 소자 (4) 에서 마이크로 볼 (3) 로 하강되는 와이어링 형태로 해도 된다. 마이크로 볼 (3) 에 접속되는 세컨드 본딩의 접속점을, 마이크로 볼 (3) 의 상면부의 정점으로 하면, 본딩의 가압력이 안정되어, 더 나은 접속 신뢰성을 확보할 수 있다. 본 실시예에서 나타낸 반도체 장치의 외형 치수는 1.6 ㎜ × 1.4 ㎜, 두께 0.4 ㎜, 스탠드 오프 0.05 ㎜ 의 구성이 된다.
도 3 은 본 발명의 제 1 실시예에서 반도체 장치의 제조 방법을 공정마다 나타낸 도면이다.
먼저 도 3(a) 에서 나타내는 바와 같이, 스테인리스, 구리 등의 도전성 금속 박판 (1) 혹은 내열 고무 박판 또는 수지 박판을 사용한다. 예를 들어 본 실시예의 경우에는, 1.0 ㎜ 두께의 스테인리스 박판에 레이저 가공에 의해 원주(圓柱)형의 개구부 (2) 를 형성한 박판 (1) 을 준비한다. 개구부에는 테이퍼를 실시하여 모따기 가공을 실시한다. 여기에서 도 3(a) 는 상면도, 도 3(b) 는 도 3(a) 의 x1-x1 단면도이다.
이어서, 도 3(c) 에서 나타내는 바와 같이 박판 (1) 의 개구부 (2) 에 마이크로 볼 (3) 을 볼 마운트법에 의해 탑재한다. 볼 탑재의 방법은, 개구 부분을 흡착시키면서 스퀴지를 매끄럽게 움직여 탑재하거나, 또는 박판을 진동시키면서 볼을 흡착 탑재시키는 것 중 어느 방법을 사용해도 된다. 여기에서 사용하는 마이크로 볼 (3) 의 재질은 플라스틱의 입자 표면이 금, 은, 알루미늄, 니켈 등으로 금속 도금된 볼로 본 도금은 단일 조성의 도금 혹은 다층 조성의 도금으로 형성시킨다. 예를 들어, 본 실시예에서는 플라스틱 입자 표면에 니켈 이어서 금 도금을 실시한 볼을 사용한다 (참고 : 세키스이 화학, 미크로 펄 (등록상표)). 또, 마이크로 볼 (3) 은 금, 은, 알루미늄, 니켈 등의 금속 볼을 사용해도 된다. 상기의 볼은 단일 재료 혹은 다종의 재료로 적층 형성된 것이어도 된다. 마이크로 볼 (3) 은 직경 25 ㎛ ∼ 500 ㎛ 의 크기인 것을 사용한다.
이어서 도 3(d) 에서 나타내는 바와 같이 반도체 소자 (4) 를 접착재에 의해 박판 (1) 에 고정시킨다. 반도체 소자 (4) 를 박판 (1) 에 고정시킬 때에는 마이크로 볼 (3) 은 박판 (1) 의 개구부 (2) 에 흡인 고정된 상태, 또는, 탑재된 모든 마이크로 볼 (3) 의 상면을 프레스하여 미리 개구부에 투입 고정된 상태, 또는, 접착재로 고정된 상태에서 실시한다.
이어서 도 4(e) 에서 나타내는 바와 같이 반도체 소자 (4) 의 전극과 마이크로 볼 (3) 을 전기적으로 접속한다. 접속은 금, 구리 혹은 알루미늄 와이어를 사용한 와이어 본딩법에 의해 실시되고, 마이크로 볼 (3) 은 전항과 같이 박판 (1) 에 고정된 상태에서 실시된다.
이어서 절연 수지 (7) 를 사용하여 반도체 소자 (4) 를 봉지시킨다. 도 4(f) 에 나타내는 바와 같이 봉지시에는 전항과 같이 마이크로 볼 (3) 이 박판 (1) 에 고정된 상태에서 실시되고, 여기에서는 에폭시 수지를 사용한 트랜스퍼 몰드법에 의해 실시한다. 수지를 봉지시킬 때에는 폿팅법을 이용해도 된다. 실시예 1 의 반도체 장치는 도 4(g) 에서 나타내는 바와 같이 절연 수지 (7) 내에 마이크로 볼 (3) 이 볼의 하단면을 제외하고 매립되는 형태를 취한다.
이어서 수지의 큐어 처리 후, 도 4(h) 에서 나타내는 바와 같이 박판 (1) 을 봉지체로부터 제거하고 반도체 소자 (4) 및 외부 접속용 전극이 되는 마이크로 볼 (3) 의 하단면을 노출시킨다. 박판 (1) 의 제거 방법은 물리적인 박리, 또는, 백그라인드 장치 등을 사용한 연삭, 연마, 또는 웨트 에칭에 의해 실시된다.
이어서 도 5(i) 의 수지 봉지체 단면도, 도 5(j) 의 수지 봉지체 상면도에 나타내는 y2-y2 부를 다이싱법으로 각각의 반도체 장치로 개편화(個片化)시킨다. 도 6 은, 실시예 1 의 반도체 장치의 최종 형태를 나타내는 단면도이다.
실시예
2
도 2 는, 본 발명의 제 2 실시예가 되는 반도체 장치의 구조를 설명하는 도면이고, 2(a) 는 봉지체를 투시한 개략 구성을 나타낸 사시도이고, 2(b) 는 측면도, 2(c) 하면도이다.
본 실시예에서 나타내는 반도체 장치는, 6 개의 외부 접속용 전극을 갖는 6 핀 타입의 반도체 장치이다. 도 2(a) 에서 나타내는 바와 같이, 반도체 소자 (4) 와, 내외부 단자가 되는 도전성의 마이크로 볼 (3) 과, 반도체 소자 (4) 와 마이크로 볼 (3) 을 전기적으로 접속하는 금속 와이어 (5) 와, 반도체 소자 (4), 마이크로 볼 (3) 의 일부, 및 금속 와이어 (5) 를 절연 수지 (7) 로 봉지하는 봉지체를 구비하고 있다. 도 2(b) 에서 나타내는 바와 같이, 반도체 소자 (4) 의 이면과 외부 단자로서 마이크로 볼 (3) 의 적어도 일부는, 봉지체의 바닥면과 일평면을 이루도록 노출되어 있다. 마이크로 볼 (3) 은, 봉지체 내의 반도체 소자 (4) 와의 내부 접속용 배선의 역할과, 실장 기판과의 접속에 사용하는 외부 접속용 전극으로서의 역할을 겸비하고 있다.
다음으로 본 실시예의 반도체 장치를 구체적인 치수예를 이용하여 설명한다. 여기에서는, 0.15 ㎜ 두께로 백그라인드된 반도체 소자 (4) 를 사용하여 마이크로 볼 (3) 의 탑재 피치 (L) 를 0.5 ㎜, 마이크로 볼 (3) 의 직경을 0.25 ㎜ 로 하였다. 여기에서 사용하는 마이크로 볼은, 플라스틱 입자 표면에 니켈 이어서 금 도금을 실시한 볼을 사용한다 (참고 : 세키스이 화학, 미크로 펄 (등록상표)). 반도체 소자 (4) 와 마이크로 볼 (3) 을 전기적으로 접속하는 금속 와이어 (5) 는 20 ㎛ 직경의 금선을 사용하였다. 본 실시예에서는, 반도체 소자 (4) 의 상면부의 높이가, 마이크로 볼 (3) 의 상면부보다 낮게 되는 상승 와이어링 구성으로 하고 있다. 단, 요구되는 디멘션, 금속 와이어 (5) 의 루프 높이의 제약 조건에 따라서는, 반도체 소자 (4) 의 상면부의 높이를, 마이크로 볼 (3) 의 상면부보다 높은 구조로 하고, 반도체 소자 (4) 에서 마이크로 볼 (3) 로 하강되는 와이어링 형태로 해도 된다. 마이크로 볼 (3) 에 접속하는 세컨드 본딩의 접속점을, 마이크로 볼 (3) 의 상면부의 정점으로 하면, 본딩의 가압력이 안정되어 더 나은 접속 신뢰성을 확보할 수 있다. 본 실시예에서 나타낸 반도체 장치의 외형 치수는 1.6 ㎜ × 1.4 ㎜, 두께 0.4 ㎜, 스탠드 오프 0.05 ㎜ 의 구성이 된다.
실시예 2 의 반도체 장치는 실시예 1 의 반도체 장치의 제조 방법과 수지 봉지 전까지 동일 프로세스로 실시된다.
실시예 2 의 반도체 장치는, 실시예 1 과 동일하게, 도 7(a) 에서 나타내는 바와 같이 절연 수지 (7) 를 사용하여 반도체 소자 (4) 를 봉지시킨다. 도 7(a) 에서 나타내는 바와 같이, 마이크로 볼 (3) 의 상단면이 수지 봉지 금형 (상형) 과 접촉되어, 마이크로 볼에 가압력이 부하된 상태에서 절연 수지 (7) 를 박판 (1) 상에 편면 봉지시킴으로써 형성한다. 여기에서는, 에폭시 수지를 사용한 트랜스퍼 몰드법에 의해 실시한다. 실시예 2 의 반도체 장치는 도 7(b) 에서 나타내는 바와 같이 수지 봉지 금형에 접촉된 마이크로 볼 (3) 의 상단면이 노출되는 형태가 된다.
이어서, 도 7(c) 에서 나타내는 바와 같이 실시예 1 과 동일하게 수지의 큐어 처리 후, 박판 (1) 을 봉지체로부터 제거하여 반도체 소자 (4) 및 외부 접속용 전극이 되는 마이크로 볼 (3) 의 하단면을 노출시킨다. 박판 (1) 의 제거 방법은 물리적인 박리, 또는, 백그라인드 장치 등을 사용한 연삭, 연마, 또는 웨트 에칭에 의해 실시한다. 실시예 2 의 반도체 장치는 반도체 장치의 상하면에 외부 접속용 전극이 노출된다.
이어서 도 8(d) 의 수지 봉지체 단면도, 도 8(e) 의 수지 봉지체 상면도에 나타내는 y2-y2 부를 다이싱법으로 각각의 반도체 장치로 개편화시킨다. 도 8(f) 는, 실시예 2 의 반도체 장치의 최종 형태 (단면도) 를 나타낸다.
실시예
3
도 9 는 본 발명의 제 3 실시예에서 반도체 장치의 제조 방법을 공정마다 나타낸 도면이다.
먼저 도 9(a) 에서 나타내는 바와 같이 스테인리스, 구리 등의 도전성 금속 박판 (1) 혹은 내열 고무, 수지 박판을 사용하고, 예를 들어 본 실시예의 경우에는, 0.08 ㎜ 두께의 구리 박판에 펀치를 사용한 프레스 가공에 의해 원주형의 개구부 (2) 를 형성한다. 개구부에는 테이퍼를 실시하여 모따기 가공을 실시해도 된다. 도 9(a) 는 상면도, 도 9(b) ∼ 도 9(j) 는 도 9(a) 의 x2-x2 로 나타내는 위치에서의 공정 순서의 단면도이다.
이어서, 도 9(c) 에서 나타내는 바와 같이 박판 (1) 의 테이퍼를 형성한 면과 반대측의 면에 UV 테이프 (8) 를 부착시킨다.
이어서, 도 9(d) 에서 나타내는 바와 같이, 박판 (1) 을 진동시키는 것, 혹은, 스퀴지를 미끄러지게 함으로써 마이크로 볼 (3) 을 개구부 (2) 에 탑재시킨다. 여기에서 사용하는 마이크로 볼 (3) 의 재질은 플라스틱의 입자 표면을 금, 은, 알루미늄, 니켈 등으로 금속 도금한 볼을 사용한다. 본 도금은 단일 조성의 도금 혹은 다층 조성의 도금으로 형성한다. 예를 들어, 본 실시예에서는 플라스틱 입자 표면에 니켈 이어서 금 도금을 실시한 볼을 사용한다 (참고 : 세키스이 화학, 미크로 펄 (등록상표)). 플라스틱 입자 대신 구리, 니켈 등의 금속 입자를 코어에 사용하고, 금, 은, 알루미늄, 니켈, 팔라듐 등의 단일 조성 혹은 다층의 도금을 한 금속 볼을 사용할 수도 있다. 마이크로 볼 (3) 은 직경 25 ㎛ ∼ 500 ㎛ 의 크기인 것을 사용한다.
이어서 도 10(e) 에서 나타내는 바와 같이, 마이크로 볼 (3) 의 상면부를 롤러 (9) 로 프레스시키고, 도 10(f) 에서 나타내는 바와 같이, 테이프의 접착부 내에 마이크로 볼 (3) 을 고정시킨다.
이어서 도 10(g) 에서 나타내는 바와 같이, 반도체 소자 (4) 를 박판 (1) 상에 접착재 (도시 없음) 를 개재하여 접속한다.
이어서 도 10(h) 에서 나타내는 바와 같이 전극과 마이크로 볼 (3) 을 전기적으로 접속한다. 접속은 금, 구리 혹은 알루미늄 와이어를 사용한 와이어 본딩법에 의해 실시되고, 마이크로 볼 (3) 은 전항과 같이 박판 (1) 에 테이프 (8) 를 개재하여 고정된 상태에서 실시된다. 여기에서는, 20 ㎛ 의 금선을 사용하였다.
이어서 절연 수지 (7) 를 사용하여 반도체 소자 (4) 를 봉지한다. 도 11(i) 에서 나타내는 바와 같이 봉지시에는 전항과 같이 마이크로 볼 (3) 이 테이프 (8) 를 개재하여 박판 (1) 에 고정된 상태에서 실시되고, 여기에서는, 트랜스퍼 몰드법에 의해, 수지 봉지 금형 (6) 내에 절연 수지 (7) 를 주입한다. 절연 수지를 봉지시킬 때에는, 트랜스퍼 몰드법 대신에 폿팅법을 이용해도 된다. 실시예 3 의 반도체 장치는 도 11(j) 에서 나타내는 바와 같이 절연 수지 (7) 내에 마이크로 볼 (3) 이 볼의 하단면을 제외하고 매립되는 형태가 된다.
이어서, 수지를 큐어 처리 후, 도 11(k) 에서 나타내는 바와 같이 박판 (1) 및 테이프 (8) 를 봉지체로부터 제거하여 반도체 소자 (4) 및 외부 접속용 전극이 되는 마이크로 볼 (3) 의 하단면을 노출시킨다. 박판 (1) 의 제거 방법은 물리적인 박리, 또는, 백그라인드 장치 등을 사용한 연삭, 연마, 또는 웨트 에칭에 의해 실시한다.
이어서 도 12(l) 의 수지 봉지체 단면도 및 도 12(m) 의 수지 봉지체 상면도에 나타내는 y2-y2 부를 다이싱법으로 각각의 반도체 장치로 개편화시킨다. 도 12(n) 은, 제 3 실시예의 반도체 장치의 최종 형태 (단면도) 를 나타낸다.
실시예
4
도 13 은 본 발명의 제 4 실시예에서 반도체 장치의 제조 방법을 공정마다 나타낸 도면이다.
먼저 도 13(a) 에서 나타내는 바와 같이 스테인리스, 구리 등의 도전성 금속 박판 (1) 혹은 내열 고무, 수지 박판을 사용하고, 예를 들어 본 실시예의 경우에는, 0.08 ㎜ 두께의 구리 박판에 펀치를 사용한 프레스 가공에 의해 원주형 및 사각형의 개구부 (2) 를 형성한다. 개구부에는 테이퍼를 실시하여 모따기 가공을 실시해도 된다. 도 13(a) 는 상면도, 도 13(b) ∼ 도 13(k) 는 도 13(a) 의 x2-x2 의 위치에서의 공정순의 단면도이다.
이어서, 도 13(c) 에서 나타내는 바와 같이 박판 (1) 의 테이퍼를 형성한 면과 반대측의 면에 UV 테이프 (8) 를 부착시킨다.
이어서, 도 13(d) 에서 나타내는 바와 같이, 볼 마운트법에 의해 마이크로 볼 (3) 을 원주형의 개구부 (2) 에 탑재한다. 여기에서 사용하는 마이크로 볼 (3) 의 재질은 플라스틱의 입자 표면을 금, 은, 알루미늄, 니켈 등으로 금속 도금한 볼을 사용한다. 본 도금은 단일 조성의 도금 혹은 다층 조성의 도금으로 형성된다. 예를 들어, 본 실시예에서는 플라스틱 입자 표면에 니켈 이어서 금 도금을 실시한 볼을 사용한다 (참고 : 세키스이 화학, 미크로 펄 (등록상표)). 플라스틱 입자 대신 구리, 니켈 등의 금속 입자를 코어에 사용하고, 금, 은, 알루미늄, 니켈, 팔라듐 등의 단일 조성 혹은 다층의 도금을 한 금속 볼을 사용할 수도 있다. 마이크로 볼 (3) 은 직경 25 ㎛ ∼ 500 ㎛ 의 크기인 것을 사용한다.
이어서 도 14(e) 에서 나타내는 바와 같이, 마이크로 볼 (3) 의 상면부를 롤러 (9) 로 프레스하고, 도 14(f) 에서 나타내는 바와 같이, 테이프의 접착부 내에 마이크로 볼 (3) 을 고정시킨다.
이어서 도 14(g) 에서 나타내는 바와 같이, 반도체 소자 (4) 를 사각형의 개구부 (2) 를 통해 테이프 (8) 에 의해 접속한다.
이어서 도 14(h) 에서 나타내는 바와 같이 전극과 마이크로 볼 (3) 을 전기적으로 접속한다. 접속은 금, 구리 혹은 알루미늄 와이어를 사용한 와이어 본딩법에 의해 실시되고, 마이크로 볼 (3) 은 전항과 같이 박판 (1) 에 테이프 (8) 를 개재하여 고정된 상태에서 실시된다. 여기에서는, 20 ㎛ 의 금선을 사용하였다.
이어서 절연 수지 (7) 를 사용하여 반도체 소자 (4) 를 봉지시킨다. 도 15(i) 에서 나타내는 바와 같이 봉지시에는 전항과 같이 마이크로 볼 (3) 이 테이프 (8) 를 개재하여 박판 (1) 에 고정된 상태에서 실시되고, 여기에서는, 트랜스퍼 몰드법에 의해, 수지 봉지 금형 (6) 내에 절연 수지 (7) 를 주입한다. 절연 수지를 봉지할 때에는, 트랜스퍼 몰드법 대신 폿팅법을 이용해도 된다. 실시예 4 의 반도체 장치는 도 15(j) 에서 나타내는 바와 같이 절연 수지 (7) 내에 마이크로 볼 (3) 이 볼의 하단면을 제외하고 매립되는 형태가 된다.
이어서 수지의 큐어 처리 후, 도 15(k) 에서 나타내는 바와 같이 박판 (1) 및 테이프 (8) 를 봉지체로부터 제거하여 반도체 소자 (4) 및 외부 접속용 전극이 되는 마이크로 볼 (3) 의 하단면을 노출시킨다. 박판 (1) 의 제거 방법은 물리적인 박리, 또는, 백그라인드 장치 등을 사용한 연삭, 연마, 또는 웨트 에칭에 의해 실시한다.
이어서 도 16(l) 의 수지 봉지체 단면도 및 도 16(m) 의 수지 봉지체 상면도에 나타내는 y2-y2 부를 다이싱법으로 각각의 반도체 장치로 개편화시킨다. 도 16(n) 은, 제 4 실시예의 반도체 장치의 최종 형태 (단면도) 를 나타낸다.
1 박판
2 개구부
3 마이크로 볼
4 반도체 소자
5 금속 와이어
6 수지 봉지 금형
7 절연 수지
8 테이프
9 롤러
2 개구부
3 마이크로 볼
4 반도체 소자
5 금속 와이어
6 수지 봉지 금형
7 절연 수지
8 테이프
9 롤러
Claims (23)
- 반도체 소자와,
상기 반도체 소자의 주위에 배치된 복수의 마이크로 볼과,
상기 반도체 소자와, 상기 복수의 마이크로 볼 각각의 제 1 부분인 내부 단자면을 전기적으로 접속하는 금속 와이어와,
상기 반도체 소자, 상기 복수의 마이크로 볼 각각의 영역, 및, 상기 와이어를 봉지 수지로 봉지하는 봉지체로 이루어지고,
상기 반도체 소자의 이면이 상기 봉지체로부터 노출되어, 상기 복수의 마이크로 볼 각각의 제 2 부분이 외부 접속용 전극으로서 상기 봉지체의 바닥면으로부터 돌기 상에 노출되어 있는, 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 반도체 소자의 이면이 상기 봉지체 바닥면과 일평면을 이루도록 노출 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 반도체 소자의 이면과 상기 마이크로 볼의 적어도 일부가, 상기 봉지체의 바닥면과 일평면을 이루도록 노출 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 마이크로 볼이 상기 봉지체의 상면 및 바닥면으로부터 노출 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 마이크로 볼의 외부 접속용 전극이, 상기 봉지체 바닥면으로부터 상기 마이크로 볼의 반경 이하의 치수로 돌출 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 마이크로 볼은 플라스틱의 입자 표면에 금, 은, 알루미늄, 또는 니켈의 금속 도금이 실시된 볼이고, 상기 도금이 단일 조성의 도금 혹은 다층 조성의 도금으로 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 마이크로 볼은, 금, 은, 알루미늄, 또는 니켈의 금속 볼이고, 상기 볼이 단일 재료 혹은 다종의 재료로 적층 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치. - 제 1 항에 있어서,
상기 마이크로 볼의 직경이 25 ㎛ ∼ 500 ㎛ 인 것을 특징으로 하는 수지 봉지형 반도체 장치. - 복수의 개구부가 형성된 박판의 상기 개구부에 마이크로 볼을 탑재하는 공정과,
상기 개구부를 제외한 상기 마이크로 볼 탑재측의 영역에 형성된 다이패드부 상에 반도체 소자를 탑재하는 공정과,
상기 반도체 소자의 전극과 상기 마이크로 볼을 금속 와이어에 의해 전기 접속하는 공정과,
상기 반도체 소자의 탑재면측을 절연 수지로 편면 봉지하는 공정과,
상기 박판을 수지 봉지체로부터 제거하고, 상기 반도체 소자의 이면부 및 상기 마이크로 볼의 하단부를 노출시켜 외부 접속용 전극으로서 형성하는 공정과,
상기 봉지체를 개개의 반도체 장치로 개편화시키는 공정을 갖는, 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 편면 봉지하는 공정은 상기 마이크로 볼의 상단부를 절연 수지로 완전히 덮는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 편면 봉지하는 공정은 상기 마이크로 볼의 상단부가 노출되도록 절연 수지로 덮는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 박판이, 스테인리스 또는 구리의 금속 재료 혹은 내열 고무 혹은 내열 수지 재료인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 박판에 형성되는 복수의 개구부가 원주(圓柱) 상의 관통 구멍 혹은 원주 형상의 미관통 구멍으로 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 복수의 개구부가 에칭법, 펀치를 사용한 프레스 가공, 혹은, 레이저 가공에 의해 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 마이크로 볼은 플라스틱의 입자 표면에 금, 은, 알루미늄, 또는 니켈의 금속 도금이 실시된 볼이고, 상기 도금이 단일 조성의 도금 혹은 다층 조성의 도금으로 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 마이크로 볼은, 금, 은, 알루미늄, 또는 니켈의 금속 볼이고, 상기 볼이 단일 재료 혹은 다종의 재료로 적층 형성되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 마이크로 볼의 직경이 25 ㎛ ∼ 500 ㎛ 인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 마이크로 볼이 상기 박판의 개구부에 탑재되는 공정에서 상기 마이크로 볼이 마운팅법, 흡인법, 스퀴지법 혹은 박판을 진동시킴으로써 탑재되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 마이크로 볼을 상기 박판의 개구부에 고정시키는 공정에서, 상기 마이크로 볼이 가압 고정, 흡인 고정 혹은 테이프의 접착재에 의해 고정되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 반도체 소자의 전극과 상기 마이크로 볼을 전기적으로 접속하는 공정에서 상기 마이크로 볼이 박판의 개구부에 흡인, 가압 혹은 상기 박판 이면에 부착된 테이프의 접착재에 의해 고정된 상태에서 금, 구리 혹은 알루미늄의 와이어가 와이어 본딩법에 의해 상기 반도체 소자 상의 전극과 상기 마이크로 볼을 전기 접속하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 절연 수지로 봉지하는 공정에서 상기 수지 봉지가 폿팅법 혹은 트랜스퍼 몰드법에 의해 실시되고, 상기 마이크로 볼이 박판의 개구부에 흡인 혹은 접착재에 의해 고정된 상태에서 상기 절연 수지 내에 매립되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 박판을 수지 봉지체로부터 제거하여 상기 반도체 소자 및 외부 접속용 전극이 되는 상기 마이크로 볼의 하단부를 노출시키는 공정에서, 그 방법이 물리적인 박리, 백그라인드 장치 등을 사용한 연삭, 연마, 혹은 웨트 에칭에 의해 실시되는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법. - 제 9 항에 있어서,
상기 박판이 제거된 수지 봉지체를 각각의 반도체 장치로 개편화시키는 공정에서 다이싱법을 이용하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009026507 | 2009-02-06 | ||
JPJP-P-2009-026507 | 2009-02-06 | ||
JP2009258415A JP5588150B2 (ja) | 2009-02-06 | 2009-11-11 | 樹脂封止型半導体装置 |
JPJP-P-2009-258415 | 2009-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100090666A true KR20100090666A (ko) | 2010-08-16 |
KR101665963B1 KR101665963B1 (ko) | 2016-10-24 |
Family
ID=42539745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100011105A KR101665963B1 (ko) | 2009-02-06 | 2010-02-05 | 수지 봉지형 반도체 장치 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8703532B2 (ko) |
JP (1) | JP5588150B2 (ko) |
KR (1) | KR101665963B1 (ko) |
CN (1) | CN101901788B (ko) |
TW (1) | TWI478296B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107690838A (zh) * | 2015-06-30 | 2018-02-13 | 欧司朗有限公司 | 用于电子电路的电路载体和制造这种电路载体的方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5642473B2 (ja) * | 2010-09-22 | 2014-12-17 | セイコーインスツル株式会社 | Bga半導体パッケージおよびその製造方法 |
CN102786028B (zh) * | 2012-07-17 | 2015-05-06 | 西南交通大学 | 一种用于大面积摩擦诱导微/纳米加工的多针尖阵列的制作方法 |
CN102832141A (zh) * | 2012-08-18 | 2012-12-19 | 孙青秀 | 一种基于框架的无载体式封装件的制作工艺 |
CA2915406C (en) * | 2013-07-03 | 2019-11-12 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | A substrate less die package having wires with dielectric and metal coatings and the method of manufacturing the same |
CN105489509A (zh) * | 2015-12-25 | 2016-04-13 | 华天科技(西安)有限公司 | 应用钢网印刷技术优化点胶工艺的光学传感芯片封装方法 |
CN110517963A (zh) * | 2019-09-05 | 2019-11-29 | 合肥矽迈微电子科技有限公司 | 一种环膜结构注塑工艺 |
SG11202113245YA (en) * | 2019-09-13 | 2021-12-30 | Showa Denko Kk | Laminate and method for producing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010027213A (ko) * | 1999-09-11 | 2001-04-06 | 백승대 | 반도체 패키지의 솔더볼 마운팅 방법 |
JP2001230270A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002009196A (ja) | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
JP2003174120A (ja) * | 2001-09-28 | 2003-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100792663B1 (ko) * | 2006-12-01 | 2008-01-09 | 주식회사 동부하이텍 | 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3129169B2 (ja) * | 1995-11-08 | 2001-01-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3823651B2 (ja) * | 2000-01-05 | 2006-09-20 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
US20020033527A1 (en) * | 2000-09-19 | 2002-03-21 | Siliconware Precision Industries Co., Ltd. | Semiconductor device and manufacturing process thereof |
US7297572B2 (en) * | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
CN1477703A (zh) * | 2002-08-02 | 2004-02-25 | 千住金属工业株式会社 | 焊球组件及其生产方法,形成焊块的方法 |
JP2004319577A (ja) * | 2003-04-11 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、および積層型樹脂封止型半導体装置 |
US7056766B2 (en) * | 2003-12-09 | 2006-06-06 | Freescale Semiconductor, Inc. | Method of forming land grid array packaged device |
JP2005194393A (ja) * | 2004-01-07 | 2005-07-21 | Hitachi Chem Co Ltd | 回路接続用接着フィルム及び回路接続構造体 |
KR20050079399A (ko) * | 2004-02-05 | 2005-08-10 | 삼성전자주식회사 | 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체 |
US7205178B2 (en) * | 2004-03-24 | 2007-04-17 | Freescale Semiconductor, Inc. | Land grid array packaged device and method of forming same |
JP2006066521A (ja) * | 2004-08-25 | 2006-03-09 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8169067B2 (en) * | 2006-10-20 | 2012-05-01 | Broadcom Corporation | Low profile ball grid array (BGA) package with exposed die and method of making same |
TW200903756A (en) * | 2007-06-18 | 2009-01-16 | Samsung Electronics Co Ltd | Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package |
US8501088B2 (en) * | 2007-07-25 | 2013-08-06 | Nippon Steel & Sumikin Materials Co., Ltd. | Solder alloy, solder ball and electronic member having solder bump |
-
2009
- 2009-11-11 JP JP2009258415A patent/JP5588150B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-21 TW TW099101642A patent/TWI478296B/zh not_active IP Right Cessation
- 2010-02-05 US US12/701,018 patent/US8703532B2/en not_active Expired - Fee Related
- 2010-02-05 CN CN201010113656.6A patent/CN101901788B/zh not_active Expired - Fee Related
- 2010-02-05 KR KR1020100011105A patent/KR101665963B1/ko active IP Right Grant
-
2014
- 2014-01-08 US US14/150,153 patent/US9490224B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010027213A (ko) * | 1999-09-11 | 2001-04-06 | 백승대 | 반도체 패키지의 솔더볼 마운팅 방법 |
JP2001230270A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002009196A (ja) | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
JP2003174120A (ja) * | 2001-09-28 | 2003-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100792663B1 (ko) * | 2006-12-01 | 2008-01-09 | 주식회사 동부하이텍 | 다층구조의 금속층으로 적층된 전자패키지용 플라스틱솔더볼의 제조방법 및 그로부터 제조된 플라스틱 솔더볼 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107690838A (zh) * | 2015-06-30 | 2018-02-13 | 欧司朗有限公司 | 用于电子电路的电路载体和制造这种电路载体的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101665963B1 (ko) | 2016-10-24 |
CN101901788A (zh) | 2010-12-01 |
JP5588150B2 (ja) | 2014-09-10 |
US8703532B2 (en) | 2014-04-22 |
US9490224B2 (en) | 2016-11-08 |
TWI478296B (zh) | 2015-03-21 |
TW201036118A (en) | 2010-10-01 |
CN101901788B (zh) | 2014-10-29 |
US20140117544A1 (en) | 2014-05-01 |
US20100200982A1 (en) | 2010-08-12 |
JP2010206162A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20100090666A (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
KR100838440B1 (ko) | 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법 | |
US7550322B2 (en) | Manufacturing method for resin sealed semiconductor device | |
US9245864B2 (en) | Ball grid array semiconductor package and method of manufacturing the same | |
TW201631715A (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
KR100658023B1 (ko) | 회로 장치의 제조 방법 | |
JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
JP4334047B2 (ja) | 半導体装置とその製造方法 | |
KR100381349B1 (ko) | 판형체, 리드 프레임 및 반도체 장치의 제조 방법 | |
CN113496981A (zh) | 封装衬底和其制造方法 | |
JP4979661B2 (ja) | 半導体装置の製造方法 | |
JP2005116886A (ja) | 半導体装置の製造方法 | |
JP2009302427A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000277652A (ja) | 半導体パッケージ | |
JP2005045270A (ja) | 回路装置の製造方法 | |
JP2006173376A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2003031734A (ja) | 回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |