KR20010027213A - 반도체 패키지의 솔더볼 마운팅 방법 - Google Patents

반도체 패키지의 솔더볼 마운팅 방법 Download PDF

Info

Publication number
KR20010027213A
KR20010027213A KR1019990038844A KR19990038844A KR20010027213A KR 20010027213 A KR20010027213 A KR 20010027213A KR 1019990038844 A KR1019990038844 A KR 1019990038844A KR 19990038844 A KR19990038844 A KR 19990038844A KR 20010027213 A KR20010027213 A KR 20010027213A
Authority
KR
South Korea
Prior art keywords
solder ball
pad
semiconductor chip
package
solder
Prior art date
Application number
KR1019990038844A
Other languages
English (en)
Other versions
KR100332378B1 (ko
Inventor
백승대
Original Assignee
백승대
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백승대 filed Critical 백승대
Priority to KR1019990038844A priority Critical patent/KR100332378B1/ko
Publication of KR20010027213A publication Critical patent/KR20010027213A/ko
Application granted granted Critical
Publication of KR100332378B1 publication Critical patent/KR100332378B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본발명은 비지에이 반도체 패키지에 관한 것으로 특히 솔더 볼의 마운팅 공정에 관한 것이다.
본발명은 플럭스를 이용하지 않고 솔더볼을 반도체 패키지의 패드 상면에 마운팅하는 방법으로써, 다수의 금속 패드를 패키지 몸체를 제조하는 공정과; 상기 패키지 몸체의 상부에 상기 패드의 배열과 동일한 배열로 천공형성된 다수의 홀을 갖는 스텐실을 올려 놓은 공정과; 상기 패드의 상면에 페이즈 시프트 공정을 거친 솔더 볼을 올려 놓은 공정과; 상기 솔더 볼을 상기 패드의 상면에 압착고정시키는 공정과; 상기 스텐실을 제거하는 공정과; 상기 솔더볼을 리플로우하여 상기 패드 상면에 융착시키는 공정을 포함하는 것을 특징으로 한다.

Description

반도체 패키지의 솔더볼 마운팅 방법{FLUXLESS SOLDERING METHOD}
본 발명은 비지에이 반도체 패키지에 관한 것으로, 특히 패키지의 외부단자인 솔더볼을 패드에 마운팅하는 공정에 관한 것이다.
일반적으로 고집적화된 다핀의 패키지를 생산하기 위하여 많은 업체들이 노력을 경주하고 있다. 그 대표적인 예로 기판(substrate)에 다수개의 솔더볼(solder ball)을 부착하여 외부단자로 이용하는 비지에이(BGA; ball grid array) 반도체 패키지를 들 수 있다. BGA 타입의 반도체 칩 패키지는 서브스트레이트의 상면 또는 하면에 다수개의 솔더볼을 위치시키고, 노에서 열을 가하여 일시에 접착하는 방법으로 제조되므로 생산성이 높을 뿐만 아니라, 외부단자가 볼의 형상이기 때문에 외부 충격으로부터 외부단자가 쉽게 변형되지 않는 장점이 있다.
본발명을 설명하기 위한 참조로써, BGA형 반도체 패키지 구조에 대해 간단히 설명하면 다음과 같다.
도1에 도시한 바와 같이 상면에 다층 배선 패턴(6)을 갖는 기판(substrate)(10)의 상면 중앙부에 반도체 칩(12)이 접착제(13)에 의해 부착되어 있다. 또, 상기 반도체 칩(12)의 패드와 상기 다층 배선 패턴(6)의 일측 끝이 와이어(14)에 의해 연결되어 있다. 상기 다층 배선 패턴(6)의 일측 끝과, 상기 반도체 칩(12)과, 와이어(14)를 몰딩 수지(17)가 덮고 있다. 또한 상기 몰딩 수지(17)에 의해 덮여 있지 않은 다층 배선 패턴(6)들의 상면에 솔더 볼(18)이 부착되어 있다.
즉 상기한 바와 같이, 일반적인 비지에이 반도체 패키지는 솔더 볼을 부착하기 위한 다층 배선 패턴이 상면에 형성되어 있는 기판을 미리준비하고, 그 기판 상면에 반도체 칩을 부착하고, 상기 반도체 칩의 패드와 상기 다층 배선 패턴을 와이어로 연결하고, 상기 다층 배선 패턴의 상면을 대부분 솔더 레지스트(15)로 도포한 다음, 소정 부분만을 노출시켜, 상기 노출된 다층 배선 패턴(6)의 상면에 솔더 볼을 부착하는 방법으로 제조한다.
도2는 비지에이 반도체 패키지 구조의 또다른 예로서 마이크로 비지에이 패키지를 도시하고 있다. 즉, 반도체 칩(21)의 상면 중앙부에 일래스토머(elastomer)(22)가 부착되어 있다. 상기 일래스토머(22) 위에는 점착성이 높은 접착수지(23)가 형성되어 있다. 상기 접착수지(23) 위에 전기신호를 전달하는 다수의 다층 금속 패턴(metal trace)(24a)가 상기 접착수지(23)에 접착되어 있고, 상기 다층 금속 패턴(42a)의 한쪽 끝은 금속리드(24c)에 연결되어 있고, 상기 금속리드(24c)는 반도체 칩(21)의 상면 가장자리에 형성된 패드(26)에 연결되어 있다. 상기 다층 금속 패턴(24a)중 이후 솔더볼이 접착될 부분 즉 금속 패드(24b)을 제외한 다층 금속 패턴(24a) 전체와 접착수지(23)의 상면을 솔더레지스트(25)가 덮고 있다. 또한 상기 솔더레지스트(25)에 의해 덮혀 있지 않은 반도체칩(21) 상면과 다층 금속 패턴(24c)이 몰딩 수지(27)에 감싸여 있다. 또한 상기 금속패드(24b) 위에 솔더 볼(28)이 부착되어 있으며, 상기 솔더볼(28)은 외부단자의 역할을 한다.
상기 예시한 이외에도 다양한 형태의 비지에이 반도체 패키지가 개발되어 있으며, 특히 최근에는 칩 스캐일 반도체 패키지에 대한 요구가 높아지면서, 반도체 칩의 제조가 완료된 후 별도의 패키지 공정 없이 웨이퍼 상태에서 상기 반도체 칩 상면의 패드 위에 솔더 볼을 바로 부착한 후, 상기 반도체 칩을 낱개로 잘라 내어, 기판위에 부착하는 비지에이 패키지도 개발되었다.
상기와 같은 다양한 형태의 비지에이형 반도체 패키지에 있어서, 솔더볼을 상기 기판상의 다층 금속 패턴 또는 반도체칩의 패드에 부착하는 솔더볼 마운팅 공정은 다음과 같이 구성된다.
1) 전세공정 및 표면 산화막 제거 공정(precleaning and deoxidation of the surface)
2) 리플로우 공정
3) 후세 공정(post soldering cleaning)
먼저, 전세공정이란, 솔더 볼을 올려 놓을 곳 즉 도1에서 다층 금속 패턴(6)의 상면, 도2에서 금속 패드(24b), 또는 반도체 칩의 패드(미도시)(이하 상기 금속패턴(6), 다층 금속 패턴(24b) 또는 반도체 칩위에 형성된 패드등을 모두 통칭하여 "패드"라고 한다)의 상면에 형성된 표면산화막 및 불순물을 제거하는 공정이다. 솔더볼이 부착될 위치 즉 패드는 일반적으로 금속으로 되어 있기 때문에 쉽게 산화되어 그 표면에 금속산화물이 형성되는 경향이 있다. 이 금속산화물은 솔더볼 리플로우시 패드의 젖음(wetting)을 방해하여 솔더 볼 부착 공정을 어렵게 하는 문제가 있고, 또한 전기적인 저항을 증가시킨다. 따라서 표면 금속산화물 또는 불순물을 제거하기 위해 전세 공정을 실시하며, 일반적인 전세 공정은 패드 또는 금속도전 경로등 솔더 볼을 부착할 위치에 플럭스를 바르는 공정이다. 플럭스 재료로서 여러 가지 것들이 시판되고 있으나 일반적으로 플럭스는 염소, 불소를 포함하는 화합물로서 높은 산성을 띠며, 플럭스 물질은 표면산화막과 반응하여 표면산화막을 제거하는 역할을 한다. 또한 플럭스는 점착성이 높도록 제조되어 있어서, 솔더 볼이 패드 상에 재치된 후, 리플로우 공정전까지 솔더 볼이 부착될 위치로부터 일탈하지 않도록 위치 고정 하는 역할도 한다.
다음으로 약 220℃의 온도에서 솔더볼 리플로우 공정을 진행하여 솔더볼이 패드에 융착(joining) 되도록 한다.
다음으로, 후세 공정을 실시한다. 후세공정이란 전세 공정에서 사용한 플럭스 잔류물을 제거하는 공정이다. 플럭스는 산성을 띤 물질이기 때문에 부식성이 있다. 따라서 리플로우 공정후 플럭스를 제거하는 공정이 필수적이다.
그런데, 상기와 같은 전세 공정 및 후세공정은 제품의 장기적인 신뢰성에 악영향을 미치고 있으며, 또한 패키지 제조공정 시간이 오래 걸리는 원인이 되므로 상기와 같은 전세 공정 및 후세공정을 생략하는 공정에 대한 연구가 활발하다. 즉 플럭스를 이용하지 않은 솔더볼 마운팅 공정에 대한 관심이 높다.
그러한 플럭스를 사용하지 않는 솔더볼 처리 공정이 미국특허번호 5,615,825에 개시되어 있다. 즉, 패드 또는 솔더볼의 상면에 형성된 표면산화막을 불소 플라즈마 처리를 하여 패드 또는 솔더볼 표면의 표면산화막을 깨어지기 쉬운 물질로 변환시킴으로써, 솔더볼 리플로우시 젖음을 방해하지 않도록 하는 방법이 기재되어 있다.
그러나, 상기 미국특허 번호 5,615,825에 기재된 방법에 따라 솔더볼 및 금속 패드를 플라즈마 처리한 후 솔더볼을 패드 위에 재치 시키고 리플로우를 진행하는 공정은 다음과 같은 문제점이 있다.
즉, 종래의 플럭스는 패드 상면의 표면산화막을 제거함과 동시에, 높은 점착성으로 인해 솔더볼을 리플로우 공정이 진행되기 전까지 부착되어야 할 위치 즉 금속 패드의 상면으로부터 일탈하지 않도록 고정하는 역할을 하였다. 그러나, 플럭스를 사용하지 않는 대신 상기 5,625,815에 기재된 바와 같이 솔더볼의 플라즈마 처리 공정만을 채용하는 경우, 리플로우 공정시 솔더볼과 패드간의 웨팅 및 융착은 원활히 이루어 질지라도, 솔더볼을 금속 패드에 올려 놓은 후 후속 공정을 수행하기 위해 패키지 몸체를 이동시키는 경우 솔더볼이 금속 패드 상면으로부터 일탈하여, 원치 않는 부위에 솔더볼이 부착됨으로써 패키지의 불량률이 높아지는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로써, 플럭스를 이용하지 않고, 솔더볼이 패드에 융착될때까지 패드상에서 위치가 일탈되지 않고 고정될 수 있도록 하여 반도체 패키지의 솔더링 신뢰성을 향상시킨 반도체 패키지의 솔더볼 마운팅 방법을 제공하는데 그 목적이 있다.
본 발명은, 후세공정이 필요치 않은 반도체 패키지의 솔더볼 마운팅 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 패키지의 솔더볼 마운팅 방법은은, 다수의 패드를 갖는 반도체 칩을 제조하는 공정과; 상기 반도체 칩 상부에 상기 패드의 배열과 동일한 배열을 갖는 다수의 홀을 갖는 스텐실을 올려 놓은 공정과; 상기 패드의 상면에 페이즈 시프트 공정을 거친 솔더 볼을 올려 놓은 공정과; 상기 솔더 볼에 초음파를 가하여 상기 패드의 상면에 압착시키는 공정과; 상기 스텐실을 제거하는 공정과; 상기 솔더볼을 리플로우하여 상기 패드 상면에 융착시키는 공정을 포함한다.
또한 본 발명에 따른 반도체 패키지의 솔더볼 마운팅 방법은, 다수의 패드를 갖는 패키지 몸체를 제조하는 공정과; 상기 패키지 몸체 상부에 상기 패드의 배열과 동일한 배열을 갖는 다수의 홀을 갖는 스텐실을 올려 놓은 공정과; 상기 패드의 상면에 페이즈 시프트 공정을 거친 솔더 볼을 올려 놓은 공정과; 상기 솔더 볼에 초음파를 가하여 상기 패드의 상면에 압착시키는 공정과; 상기 스텐실을 제거하는 공정과; 상기 솔더볼을 리플로우하여 상기 패드 상면에 융착시키는 공정을 포함한다.
도1은 종래 비지에이 패키지의 구조를 도시한 단면도이다.
도2는 종래 마이크로 비지에이 반도체 패키지의 종단면도이다.
도3a 내지 도3f는 본발명에 따른 비지에이 패키지의 솔더볼 마운팅 공정의 순서를 도시한 공정순서도이다.
도4는 초음파 트랜스듀서의 개략도이다.
<< 도면부호에 대한 간단한 설명 >>
6 : 다층 배선 패턴 10 : 기판
12 : 반도체 칩 13 : 접착제
14 : 와이어 17 : 몰딩 수지
18 : 솔더볼
21 : 반도체 칩 22 : 일래스토머
23 : 접착 수지 24a : 다층 금속 패턴
24b : 금속 패드 24c : 금속 리드
25 : 솔더 레지스트 26 : 패드
2 : 몰딩 수지 28 : 솔더볼
30 : 패드 31 : 솔더 레지스트
32 : 패키지 몸체 33 : 솔더볼
40 : 스텐실 41 : 홀
50 : 초음파 트랜스듀서 51 : 동공
52 : 외부 커버 53 : 초음파 뿔
54 : 압전부 55 : 초음파 발생부
본 발명에 따른 반도체 패키지의 솔더볼 마운팅 방법의 실시례를 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도3a와 같이, 솔더 볼이 부착될 부위(30) 즉 패드(30)의 상면을 제외한 그 전면이 솔더 레지스트(31)로 덮인 패키지 몸체(32)를 제조한다. 상기와 같은 패키지 몸체를 제조하는 공정은 종래 잘 알려진 방법에 따른다. 이때, 도3a에서는 하나의 패키지 몸체만을 도시하였으나, 실제 패키지 제조공정에서는 다수의 패키지 몸체가 일렬로 연결된 스트립 단위로 공정이 진행되는 경우가 일반적이다.
여기서 패키지 몸체란 도1 또는 도2에서 도시한 바와 같이 상면에 다층 배선 패턴을 갖는 기판에 반도체 칩을 부착한 구조를 말한다. 즉 도1, 도2에서 솔더 볼만을 제외한 전체를 가르킨다. 또한 그 이외에도 당업자라면 제조할 수 있는 다양한 구조의 패키지 몸체를 포함한다.
또한 여기서 상기 패키지 몸체(32)는 반도체 칩으로 대치할 수 있다. 즉 상기 반도체 칩이 제조된 직후 웨이퍼 상에서 싱귤레이션을 거치지 않은 웨이퍼 상태의 반도체 칩이어도 상관없고 싱귤레이션 공정을 수행하여 개개로 분리되어 있는 반도체 칩이어도 된다. 즉, 솔더 볼을 부착하기 위한 패드가 상면에 형성된 반도체 칩이면 된다.
따라서 이하의 설명에서의 패키지 몸체(32)의 용어는 반도체 칩(미도시)과 상기에서 정의한 패키지 몸체(32)를 모두 정의하도록 사용된다.
다음으로, 도3b에 도시한 스텐실(40)을 상기 도3a에 위치 정렬하여 올려 놓아 도3c의 구조를 만든다. 도3b에서 도시한 바와 같이 스텐실(40)은 평판형 기판에 다수의 홀(41)을 갖도록 제조되었다. 상기 홀(41)의 배열은 솔더 볼을 부착하기 위해 준비된 패키지 몸체(32) 또는 반도체 칩의 패드의 배열과 일치한다. 또한 다수의 패키지 몸체(32) 또는 반도체 칩에 동시에 솔더 볼을 마운팅 하기 위하여 단위 스텐실(도3b에서 점선이 단위 스텐실을 구분하고 있음)을 다수 연결한 스트립형으로 제조하는 것이 바람직하다. 도3b의 스텐실의 IIIc-IIIc에 따른 종단면도는 도3c에서 볼 수 있다.
다음으로, 도3c는 상기 패키지 몸체(32)의 상면에 스텐실(40)을 올려 놓은 모습을 도시하고 있다. 상기 스텐실의 홀(41)과 상기 패키지 몸체(32)의 패드(30)의 위치가 일치되도록 위치 정렬하여 상기 스텐실(40)이 상기 패키지 몸체(32)의 상면에 올려져 있다. 상기 스텐실(40)은 후속하는 공정에서 솔더 볼을 상기 스텐실(40)의 홀(41)내에 위치시킴으로써 솔더 볼이 정확히 패드의 위치에 재치되도록 하며, 솔더 볼이 패드 위에 압착되어 고정되기 까지 솔더 볼이 패드 상면으로부터 위치를 일탈하지 않도록 하는 기능을 한다. 상기 스텐실의 두께는 솔더 볼의 직경의 50~80% 정도가 되도록 하여 솔도 볼이 스텐실의 홀을 벗어 나지 않도록 하며, 상기 홀(41)의 직경은 솔더 볼 직경의 100% ~ 180%가 되도록 형성하여 솔더 볼이 홀 내에서 이동하더라도 솔더 볼의 중심이 상기 패드의 상면을 벗어나지 않도록 하는 것이 바람직하다.
다음으로, 비지에이 패키지의 외부단자인 솔더볼을 불소 플라즈마 처리를 하여, 솔더볼 표면의 표면 산화막을 솔더볼과 패키지의 패드가 융착되는 것을 방해하지 않는 물질 즉 불소산화물로 변환(phase shift)하는 공정을 실시한다. 불소 플라즈마 처리방법의 상세한 내용은 미국특허번호 5,625,815에 기재되어 있다. 즉, 솔더 볼을 소정 시간동안 불소 플라즈마에 노출함으로써 간단히 솔더볼 표면의 금속산화물이 불소 산화물로 변화된다.
다음으로 도3d에 도시한 바와 같이, 상기 불소 플라즈마 처리를 한(페이즈 시프트 공정을 거친) 솔더 볼(33)을 도3c의 스텐실(40)의 홀(41)내에, 솔더 볼 픽업 장치를 이용하여 올려 놓는다.
다음으로, 도3e와 같이 솔더 볼(33)이 금속 패드(30)의 상면으로부터 일탈하지 않도록 초음파 트랜스듀서(Ultrasonic Transducer)(50)를 이용하여, 상기 솔더 볼의 상부에 초음파를 가하여, 솔더 볼(33)의 하부가 패드(30) 상면에 압착되도록 하여 고정한다.
상기 초음파 트랜스듀서(50)에 대해 도4를 참조하여 좀 더 설명하면 다음과 같다. 도4에 도시된 바와 같이 일반적인 초음파 트랜스 듀서는, 초음파가 통과하는 경로인 동공(51)과, 그 외부를 둘러싼 외부 커버(52)로 구성된 초음파 뿔(ultrasonic horn)(53)과, 상기 초음파 풀(53)의 한쪽 끝에 형성된 압전부(piezo-electric element)(54)와, 상기 초음파 뿔(53)의 다른 쪽 끝에 연결되어, 상기 동공(51)을 통해 초음파를 보내는 초음파 발생부(55)로 구성되어 있다.
초음파 트랜스듀서(50)을 이용하여 솔더 볼을 패드에 압착하는 공정을 설명하면 다음과 같다.
즉, 초음파 뿔(53)의 한쪽 끝의 압전부(54)를 상기 솔더볼(33)의 상면에 정확하게 접촉킨 후 하방으로 솔더볼을 누른다. 다음으로, 상기 초음파 발생부(55)에서 약 수십 MHz의 초음파를 발생시키면, 상기 동공(51)을 통해 초음파 에너지가 솔더 볼(33)에 전해져 상기 트랜스듀서가 하부 방향으로 수십 MHz의 진동을 하게 되고 이에 따라, 솔더 볼과 패드는 상당한 접착력을 갖게 된다.
상기 초음파 트랜스듀서를 이용한 솔더 볼 압착 공정이 끝나면 상기 솔더 볼(33)들은 스텐실(40)을 제거하여도 패드(30)의 위치로부터 일탈되는 일이 없도록 패드(30) 상면에 고정된다.
따라서 다음으로 도3f에 도시한 바와 같이 상기 스텐실(40)을 상기 패키지 몸체(32)로부터 제거한다.
다음으로, 상기 솔더볼(33)을 약 220℃ 정도에서 종래 잘 알려진 리플로우 공정을 수행하여 솔더볼과 패드를 융착시킴으로써 비지에이 패키지의 솔더볼 마운팅 공정을 종료한다.
본 발명은 패키지의 신뢰성에 악영향을 주는 플럭스의 사용을 생략하므로, 패키지의 신뢰성이 향상되는 효과가 있다.
본 발명은 플럭스를 바르는 전세 공정 및 플럭스를 제거하는 후세공정을 생략하므로서 패키지의 제조 기간을 단축시키는 효과가 있다.
본 발명은 플럭스를 사용하지 않으면서, 솔더볼이 패드에 융착되기 까지 솔더볼의 위치를 고정시키는 기구(스텐실)를 채용함으로써 솔더볼 마운팅 공정의 신뢰성이 향상되는 효과가 있다.

Claims (8)

  1. 다수의 패드를 갖는 패키지 몸체를 제조하는 공정과;
    상기 패키지 몸체의 상부에 상기 금속 패드의 배열과 동일한 배열로 천공형성된 다수의 홀을 갖는 스텐실을 올려 놓은 공정과;
    상기 패드의 상면에 페이즈 시프트 공정을 거친 솔더 볼을 올려 놓은 공정과;
    상기 솔더 볼을 상기 패드의 상면에 압착 고정시키는 공정과;
    상기 스텐실을 제거하는 공정과;
    상기 솔더볼을 리플로우하여 상기 패드 상면에 융착시키는 공정을 포함하는 솔더볼 마운팅 방법.
  2. 제1항에 있어서, 상기 페이즈 시프팅 공정은, 솔더 볼 표면을 불소 플라즈마 처리하는 공정인 것을 특징으로 하는 솔더볼 마운팅 방법.
  3. 제1항에 있어서, 상기 솔더 볼을 패드에 고정하는 공정은, 초음파 트랜스듀서로 솔더볼 상면에 초음파를 가하여 패드의 상면에 압착하는 공정인 것을 특징으로 하는 솔더볼 마운팅 방법.
  4. 다수의 금속 패드를 상면에 갖는 반도체 칩을 제조하는 공정과;
    상기 반도체 칩 상부에 상기 금속 패드의 배열과 동일한 배열로 천공형성된 다수의 홀을 갖는 스텐실을 올려 놓은 공정과;
    상기 패드의 상면에 페이즈 시프트 공정을 거친 솔더 볼을 올려 놓은 공정과;
    상기 솔더 볼을 상기 패드의 상면에 고정시키는 공정과;
    상기 스텐실을 제거하는 공정과;
    상기 솔더볼을 리플로우하여 상기 패드 상면에 융착시키는 공정을 포함하는 솔더볼 마운팅 방법.
  5. 제4항에 있어서, 상기 페이즈 시프팅 공정은, 솔더 볼 표면을 불소 플라즈마 처리하는 공정인 것을 특징으로 하는 솔더볼 마운팅 방법.
  6. 제4항에 있어서, 상기 솔더 볼을 패드에 고정하는 공정은, 초음파 트랜스듀서로 솔더볼 상면에 초음파를 가하여 패드의 상면에 압착하는 공정인 것을 특징으로 하는 솔더볼 마운팅 방법.
  7. 제4항에 있어서, 상기 반도체 칩은 웨이퍼로부터 싱귤레이션 공정을 하여 개개로 분리된 반도체 칩인 것을 특징으로 하는 솔더볼 마운팅 방법.
  8. 제4항에 있어서, 상기 반도체 칩은 제조된 후 웨이퍼로부터 분리되지 않은 웨이퍼 상태의 반도체 칩인 것을 특징으로 하는 솔더볼 마운팅 방법.
KR1019990038844A 1999-09-11 1999-09-11 반도체 패키지의 솔더볼 마운팅 방법 KR100332378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990038844A KR100332378B1 (ko) 1999-09-11 1999-09-11 반도체 패키지의 솔더볼 마운팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038844A KR100332378B1 (ko) 1999-09-11 1999-09-11 반도체 패키지의 솔더볼 마운팅 방법

Publications (2)

Publication Number Publication Date
KR20010027213A true KR20010027213A (ko) 2001-04-06
KR100332378B1 KR100332378B1 (ko) 2002-04-12

Family

ID=19611121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038844A KR100332378B1 (ko) 1999-09-11 1999-09-11 반도체 패키지의 솔더볼 마운팅 방법

Country Status (1)

Country Link
KR (1) KR100332378B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863772B1 (ko) * 2007-09-14 2008-10-15 한국과학기술원 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
KR102249384B1 (ko) * 2020-07-17 2021-05-06 정관식 플럭스 프리 플립칩 패키지 제조장치 및 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101881105B1 (ko) 2016-10-12 2018-07-24 최병찬 노즐
TWI678251B (zh) 2017-05-10 2019-12-01 崔秉燦 雷射加工裝置及加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431332A (en) * 1994-02-07 1995-07-11 Motorola, Inc. Method and apparatus for solder sphere placement using an air knife
US5615825A (en) * 1995-05-12 1997-04-01 Mcnc Fluorinated fluxless soldering

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863772B1 (ko) * 2007-09-14 2008-10-15 한국과학기술원 솔더볼 및 공동이 형성된 몰드를 이용한 솔더볼의 제조방법
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
KR102249384B1 (ko) * 2020-07-17 2021-05-06 정관식 플럭스 프리 플립칩 패키지 제조장치 및 제조방법

Also Published As

Publication number Publication date
KR100332378B1 (ko) 2002-04-12

Similar Documents

Publication Publication Date Title
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
US7446406B2 (en) Circuit device and manufacturing method thereof
US6551918B2 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP3450236B2 (ja) 半導体装置及びその製造方法
US6887778B2 (en) Semiconductor device and manufacturing method
US20040006869A1 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
KR100332378B1 (ko) 반도체 패키지의 솔더볼 마운팅 방법
JP2000040713A (ja) 半導体パッケージの製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
KR100968008B1 (ko) 반도체장치 및 그 제조방법
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH06283564A (ja) ワイヤボンディング方法
JP2004253598A (ja) 電子部品の実装方法
JPH11297750A (ja) 半導体装置およびその製造方法および半導体装置の実装方法
KR100651792B1 (ko) 플립칩 반도체 팩키지 및, 그것의 제조 방법
JP4473668B2 (ja) 半導体装置およびその製造方法
JP3067364B2 (ja) 金属突起電極付き半導体装置
JPH04359457A (ja) 半導体装置およびその製造方法
JP2010021392A (ja) 半導体装置及びその製造方法
KR940004278Y1 (ko) Cot 패키지
JP4668729B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 18

EXPY Expiration of term