KR102249384B1 - 플럭스 프리 플립칩 패키지 제조장치 및 제조방법 - Google Patents

플럭스 프리 플립칩 패키지 제조장치 및 제조방법 Download PDF

Info

Publication number
KR102249384B1
KR102249384B1 KR1020200088712A KR20200088712A KR102249384B1 KR 102249384 B1 KR102249384 B1 KR 102249384B1 KR 1020200088712 A KR1020200088712 A KR 1020200088712A KR 20200088712 A KR20200088712 A KR 20200088712A KR 102249384 B1 KR102249384 B1 KR 102249384B1
Authority
KR
South Korea
Prior art keywords
bonding
substrate
flux
laser
chip
Prior art date
Application number
KR1020200088712A
Other languages
English (en)
Inventor
정관식
Original Assignee
정관식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정관식 filed Critical 정관식
Priority to KR1020200088712A priority Critical patent/KR102249384B1/ko
Application granted granted Critical
Publication of KR102249384B1 publication Critical patent/KR102249384B1/ko
Priority to CN202110782929.4A priority patent/CN113948408A/zh
Priority to TW110126170A priority patent/TW202213558A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser

Abstract

본 발명은 플럭스를 사용하지 않고 플립칩 패키지를 제조하는 장치 및 제조방법에 관한 것으로, 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 공정을 단순화함으로써 플립칩 패키지 제조 비용을 감소시킬 수 있는 효과가 있다.

Description

플럭스 프리 플립칩 패키지 제조장치 및 제조방법{Apparatus for flux free fabricating a flip-chip package and fabricating method using the same}
본 발명은 플럭스 프리 플립칩 패키지 제조장치 및 제조방법에 관한 것으로, 더욱 상세하게는, 반도체 집적회로 칩의 플립칩 패키지를 형성하기 위한 플립칩 본딩과정에서, 플럭스를 사용하지 않고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 부분적인 본딩을 한 후 복수 개의 반도체 칩에 대해 전체적으로 본딩을 함으로써 플럭스 클리닝 공정을 제거함과 동시에 공정시간을 대폭 감소시켜 생산성을 크게 향상시킬 수 있는 플럭스 프리 플립칩 패키지 제조장치 및 이를 이용한 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 그 종류 및 실장방법에 따라 여러 가지로 나뉘어지며, 최근 들어 종래의 반도체 패키지의 문제점을 개선하기 위해 플립칩(Flip chip) 패키지가 등장하였다.
플립칩이란 반도체 칩을 회로 기판에 부착시킬 때 금속 리드(와이어)와 같은 추가적인 연결구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극 패턴인 범프(bump)를 이용하여 그대로 융착시키는 방식으로, 와이어리스 반도체라고도 한다. 이러한 플립칩 패키지는 칩 크기를 소형화 및 경량화 할 수 있고 전극간의 거리를 훨씬 미세하게 할 수 있는 장점이 있다.
이러한 종래의 플립칩 패키지는 반도체 칩의 본딩 패드(bonding pad) 위에 웨이퍼 범핑 공정을 통해 범프(bump)를 만들고 이 범프(bump)를 다른 칩의 범프와 본딩시키거나 회로 기판의 본딩 패드와 연결시키는 공정으로 진행된다.
도 1은 종래의 플럭스를 이용한 플립칩 패키지 제조장치를 설명하기 위한 도면이고, 도 2는 종래의 플럭스를 이용한 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 1 및 도 2를 참고하여 종래의 플럭스를 이용한 플립칩 패키지 제조과정을 설명하기로 한다.
도 1에 도시된 바와 같이 종래의 플럭스를 이용한 플립칩 패키지 제조장치(100)는 제1로딩장치(110), 어태치 장치(120), 리플로우 장치(130), 제1언로딩장치(140), 제2로딩장치(150), 플럭스 클리닝 장치(160) 및 제2언로딩장치(170)등 독립된 별개의 장비가 필요하다.
한편, 도 2에 도시된 바와 같이 종래의 플럭스를 이용한 플립칩 패키지 제조방법은, 플럭싱 공정(S210), 플립칩 어태치 공정(S220), 리플로우 공정(S230) 및 플럭스 클린 공정(S240)로 진행된다.
종래의 경우 플립칩 본딩을 위해서는 피씨비(PCB) 기판에 플럭스를 도포하고(S210) 범프가 있는 반도체 칩을 플럭스에 딥핑(dipping)하여 피씨비(PCB) 기판에 어태치하고(S220) 리플로우 장치(130)로 이동하여 리플로우하여 솔더를 녹여 본딩을 한 후(S230) 플럭스 클리닝 장치(160)에서 플럭스를 클리닝하는 과정(S240)을 거쳐야 한다. 이러한 종래의 플립칩 본딩과정에서는 플럭스의 사용이 필수적이었는데 그 이유는 다음과 같다.
일반적으로 범핑 프로세스를 통해 형성된 범프는 형성되자 마자 바로 산소와 결합하여 산화됨으로써 산화막이 형성되고 이러한 산화막은 시간이 흐를수록 두꺼워지게 된다. 이와 같이 범프에 형성된 산화막으로 인해 반도체 칩을 기판에 연결시키는 것이 어렵게 되고 연결이 되었다고 하더라도 산화막으로 인해 신뢰성에 문제가 발생하게 된다. 따라서 범프에 형성된 산화막을 제거하는 과정이 필요하며 이때 산화막 제거를 위해 플럭스가 사용되었다.
한편, 반도체 칩을 기판 위에 어태치한 후에는 반도체 칩과 기판 사이에 얼라인을 맞춰야 하는데 기판과 반도체 칩 사이의 피치가 점점 미세해지는 상황에서 반도체 칩이 몇 마이크로미터만 틀어지더라도 문제가 발생하게 된다.
플럭스는 에폭시 레진 성분 뿐만 아니라 끈적끈적한 로진 성분도 포함되어 있기 때문에 범프를 플럭스에 딥핑한 후 피씨비(PCB) 기판에 어태치하게 되면 왠만한 진동이나 충격에도 반도체 칩이 흔들리지 않게 된다.
이와 같이, 범프가 있는 반도체 칩을 플럭스에 딥핑(dipping)하여 피씨비(PCB) 기판에 어태치한 후 리플로우 오븐에 넣으면 플럭스가 녹아서 흘러내리면서 산화막을 제거하고 솔더가 녹아 달라붙게 된다. 이러한 이유로 범프를 이용한 플립칩 본딩공정에서는 플럭스의 사용이 필수적이었다.
그러나, 종래의 플럭스를 이용한 플립칩 본딩의 경우 리플로우 과정이 끝나고 나면 묻어있는 플럭스 찌꺼기를 제거하는 클리닝 과정이 필요하게 되고, 이로 인해 여러 부가적인 장비를 필요로 하고 공정이 복잡해짐으로써 전체적으로 반도체 패키지의 제조 단가가 상승하는 문제가 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 반도체 칩의 플립칩 패키지를 형성하기 위한 플립칩 본딩과정에서, 플럭스를 사용하지 않고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 부분적인 본딩을 한 후 복수 개의 반도체 칩에 대해 전체적으로 본딩을 함으로써 플럭스 클리닝 공정을 제거함과 동시에 공정시간을 대폭 감소시켜 생산성을 크게 향상시킬 수 있는 플럭스 프리 플립칩 패키지 제조장치 및 제조방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치는, 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조장치에 있어서, 상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리부; 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치부; 및 상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저를 가하여 1차 본딩을 수행하고, 상기 1차 본딩이 완료된 복수 개의 상기 반도체 칩에 대해 일괄적으로 2차 본딩을 수행하는 본딩부;를 하나의 장치 내에 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법은, 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조방법에 있어서, 상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리단계; 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치 단계; 및 상기 기판에 어태치된 상기 반도체 칩에 레이저의 열을 가하여 본딩하는 본딩단계;를 포함하되, 상기 본딩단계는, 상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저를 가하여 부분적으로 본딩하는 제1 본딩단계; 및 상기 제1 본딩단계를 복수 회 수행한 후 상기 기판에 부분적으로 본딩된 복수 개의 상기 반도체 칩에 레이저의 열을 가하여 본딩하는 제2 본딩단계;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치는, 솔더볼을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조장치에 있어서, 상기 솔더볼에 형성된 산화막을 제거하기 위해 상기 솔더볼 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리부; 플럭스를 사용하지 않고 액체의 표면장력을 이용하거나 솔더볼 마스크를 이용하여 상기 솔더볼을 상기 기판에 어태치하는 솔더볼 어태치부; 및 상기 기판에 상기 솔더볼이 어태치된 상태에서 상기 기판의 이동 없이 바로 레이저를 가하여 상기 솔더볼을 상기 기판에 본딩하는 본딩부;를 하나의 장치 내에 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법은, 솔더볼을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조방법에 있어서, 상기 솔더볼에 형성된 산화막을 제거하기 위해 상기 솔더볼 및 상기 기판에 대해 플라즈마 처리를 수행하는 전처리단계; 플럭스를 사용하지 않고 액체의 표면장력을 이용하거나 솔더볼 마스크를 이용하여 상기 솔더볼을 상기 기판에 어태치하는 솔더볼 어태치 단계; 및 상기 솔더볼 어태치 단계가 완료된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 본딩하는 본딩단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치 및 제조방법에 의하면, 플럭스를 사용하지 않고 플라즈마를 사용하여 산화막을 제거하고 기판에 어태치된 반도체 칩에 바로 레이저의 열을 가하여 본딩을 함으로써 플럭스를 사용하는 플립칩 본딩과정에서 요구되는 플러스 클리닝 공정 등을 제거하여 공정을 단순화함으로써 플립칩 패키지 제조 비용을 감소시킬 수 있는 효과가 있다.
또한, 기판에 어태치된 반도체 칩에 대해 1차적으로 부분적인 본딩을 하고 1차 본딩이 완료된 복수 개의 반도체 칩에 대해 2차적으로 메인 본딩을 수행함으로써, 공정시간을 대폭 줄일 수 있고 생산성을 크게 향상시킬 수 있는 장점이 있다.
도 1은 종래의 플럭스를 이용한 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 2는 종래의 플럭스를 이용한 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법의 본딩단계를 설명하기 위한 도면이다.
도 6은 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법의 본딩단계에서 보호마스크를 사용하는 실시예를 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 플럭스 프리 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 플럭스 프리 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 9는 액체의 표면장력을 이용하여 솔더볼을 어태치하는 실시예를 나타내는 도면이다.
도 10은 솔더볼 마스크를 이용하여 솔더볼을 어태치하는 실시예를 나타내는 도면이다.
도 11은 솔더볼 마스크를 이용하여 솔더볼을 어태치하는 또 다른 실시예를 나타내는 도면이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 3을 참고하면 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치는 전처리부(310), 칩 어태치부(320) 및 본딩부(330)을 포함하여 구성된다.
전처리부(310)에서는 범프에 형성된 산화막(oxides)을 제거하기 위해 범프 및 기판에 대해 플라즈마 처리를 수행한다.
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 92 내지 96%와 수소(H2) 가스 4 내지 8%의 혼합가스를 사용할 수도 있다.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 92 내지 96%와 수소(H2) 가스 4 내지 8%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.
칩 어태치부(320)에서는 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치한다.
본딩부(330)에서는 칩 어태치 이후 반도체 칩이 어태치된 상태에서 바로 레이저의 열을 이용하여 반도체 칩을 기판에 본딩한다. 이때 본딩부(330)에서는 상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저를 가하여 1차 본딩을 수행하고, 상기 1차 본딩이 완료된 복수 개의 상기 반도체 칩에 대해 일괄적으로 2차 본딩을 수행한다.
도 4는 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 4를 참고하면 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법은 전처리 단계(S410), 칩 어태치 단계(S420) 및 본딩 단계(S430)을 포함한다.
전처리 단계(S410)에서는 솔더 범프에 형성된 산화막(oxides)을 제거하기 위해 솔더 범프 및 기판에 대해 플라즈마 처리를 수행한다.
이때 처리되는 플라즈마는 진공 플라즈마 또는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 92 내지 96%와 수소(H2) 가스 4 내지 8%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.
칩 어태치 단계(S420)에서는 플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치한다. 범프가 형성된 칩에 대한 전처리는 픽업 이후 칩 어테치 및 플레이스먼트 전에 실시하는 것이 산화막 재발 방지에 더욱 효과적이다.
본딩 단계(S430)에서는 칩 어태치 이후 반도체 칩이 어태치된 상태에서 바로 레이저의 열을 이용하여 반도체 칩을 기판에 본딩한다.
상기 본딩단계(S430)는 상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저를 가하여 부분적으로 본딩하는 제1 본딩단계(S431) 및 상기 제1 본딩단계(S431)를 복수 회 수행한 후 상기 기판에 부분적으로 본딩된 복수 개의 상기 반도체 칩에 레이저의 열을 가하여 본딩하는 제2 본딩단계(S432)를 포함하여 이루어진다.
이때 사용되는 레이저는 다이오드 레이저를 사용하는 것이 바람직하다. 한편, 레이저의 파워(power)는 100W 내지 20KW이고, 파장은 800 내지 1100nm의 것을 사용하는 것이 바람직하다. 또한 레이저를 가해주는 시간은 1 내지 5초 인 것이 바람직하다. 또한 본딩과정에서 산화막이 재생성되는 것을 방지하기 위하여 질소(N2)가스 분위기를 사용할 수도 있다.
상기 본딩단계에서 사용되는 레이저의 파워가 100W 미만인 경우에는 제대로 본딩이 이루어지지 않아 불량 접합이 발생하게 되며, 레이저의 파워가 20KW를 초과하는 경우에는 반도체칩이나 기판이 손상될 수 있는 위험이 있다.
본 발명은 플럭스를 사용하지 않고 플립칩 패키지를 제조하는 것에 특징이 있으며, 이와 같이 플럭스를 사용하지 않으면서 플립칩 본딩을 하기 위해서는 아래와 같은 별도의 기술을 필요로 한다.
첫째, 전처리 기술이 필요하다.
플럭스를 사용하지 않으므로 범프에 형성된 산화막을 제거하기 위해 플라즈마로 전처리하는 전처리 기술이 요구된다. 본 발명에서는 범프 및 기판에 대해 플라즈마 처리를 하여 범프와 기판에 형성된 산화막을 제거하였다.
둘째, 칩 어태치 기술이 요구된다.
본 발명에서는 플럭스를 사용하지 않으므로 칩 어태치 후 본딩 전에 과정에서 칩의 움직임이 발생할 수 있다. 따라서 칩 어태치 공정에서 칩이 어태치된 상태에서 PCB의 이동 없이 바로 레이저를 가해준다.
즉, 피커(Picker)로 칩을 잡고 어태치 및 리플레이스 하면서 바로 레이저의 열을 가해준다. 이때 투명한 유리 또는 석영 제품의 피커를 사용하는 경우 피커가 칩을 잡고 있는 상태에서 바로 그 위에 레이저를 가해주는 경우에는 칩의 움직임 없이 바로 레이저의 열을 전달할 수 있다.
셋째, 레이저 본딩기술이 요구된다.
플럭스를 사용하는 종래 기술에서도 레이저를 이용하여 리플로우를 수행하는 기술은 적용되어 왔으나 칩 어태치 이후 바로 레이저를 이용하여 본딩을 하는 것은 사용되지 않고 있으며 이는 본 발명만의 구성상의 특징에 해당된다.
또한, 본 발명은 기판에 어태치된 반도체 칩에 대해 1차적으로 부분적인 본딩을 하고 1차 본딩이 완료된 복수 개의 반도체 칩에 대해 2차적으로 메인 본딩을 수행함으로써, 공정시간을 대폭 줄이고 생산성을 크게 향상시키는 것을 특징으로 한다.
도 5는 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법의 본딩단계를 설명하기 위한 도면이다.
도 5의 (a)는 기판에 어태치된 하나의 반도체 칩을 부분적으로 본딩하는 것을 나타내는 것으로, 도 5의 (a)를 참고하면 반도체 칩을 픽업할 때 사용되는 피커(picker, 540)를 이용하여 범프(520)가 있는 반도체 칩(530)을 픽업(pick up)하여 접합목적물인 기판(510)에 정렬하여 어태치한다.
이때, 접합목적물은 웨이퍼, IC칩, 글라스 캐리어, PCB 등이 포함될 수 있으며 본 발명에서는 기판으로 설명하기로 한다.
이때 반도체 칩(530)을 기판(510)에 어태치함과 동시에 피커(picker, 540)의 움직임이 없는 상태에서 레이저 발생기(550)에서 조사된 레이저의 열을 이용하여 범프(520)가 있는 반도체 칩(530)을 기판(510)에 부분적으로 본딩하는 제1 본딩 단계(S431)를 수행한다. 즉, 반도체 칩(530)의 어태치와 함께 레이저를 조사하여 부분 본딩이 이루어진 후 피커(540)를 제거한다.
이때 피커(540)는 적외선(IR) 파장대의 레이저의 투과가 좋은 투명한 유리 또는 석영(quartz) 재질의 제품을 사용하는 것이 바람직하다. 이러한 1차 부분 접합은 반도체 칩(530)을 기판(510)에 부분적으로 고정시키기 위한 목적으로 사용되는 것이므로, 레이저 발생기(550)에서 조사되는 레이저의 빔(beam) 사이즈는 반도체 칩(530)의 하나의 범프(520)의 직경 보다 커야 한다.
도 5의 (b)를 참고하면, 복수 개의 반도체 칩(530)이 1차적으로 부분 접합이 완료된 기판(510)은 메인 본딩 구역으로 이동하여 제2 본딩 단계(S432)가 진행된다.
제2 본딩 단계(S432)에서는 복수 개의 반도체 칩(530)이 1차적으로 부분 접합이 완료된 기판(510)을 서서히 이동시키면서 일정한 폭과 길이를 갖는 레이저 빔을 조사하거나, 기판(510)이 정지된 상태에서 일정한 폭과 길이를 갖는 레이저 빔이 기판을 서서히 스캔하면서 다수의 반도체 칩에 대해 메인 본딩을 수행한다.
반도체 칩을 하나씩 어태치하고 레이저 본딩을 하는 경우에는 칩 어태치 이후 레이저 조사가 연속으로 이루어져서 그만큼 작업시간이 길어지고 시간당 생산성이 저하된다.
그러나 본 발명에서와 같이 본딩단계(S430)를 부분 본딩인 제1 본딩 단계(S431)와 메인 본딩인 제2 본딩 단계(S432)로 분리하여 진행하는 경우 칩 어태치와 메인 본딩을 별개로 진행할 수 있어서 생산성이 크게 개선될 수 있다.
이때 레이저 발생기에서 조사되는 레이저 빔은 광학 기구에 의해 그 크기가 결정된다. 대체로 그 폭은 수 mm이상이며, 길이는 수 cm 이상 이나 처리하려는 기판의 폭에 따라 달라질 수 있다.
한편, 본딩단계(S430)에서 사용되는 열원은 레이저 발생기에서 조사되는 레이저 빔이나 할로겐 램프 히터에서 조사되는 열을 사용할 수 있다. 할로겐 램프 히터의 경우 100와트(W) 내지 20킬로와트(kW) 용량의 램프를 사용하며 램프의 길이는 기판의 폭과 같다. 할로겐 램프 히터를 열원으로 사용하는 경우 비용을 크게 낮출 수 있는 장점이 있다.
도 5의 (c)를 참고하면, 기판(510) 위에 복수 개의 반도체 칩(530)의 부분 접합이 완료된 이후 상기 복수 개의 반도체 칩(530)의 상부를 누름판(560)으로 누른 상태에서 제2 본딩 단계(S432)가 진행되는 것을 알 수 있다.
상기 제2 본딩단계(S342)는 제1 본딩단계(S341)가 모두 완결된 이후 레이저 또는 램프 히터의 열을 이용하여 접합목적물을 이동하거나 열원을 이동하면서 스캔 방식으로 본딩을 완성하게 된다. 이때 PCB 또는 반도체 칩 등의 접합목적물이 열에너지에 의한 열변형으로 인해 뒤틀리는 현상(warpage)이 발생할 수 있다.
본 발명에서는 이러한 현상을 방지하기 위하여 투명한 쿼츠(quartz) 또는 유리 재질의 누름판을 이용하여 상기 기판에 부분적으로 본딩된 복수 개의 상기 반도체 칩의 상부를 누르면서 본딩하도록 하였다. 이때 반도체 칩을 누르는 압력은 50 내지 5,000그램힘(gf)의 범위에 있는 것이 바람직하다. 한편, 누름판은 수평계를 설치하거나 고도 센서를 설치하여 모든 반도체 칩에 일정한 압력이 가해지도록 하여 반도체 칩의 수평이 틀어지지 않도록 하는 것이 중요하다.
도 6은 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법의 본딩단계에서 보호마스크를 사용하는 것을 나타내는 도면으로, (a)는 개략적인 단면도이고 (b)는 개략적인 평면도이다.
레이저 발생기나 할로겐 램프 히터를 사용할 때 급작스런 고열에 의해 본딩이 필요한 부위 이외의 부위에 손상이 발행할 수 있는데, 이를 방지하기 위해, 보호 마스크를 사용할 수 있다.
보호 마스크(600)는 반도체 칩(530) 또는 본딩 결합이 필요한 부분 만이 오픈되어 레이저 등이 관통하여 본딩결합이 이루어지게 하고 본딩 결합이 필요하지 아니한 나머지 부분에 대해서는 레이저 빔이 도달하지 못하도록 한다.
보호 마스크(600)는 반도체 칩(530)에 대한 본딩이 이루어지는 위치에서 기판의 위쪽에 위치하여 기판(510)과 위치 정렬이 되도록 하며 기판의 형태나 구조에 따라 각기 다른 디자인으로 변형이 가능하다.
보호 마스크(600)는 스테인레스 스틸(SUS) 재질을 사용하는 것이 바람직하고 표면을 양극 산화(anodizing) 처리하거나 칼라 도금 처리하여 레이저의 반사를 방지할 수 있도록 하는 것이 바람직하다.
즉, 본 발명은 플럭스를 사용하지 않으면서도 플립칩 본딩을 하기 위해, 웨이퍼 및 기판을 플라즈마로 전처리하고(전처리기술) 바로 픽 앤 플레이스를 하고(칩 어태치 기술) 레이저를 가해 주되(레이저 본딩 기술), 레이저 본딩을 2단계로 나누어 진행하는 것을 특징으로 한다.
도 7은 본 발명의 다른 일 실시예에 따른 플럭스 프리 플립칩 패키지 제조장치를 설명하기 위한 도면이다.
도 7을 참고하면 본 발명에 따른 플럭스 프리 플립칩 패키지 제조장치(700)는 전처리부(710), 솔더볼 어태치부(720) 및 본딩부(730)을 포함하여 구성된다.
전처리부(710)에서는 솔더볼에 형성된 산화막(oxides)을 제거하기 위해 솔더볼 및 기판에 대해 플라즈마 처리를 수행한다.
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용할 수도 있다.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 92 내지 96%와 수소(H2) 가스 4 내지 8%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.
솔더볼 어태치부(720)에서는 플럭스를 사용하지 않고 상기 솔더볼을 상기 기판에 어태치한다.
본딩부(730)에서는 솔더볼이 기판에 어태치된 상태에서 상기 기판의 이동 없이 바로 레이저의 열을 가하여 솔더볼을 기판에 본딩한다.
도 8은 본 발명의 다른 일 실시예에 따른 플럭스 프리 플립칩 패키지 제조방법을 설명하기 위한 도면이다.
도 8을 참고하면 본 발명에 따른 플럭스 프리 플립칩 패키지 제조방법은 전처리 단계(S810), 솔더볼 어태치 단계(S820) 및 본딩 단계(S830)을 포함한다.
전처리 단계(S810)에서는 솔더볼에 형성된 산화막(oxides)을 제거하기 위해 솔더볼 및 기판에 대해 플라즈마 처리를 수행한다.
이때 처리되는 플라즈마는 대기압 방식의 플라즈마를 사용하고 플라즈마 가스는 아르곤(Ar) 가스를 사용하는 것이 바람직하다. 한편, 플라즈마 가스로 아르곤(Ar) 가스 92 내지 96%와 수소(H2) 가스 4 내지 8%의 혼합가스를 사용할 수도 있다.
한편, 사용되는 플라즈마의 파워(power)는 100W 내지 1KW이고 속도는 0.1 내지 100mm/sec인 것이 바람직하다. 또한 가스 플로우 레이트(gas flow rate)는 아르곤(Ar) 가스를 사용하는 경우에는 1 내지 15 l/min(LPM)인 것이 바람직하고, 아르곤(Ar) 가스 96%와 수소(H2) 가스 4%의 혼합가스를 사용하는 경우에는 1 내지 10 l/min(LPM)인 것이 바람직하다.
솔더볼 어태치 단계(S820)에서는 플라즈마 처리된 솔더볼을 픽업(pick up)하여 PCB 기판의 볼패드에 실장한다. 솔더볼을 플럭스에 딥핑한 후 기판에 어태치하는 종래 기술과 달리 본 발명에서는 플럭스를 사용하지 않는 것에 차별성이 있다.
본딩 단계(S830)에서는 솔더볼이 어태치된 상태에서 바로 레이저의 열을 이용하여 기판에 본딩한다. 이때 레이저의 파워는 100W 내지 20kW인 것이 바람직하다. 또한 본딩과정에서 산화막이 재생성되는 것을 방지하기 위하여 질소(N2)가스 분위기를 사용할 수도 있다.
본 발명은 플럭스를 사용하지 않는 것이므로, 솔더볼을 기판의 정위치에 어태치시키기 위한 별도의 방법이 요구된다. 이에 본 발명에서는 플럭스 없이 솔더볼을 기판의 정위치에 어태치하기 위하여 액체의 표면장력을 이용하거나 보호 마스크를 이용하여 솔더볼을 일시적으로 고정시킨다.
도 9는 액체의 표면장력을 이용하여 솔더볼을 어태치하는 실시예를 나타내는 도면이다.
도 9를 참고하면, 피커(920)를 이용하여 솔더볼(910)을 픽업한 후(도 9의 (a)), 솔더볼(910)을 액체(930)에 딥핑하여 솔더볼(910)에 액체(930)를 묻힌다.(도 9의 (b))
이어서, 액체의 표면장력을 이용하여 솔더볼(910)을 기판의 정위치에 어태치하여 가 고정한다(도 9의 (c)). 이러한 가 고정을 위한 액체로는 초순수물(Deionized water : DI water), 알코올류, 에테르류 및 휘발성분 95% 이상의 고휘발성 액체가 사용될 수 있다.
이어서, 솔더볼(910)이 어태치된 기판을 서서히 이동하여 레이저 발생기(950) 또는 할로겐 램프 히터를 통해 열을 공급하여 솔더볼(910)을 녹여 접합시킨다. 이때 솔더볼의 접합이 이루어지는 부위 이외의 부위는 보호 마스크(미도시)를 이용하여 레이저 또는 램프 히터에 의한 열 손상을 방지할 수 있다.
도 10은 솔더볼 마스크를 이용하여 솔더볼을 어태치하는 실시예를 나타내는 도면으로, (a)는 개략적인 단면도이고, (b)는 개략적인 평면도이다.
도 10을 참고하면, 종래의 피커(미도시)를 이용하여 솔더볼(1020)을 픽업한 후, 솔더볼(1020)을 솔더볼 마스크(1030)의 홀(1031)에 정렬한 다음 피커의 진공을 차단하여 상기 솔더볼(1020)을 솔더볼 마스크(1030)의 홀(1031)에 내려놓는다.
솔더볼(1020)이 솔더볼 마스크(1030)의 각각의 홀(1031)에 안착한 다음 레이저 발생기(1050) 또는 할로겐 램프 히터를 통해 열을 공급하여 솔더볼(1020)을 녹여 기판(1010)에 접합시킨다. 이때 솔더볼 마스크(1030)는 솔더볼의 접합이 이루어지는 부위 이외의 부위가 레이저 또는 램프 히터에 의해 손상되는 것을 방지하는 보호마스크의 역할을 할 수도 있다.
솔더볼 마스크(1030)는 스테인레스 스틸(SUS) 재질을 사용하는 것이 바람직하고 표면을 양극 산화(anodizing) 처리하거나 칼라 도금처리하여 레이저의 반사를 방지할 수 있도록 하는 것이 바람직하다.
솔더볼 마스크(1030)의 홀(1031)의 사이즈는 멜트된 솔더볼(1020)의 직경보다 크게 디자인해야 하며, 본 발명에서는 멜트되기 이전의 솔더볼(1020) 직경의 1.05배 이상으로 하는 것이 바람직하다. 한편, 솔더볼 마스크(1030)의 두께는 솔더볼(1020) 높이의 1/2을 넘지 않는 것이 바람직하다.
솔더볼(1020)은 산화막 제거를 위한 환원처리를 필요로 하는데, 솔더볼 마스크(1030)에 투입되기 이전에 피커에 의해 픽업된 상태에서 환원처리를 하거나 솔더볼 마스크(1030)에 투입된 이후에 환원처리 하는 것이 바람직하다.
도 11은 솔더볼 마스크를 이용하여 솔더볼을 어태치하는 또 다른 실시예를 나타내는 도면이다.
도 11에 도시된 바와 같이 솔더볼(1020)을 접합하고자 하는 기판(1110)에 솔더볼 마스크(1130)를 커버로 덮고 솔더볼 컨테이너(1140)에 투입한 다음 솔더볼 컨테이너(1140)를 상하좌우로 흔들어 솔더볼(1020)이 솔더볼 마스크(1130)의 홀에 정렬되도록 한다. 이때 솔더볼(1020)이 보다 쉽게 솔더볼 마스크(1130)의 홀에 정렬될 수 있도록 하기 위해서는 진동을 가하거나 솔더볼 브러쉬(1150)를 이용하여 솔더볼(1020)을 솔더볼 마스크(1130)의 홀에 집어넣을 수 있다.
솔더볼(1020)이 안착된 기판(1110)에 대해 육안이나 센서를 이용하여 솔더볼(1020)이 솔더볼 마스크(1130)의 홀의 정위치에 위치하고 있는지를 검사하여 솔더볼(1020)이 안착되지 아니한 홀이 발견되는 경우 다시 솔더볼 브러쉬(1150) 등을 이용하여 솔더볼(1020)을 홀에 집어넣을 수 있다.
이후 솔더볼(1120)이 안착된 기판(1110)에 대해 레이저 발생기 또는 할로겐 램프 히터를 통해 열을 공급하여 부분적으로 접합시킨 후 솔더볼 마스크(1130)를 제거한다. 이후 솔더볼(1120)이 정위치에 접합되지 아니한 경우 레이저 발생기 또는 할로겐 램프 히터를 이용하여 재가열하여 자체적으로 정렬이 이루어지는 셀프 얼라인먼트가 이루어지도록 한다.
솔더볼(1120)은 솔더볼 투입구(1160)에서 플라즈마 및 수소 가스에 의해 환원처리된 후 솔더볼 컨테이너(1140)에 투입된다. 이후 솔더볼 마스크(1130)의 홀에 투입되고 남은 솔더볼(1120)은 솔더볼 배출구(1170)를 통해 회수되어 다시 솔더볼 투입구(1160)로 공급된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (15)

  1. 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조장치에 있어서,
    상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리부;
    플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치부; 및
    상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저 또는 램프 히터의 열을 가하여 1차 본딩을 수행하고, 상기 1차 본딩이 완료된 복수 개의 상기 반도체 칩에 대해 일괄적으로 1초 내지 5초의 시간 동안 레이저 또는 램프히터의 열을 가하여 2차 본딩을 수행하는 본딩부;를 하나의 장치 내에 포함하는 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조장치.
  2. 제1 항에 있어서, 상기 플라즈마는
    대기압 방식의 플라즈마인 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조장치.
  3. 범프가 있는 반도체 칩을 기판에 본딩하여 패키지를 제조하는 플립칩 패키지 제조방법에 있어서,
    상기 범프에 형성된 산화막을 제거하기 위해 상기 범프 및 상기 기판에 대해 대기압 방식의 플라즈마를 사용하여 플라즈마 처리를 수행하는 전처리단계;
    플럭스를 사용하지 않고 상기 반도체 칩을 상기 기판에 어태치하는 칩 어태치 단계; 및
    상기 기판에 어태치된 상기 반도체 칩에 레이저의 열을 가하여 본딩하는 본딩단계;를 포함하되,
    상기 본딩단계는
    상기 기판에 상기 반도체 칩이 어태치된 상태에서 상기 기판의 이동없이 바로 레이저 또는 램프 히터의 열을 가하여 부분적으로 본딩하는 제1 본딩단계; 및
    상기 제1 본딩단계를 복수 회 수행한 후 상기 기판에 부분적으로 본딩된 복수 개의 상기 반도체 칩에 1초 내지 5초의 시간 동안 레이저 또는 램프 히터의 열을 가하여 본딩하는 제2 본딩단계;를 포함하는 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조방법.
  4. 제 3항에 있어서, 상기 칩 어태치 단계는
    레이저가 투과될 수 있도록 유리 또는 쿼츠(quartz)와 같은 투명한 재질의 픽업 장치를 사용하여 상기 반도체 칩을 상기 기판에 어태치하는 단계인 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조방법.
  5. 제 3항에 있어서, 상기 제2 본딩단계는
    상기 기판에 부분적으로 본딩된 복수 개의 상기 반도체 칩을 서서히 이동시키거나 정지시킨 상태에서 일정 폭과 길이를 갖는 레이저 빔 또는 100와트(W) 내지 20킬로와트(kW) 용량의 램프 히터의 열을 조사하여 본딩하는 단계인 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조방법.
  6. 삭제
  7. 제 3항에 있어서, 상기 제1 본딩단계와 상기 제2 본딩단계 사이에
    상기 제2 본딩단계에서 가해지는 레이저에 의한 손상을 방지하기 위해 상기 기판의 상부에 보호마스크를 설치하는 보호마스크 설치단계;를 더 포함하는 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조방법.
  8. 제 7항에 있어서, 상기 보호마스크는
    상기 제2 본딩단계에서 본딩이 되어야 하는 부분에만 개구부가 형성된 것을 특징으로 하는 플럭스 프리 플립칩 패키지 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020200088712A 2020-07-17 2020-07-17 플럭스 프리 플립칩 패키지 제조장치 및 제조방법 KR102249384B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200088712A KR102249384B1 (ko) 2020-07-17 2020-07-17 플럭스 프리 플립칩 패키지 제조장치 및 제조방법
CN202110782929.4A CN113948408A (zh) 2020-07-17 2021-07-12 无助焊剂倒装芯片封装件的制造装置及制造方法
TW110126170A TW202213558A (zh) 2020-07-17 2021-07-16 無助焊劑倒裝晶片封裝件的製造裝置及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200088712A KR102249384B1 (ko) 2020-07-17 2020-07-17 플럭스 프리 플립칩 패키지 제조장치 및 제조방법

Publications (1)

Publication Number Publication Date
KR102249384B1 true KR102249384B1 (ko) 2021-05-06

Family

ID=75915950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200088712A KR102249384B1 (ko) 2020-07-17 2020-07-17 플럭스 프리 플립칩 패키지 제조장치 및 제조방법

Country Status (3)

Country Link
KR (1) KR102249384B1 (ko)
CN (1) CN113948408A (ko)
TW (1) TW202213558A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027213A (ko) * 1999-09-11 2001-04-06 백승대 반도체 패키지의 솔더볼 마운팅 방법
KR20100050722A (ko) * 2008-11-06 2010-05-14 고려대학교 산학협력단 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
JP2014110392A (ja) * 2012-12-04 2014-06-12 Samsung R&D Institute Japan Co Ltd 実装装置及び実装方法
KR20180106686A (ko) * 2017-03-21 2018-10-01 정관식 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
KR20190116235A (ko) * 2019-10-08 2019-10-14 주식회사 프로텍 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
KR20200037331A (ko) * 2017-08-07 2020-04-08 보스턴 프로세스 테크놀로지스, 아이엔씨. 플럭스-프리 솔더 볼 마운트 배열

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027213A (ko) * 1999-09-11 2001-04-06 백승대 반도체 패키지의 솔더볼 마운팅 방법
KR20100050722A (ko) * 2008-11-06 2010-05-14 고려대학교 산학협력단 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
JP2014110392A (ja) * 2012-12-04 2014-06-12 Samsung R&D Institute Japan Co Ltd 実装装置及び実装方法
KR20180106686A (ko) * 2017-03-21 2018-10-01 정관식 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
KR20200037331A (ko) * 2017-08-07 2020-04-08 보스턴 프로세스 테크놀로지스, 아이엔씨. 플럭스-프리 솔더 볼 마운트 배열
KR20190116235A (ko) * 2019-10-08 2019-10-14 주식회사 프로텍 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법

Also Published As

Publication number Publication date
CN113948408A (zh) 2022-01-18
TW202213558A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
KR100681985B1 (ko) 반도체 장치 및 그 제조 방법
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
CN107591321B (zh) 元件芯片的制造方法
US6186392B1 (en) Method and system for forming contacts on a semiconductor component by aligning and attaching ferromagnetic balls
CN107731772B (zh) 一种楔形键合引线加固结构和加固方法
JPH11509375A (ja) 基板またはチップにフラックスなしで半田付けする方法および装置
KR20030092026A (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
JP4720438B2 (ja) フリップチップ接続方法
US20070099413A1 (en) Method for forming multi-layer bumps on a substrate
KR20010096521A (ko) 반도체 장치 및 그 제조 방법 및 반도체 칩 및 그 제조 방법
JP3194553B2 (ja) 半導体装置の製造方法
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
KR102249384B1 (ko) 플럭스 프리 플립칩 패키지 제조장치 및 제조방법
TWI269683B (en) Vertical removal of excess solder from a circuit substrate
KR101939563B1 (ko) 플럭스 리스 플립칩 패키지 제조장치 및 제조방법
US6258612B1 (en) Determination of flux prior to package assembly
JP2000150771A (ja) 電子部品、電子部品の電極表面処理方法及びその装置
CN112045329B (zh) 一种金属基板上植球的倒装焊工艺方法
JP2001156441A (ja) Ｃｓｐ・ｂｇａのリペア工法
WO1999017593A1 (en) Fluxless laser reflow with template for solder balls of bga packaging
KR20080088362A (ko) 반도체 장치의 제조 방법
JPH02247076A (ja) レーザはんだ付け装置
JP2001135666A (ja) 電子回路装置の製造方法および製造装置
JPH0729942A (ja) 電子装置のリペア方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant