CN113948408A - 无助焊剂倒装芯片封装件的制造装置及制造方法 - Google Patents
无助焊剂倒装芯片封装件的制造装置及制造方法 Download PDFInfo
- Publication number
- CN113948408A CN113948408A CN202110782929.4A CN202110782929A CN113948408A CN 113948408 A CN113948408 A CN 113948408A CN 202110782929 A CN202110782929 A CN 202110782929A CN 113948408 A CN113948408 A CN 113948408A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- flip chip
- laser
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75261—Laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Geometry (AREA)
Abstract
本发明涉及一种不使用助焊剂而制造倒装芯片封装件的装置及制造方法,本发明去除使用助焊剂的倒装芯片键合过程中所需的助焊剂清洗工序等而简化工序,从而具有能够降低倒装芯片封装件的制造成本的效果。
Description
技术领域
本发明涉及一种无助焊剂倒装芯片封装件的制造装置及制造方法(Apparatusfor flux free fabricating a flip-chip package and fabricating method usingthe same),具体涉及以下的无助焊剂倒装芯片封装件的制造装置及利用其的制造方法:即,在用于形成半导体集成电路芯片的倒装芯片封装件的倒装芯片键合过程中,并不使用助焊剂,而是对贴附到基板上的半导体芯片直接施加激光的热而进行局部性键合之后,对多个半导体芯片整体上进行键合,从而去除助焊剂清洗工序,并且大幅减少工序时间,从而能够大大提高生产率的无助焊剂倒装芯片封装件的制造装置及利用其的制造方法。
背景技术
一般来讲,半导体封装件根据其种类和安装方法分为多种类型,最近为了改进现有的半导体封装件的问题而出现了倒装芯片(Flip chip)封装件。
所谓倒装芯片采用一种将半导体芯片附着到电路基板上时不使用诸如金属引线(导线)之类的额外的连接构造或诸如球栅阵列(BGA)之类的中间介质,而利用作为芯片底面的电极图案的凸块(bump)而将其照原样熔接的方式,倒装芯片也称为无线半导体。这种倒装芯片封装件具有能够使芯片大小小型化、轻量化且能够使电极之间的距离更短的优点。
这种现有的倒装芯片封装件是由如下工艺而制成:即,通过晶片凸块形成工序而在半导体芯片的键合垫(bonding pad)上制作凸块(bump),并将该凸块(bump)与其它芯片的凸块键合或与电路基板的键合垫连接的工序而制成倒装芯片封装件。
图1是用于说明现有的利用助焊剂的倒装芯片封装件的制造装置的图,图2是用于说明现有的利用助焊剂的倒装芯片封装件的制造方法的图。
参照图1和图2而对现有的利用助焊剂的倒装芯片封装件的制造过程进行说明。
如图1所示,现有的利用助焊剂的倒装芯片封装件的制造装置100需要第一装载(loading)装置110、贴附(attach)装置120、回流焊(reflow)装置130、第一卸载(unload)装置140、第二装载装置150、助焊剂清洗装置160以及第二卸载装置170等的独立的相互不同的装备。
另一方面,如图2所示,现有的利用助焊剂的倒装芯片封装件的制造方法通过涂助焊剂工序S210、倒装芯片贴附工序S220、回流焊工序S230以及助焊剂清洗工序S240进行。
在现有技术的情况下,为了进行倒装芯片键合应当经过如下过程。在PCB基板上涂布助焊剂(S210),并将具有凸块的半导体芯片浸入(dipping)到助焊剂中而贴附到PCB基板上(S220),且移动至回流焊装置130并进行回流焊以熔化焊料而进行键合(S230)之后,在助焊剂清洗装置160清洗助焊剂(S240)。在这些现有的倒装芯片键合过程中,必不可少地使用助焊剂,其理由如下。
一般来讲,就通过凸块形成工序而形成的凸块而言,一旦形成就会直接与氧结合而被氧化,从而形成氧化膜,这种氧化膜随时间的推移而变厚。因这样形成于凸块的氧化膜而难以将半导体芯片连接到基板上,且即使连接到基板上也因氧化膜而在可靠性方面发生问题。因此,需要去除形成于凸块的氧化膜的过程,此时,为了去除氧化膜而使用助焊剂。
另一方面,在将半导体芯片贴附到基板上之后,半导体芯片与基板之间须对齐,而在基板与半导体芯片的间距越来越变小的状况下,即使半导体芯片仅扭曲几微米也会发生问题。
助焊剂不仅含有环氧树脂成分,还含有黏糊的松脂(rosin)成分,因此,若将凸块浸入到助焊剂中之后贴附到印制电路板(PCB)基板上,则半导体芯片在一般的振动或冲击也不会晃动。
这样,将具有凸块的半导体芯片浸入(dipping)到助焊剂中而贴附到印制电路板(PCB)基板上之后,放入回流焊炉(reflow oven)中,则助焊剂熔化并流淌而去除氧化膜,使得焊料熔接。由于这种理由,在利用凸块的倒装芯片键合工序中必不可少地使用助焊剂。
然而,在现有的利用助焊剂的倒装芯片键合的情况下,一旦回流焊过程结束,则需要去除粘附的助焊剂残渣的清洗过程,由此,需要各种附加性装备,使得工序变得复杂,从而存在整体上半导体封装件的制造单价上升的问题。
发明内容
(发明所要解决的问题)
本发明所要解决的技术问题在于,提供一种如下的无助焊剂倒装芯片封装件的制造装置及制造方法:即,在用于形成半导体芯片的倒装芯片封装件的倒装芯片键合过程中,并不使用助焊剂,而是对贴附到基板上的半导体芯片直接施加激光的热而进行局部性键合之后,对多个半导体芯片整体上进行键合,从而去除助焊剂清洗工序,并且大幅减少工序时间,从而能够大大提高生产率的无助焊剂倒装芯片封装件的制造装置及制造方法。
(解决问题所采用的措施)
旨在解决上述技术问题的本发明的无助焊剂倒装芯片封装件的制造装置,其将具有凸块的半导体芯片键合到基板上而制造封装件,所述无助焊剂倒装芯片封装件的制造装置在一个装置内包括:预处理部,其为了去除形成在上述凸块的氧化膜,使用大气压等离子体对上述凸块和上述基板执行等离子体处理;芯片贴附部,其不使用助焊剂而将上述半导体芯片贴附到上述基板上;以及键合部,其在上述半导体芯片已贴附到上述基板上的状态下,在没有上述基板的移动的情况下直接施加激光以执行一次键合,并对上述一次键合已完成的多个上述半导体芯片整体地执行二次键合。
旨在解决上述技术问题的本发明的无助焊剂倒装芯片封装件的制造方法,其将具有凸块的半导体芯片键合到基板上而制造封装件,所述无助焊剂倒装芯片封装件的制造方法包括:预处理步骤,其为了去除形成在上述凸块的氧化膜,使用大气压等离子体对上述凸块和上述基板执行等离子体处理;芯片贴附步骤,其不使用助焊剂而将上述半导体芯片贴附到上述基板上;以及键合步骤,其对已贴附到上述基板上的上述半导体芯片施加激光的热而进行键合,上述键合步骤包括:第一键合步骤,其在上述半导体芯片已贴附到上述基板上的状态下,在没有上述基板的移动的情况下直接施加激光以局部地进行键合;以及第二键合步骤,其在多次执行上述第一键合步骤之后,将激光的热对已局部地键合到上述基板上的多个上述半导体芯片施加而进行键合。
旨在解决上述技术问题的根据本发明的无助焊剂倒装芯片封装件的制造装置,其将焊料球键合到基板上而制造封装件,所述无助焊剂倒装芯片封装件的制造装置在一个装置内包括:预处理部,其为了去除形成在上述焊料球的氧化膜,使用大气压等离子体对上述焊料球和上述基板执行等离子体处理;焊料球贴附部,其不使用助焊剂,并利用液体的表面张力或利用焊料球掩模将上述焊料球贴附到上述基板上;以及键合部,其在上述焊料球已贴附到上述基板上的状态下,在没有上述基板的移动的情况下直接施加激光以将上述焊料球键合到上述基板上。
旨在解决上述技术问题的根据本发明的无助焊剂倒装芯片封装件的制造方法,其将焊料球键合到基板上而制造封装件,所述无助焊剂倒装芯片封装件的制造方法包括:预处理步骤,其为了去除形成在上述焊料球的氧化膜,对上述焊料球和上述基板执行等离子体处理;焊料球贴附步骤,其不使用助焊剂,并利用液体的表面张力或利用焊料球掩模将上述焊料球贴附到上述基板上;以及键合步骤,其在上述焊料球贴附步骤已结束的状态下,在没有上述基板的移动的情况下直接施加激光的热以进行键合。
(发明的效果)
根据本发明的无助焊剂倒装芯片封装件的制造装置及制造方法,并不使用助焊剂,而是使用等离子体去除氧化膜,并对贴附到基板上的半导体芯片直接施加激光的热而进行键合,据此省去使用助焊剂的倒装芯片键合过程中所需的助焊剂清洗工序等而简化工序,从而具有能够降低倒装芯片封装件的制造成本的效果。
另外,对贴附到基板上的半导体芯片一次地进行局部性键合,并对一次键合已完成的多个半导体芯片二次地进行主键合,据此具有能够大幅减少工序时间且能够大大提高生产率的优点。
附图说明
图1是用于说明现有的利用助焊剂的倒装芯片封装件的制造装置的图。
图2是用于说明现有的利用助焊剂的倒装芯片封装件的制造方法的图。
图3是用于说明本发明的无助焊剂倒装芯片封装件的制造装置的图。
图4是用于说明本发明的无助焊剂倒装芯片封装件的制造方法的图。
图5是用于说明本发明的无助焊剂倒装芯片封装件的制造方法的键合步骤的图。
图6是示出本发明的无助焊剂倒装芯片封装件的制造方法的键合步骤中使用保护掩模的实施例的图。
图7是用于说明本发明的另一实施例的无助焊剂倒装芯片封装件的制造装置的图。
图8是用于说明本发明的另一实施例的无助焊剂倒装芯片封装件的制造方法的图。
图9是示出利用液体的表面张力贴附焊料球的实施例的图。
图10是示出利用焊料球掩模贴附焊料球的实施例的图。
图11是示出利用焊料球掩模贴附焊料球的又一实施例的图。
具体实施方式
以下参照附图详细说明本发明的具体实施例。
图3是用于说明本发明的无助焊剂倒装芯片封装件的制造装置的图。
参照图3,本发明的无助焊剂倒装芯片封装件的制造装置包括:预处理部310、芯片贴附部320以及键合部330。
在预处理部310中,为了去除形成在凸块上的氧化膜(oxides),对凸块和基板执行等离子体处理。
此时,用于处理的等离子体优选使用大气压等离子体,等离子体气体优选使用氩(Ar)气。另一方面,作为等离子体气体,还可以使用92至96%的氩(Ar)气和4至8%的氢气(H2)的混合气体。
另一方面,所使用的等离子体的功率(power)优选为100W至1kW,速度优选为0.1至100mm/sec。另外,在使用氩(Ar)气的情况下,气体流量(gas flow rate)优选为1至15l/min(LPM),在使用92至96%的氩(Ar)气和4至8%的氢气(H2)的混合气体的情况下,气体流量(gas flow rate)优选为1至10l/min(LPM)。
在芯片贴附部320中,不使用助焊剂而将上述半导体芯片贴附到上述基板上。
在键合部330中,在贴附芯片之后,在已贴附半导体芯片的状态下,利用激光的热将半导体芯片直接键合到基板上。此时,在键合部330中,在上述半导体芯片已贴附到上述基板上的状态下,直接施加激光以执行一次键合而不移动上述基板,并对上述一次键合已完成的多个上述半导体芯片整体地执行二次键合。
图4是用于说明本发明的无助焊剂倒装芯片封装件的制造方法的图。
参照图4,本发明的无助焊剂倒装芯片封装件的制造方法包括:预处理步骤S410、芯片贴附步骤S420以及键合步骤S430。
在预处理步骤S410中,为了去除形成在焊料凸块上的氧化膜(oxides),对焊料凸块和基板执行等离子体处理。
此时,用于处理的等离子体优选使用真空等离子体或大气压等离子体,等离子体气体优选使用氩(Ar)气。另一方面,作为等离子体气体,还可以使用96%的氩(Ar)气和4%的氢气(H2)的混合气体。
另一方面,所使用的等离子体的功率(power)优选为100W至1kW,速度优选为0.1至100mm/sec。另外,在使用氩(Ar)气的情况下,气体流量(gas flow rate)优选为1至15l/min(LPM),在使用92至96%的氩(Ar)气和4至8%的氢气(H2)的混合气体的情况下,气体流量(gas flow rate)优选为1至10l/min(LPM)。
在芯片贴附步骤S420中,不使用助焊剂而将上述半导体芯片贴附到上述基板上。在拾取芯片之后且在贴附和放置芯片之前实施对形成有凸块的芯片的预处理的话,在防止氧化膜的再次形成的方面更加有效。
在键合步骤S430中,在芯片贴附之后,在半导体芯片已贴附的状态下,利用激光的热将半导体芯片直接键合到基板上。
上述键合步骤S430包括:第一键合步骤S431,其在上述半导体芯片已贴附到上述基板上的状态下,没有上述基板的移动的情况下直接施加激光以局部地进行键合;以及第二键合步骤S432,其在多次执行上述第一键合步骤S431之后,对已局部地键合到上述基板上的多个上述半导体芯片施加激光的热而进行键合。
此时,所使用的激光优选使用二极管激光。另一方面,激光的功率(power)优选为100W至20kW,波长优选使用800至1100nm。另外,施加激光的时间优选为1至5秒。另外,为了防止在键合过程中氧化膜再生的情况,还可以使用氮气(N2)环境气体。
在上述键合步骤中所使用的激光的功率小于100W的情况下,不能完成正常的键合,因而会发生不良接合,在激光的功率超过20kW的情况下,存在半导体芯片或基板有可能损坏的危险。
本发明的特征在于不使用助焊剂而制造倒装芯片封装件,为了在这样不使用助焊剂的情况下进行倒装芯片键合,需要如下的另外的技术。
第一、需要预处理技术。
由于不使用助焊剂,因此为了去除形成在凸块上的氧化膜,需要利用等离子体进行预处理的预处理技术。在本发明中,对凸块和基板进行等离子体处理而去除形成在凸块和基板上的氧化膜。
第二、需要芯片贴附技术。
在本发明中,由于不使用助焊剂,因此在芯片贴附之后且键合之前的过程中有可能发生芯片的移动。因此,在芯片贴附工序中,在芯片已贴附的状态下,在没有PCB基板的移动的情况下直接施加激光。
即,用拾取器(Picker)拿住芯片进行贴附和重新放置的同时直接施加激光的热。此时,在使用透明的玻璃或石英产品的拾取器的情况下,在拾取器拿住芯片的状态下对其直接施加激光的情况下,可以在没有芯片的移动的前提下直接传递激光的热。
第三、需要激光键合技术。
在使用助焊剂的现有技术中,也适用了利用激光执行回流焊的技术,但未使用在贴附芯片之后利用激光直接进行键合的技术,该直接进行键合的技术仅相当于本发明的构成上的特征。
另外,本发明的特征在于,对贴附到基板上的半导体芯片一次地进行局部性键合,并对一次键合已完成的多个半导体芯片二次地执行主键合,从而大幅减少工序时间,且大大提高生产率。
图5是用于说明本发明的无助焊剂倒装芯片封装件的制造方法的键合步骤的图。
图5的(a)示出将贴附到基板上的一个半导体芯片局部地进行键合,参照图5的(a),利用拾取半导体芯片时所使用的拾取器(picker)540而拾取(pickup)具有凸块520的半导体芯片530,并在作为接合对象的基板510上整齐排列而贴附半导体芯片530。
此时,接合对象可以包括晶片、IC芯片、玻璃载体、PCB基板等,在本发明中,将以基板来进行说明。
此时,在将半导体芯片530贴附到基板510上的同时在拾取器(picker)540未移动的状态下执行第一键合步骤S431,其中,第一键合步骤S431利用从激光发生器550照射的激光的热而将具有凸块520的半导体芯片530局部地键合到基板510上。即,在贴附半导体芯片530的同时照射激光而进行局部键合之后,去除拾取器540。
此时,拾取器540优选使用红外线(IR)波段的激光的透射良好的、透明的玻璃或石英(quartz)材质的产品。这种一次局部接合是旨在将半导体芯片530局部地固定于基板510的目的而使用,因此从激光发生器550照射的激光束(beam)的尺寸应大于半导体芯片530的一个凸块520的直径。
参照图5的(b),多个半导体芯片530的一次的局部接合已完成的基板510移动至主键合区域而执行第二键合步骤S432。
在第二键合步骤S432中,在使多个半导体芯片530的一次的局部接合已完成的基板510缓慢地移动的同时照射具有一定的宽度和长度的激光束,或者,使具有一定的宽度和长度的激光束在基板510停止的状态下缓慢地扫描基板而对多个半导体芯片执行主键合。
在将半导体芯片逐个贴附并进行激光键合的情况下,在贴附芯片之后连续地进行激光照射,因此与其相应地,作业时间被拉长且单位时间的生产率降低。
然而,如在本发明中,在将键合步骤S430分为作为局部键合的第一键合步骤S431和作为主键合的第二键合步骤S432而执行的情况下,能够单独地进行芯片贴附和主键合,因此能够大大提高生产率。
此时,从激光发生器照射的激光束的大小由光学机构决定。大体上,其宽度为数毫米以上,长度为数厘米以上,但会随所要处理的基板的宽度而变化。
另一方面,在键合步骤S430中所使用的热源可以使用从激光发生器照射的激光束或从卤素灯加热器照射的热。在卤素灯加热器的情况下,使用功率为100W至20kW的灯,灯的长度与基板的宽度相同。在将卤素灯加热器用作热源的情况下,具有能够大大降低成本的优点。
参照图5的(c)可知,在多个半导体芯片530在基板510上的局部接合完成之后,在用按压板560按压上述多个半导体芯片530的上部的状态下进行第二键合步骤S432。
上述第二键合步骤S432在第一键合步骤S431全部结束之后利用激光或灯加热器的热以一边移动接合对象或移动热源一边扫描的方式完成键合。此时,PCB基板或半导体芯片等的接合对象因热能引起的热变形而会发生翘曲(warpage)现象。
为了防止这种现象,在本发明中,利用透明的石英(quartz)或玻璃材质的按压板以按压已局部地键合到上述基板上的多个上述半导体芯片的上部的方式进行键合。此时,按压半导体芯片的压力优选在50至5,000克力(gf)的范围内。另一方面,重要的是,设置水平仪或设置高度传感器以使按压板对所有半导体芯片施加恒定的压力,使得半导体芯片保持水平。
图6是示出本发明的无助焊剂倒装芯片封装件的制造方法的键合步骤中使用保护掩模的图,其中,图6的(a)是示意性剖视图,图6的(b)是示意性俯视图。
在使用激光发生器或卤素灯加热器时,由于突然的高温而会在需要键合的部位以外的部位发生损坏,为了防止这种情况,可以使用保护掩模。
就保护掩模600而言,仅在半导体芯片530或需要键合结合的部分开口,以使激光等通过而进行键合结合,并阻止激光束到达不需要键合结合的其余部分。
保护掩模600位于对半导体芯片530进行键合的位置中的基板的上侧以与基板510对准位置,且可以根据基板的形态或结构而变成互不相同的设计。
保护掩模600优选使用不锈钢(SUS)材质,优选对表面进行阳极氧化(anodizing)处理或彩色电镀处理以能够防止激光反射。
即,本发明的特征在于,为了不使用助焊剂亦可进行倒装芯片键合,利用等离子体对晶片和基板进行预处理(预处理技术)之后,直接进行拾取和放置(芯片贴附技术),并施加激光(激光键合技术),而激光键合分为两个步骤进行。
图7是用于说明本发明的另一实施例的无助焊剂倒装芯片封装件的制造装置的图。
参照图7,本发明的无助焊剂倒装芯片封装件的制造装置700包括:预处理部710、焊料球贴附部720以及键合部730。
在预处理部710中,为了去除形成在焊料球的氧化膜(oxides),对焊料球和基板执行等离子体处理。
此时,用于处理的等离子体优选使用大气压等离子体,等离子体气体优选使用氩(Ar)气。另一方面,作为等离子体气体,还可以使用96%的氩(Ar)气和4%的氢气(H2)的混合气体。
另一方面,所使用的等离子体的功率(power)优选为100W至1kW,速度优选为0.1至100mm/sec。另外,在使用氩(Ar)气的情况下,气体流量(gas flow rate)优选为1至15l/min(LPM),在使用92至96%的氩(Ar)气和4至8%的氢气(H2)的混合气体的情况下,气体流量(gas flow rate)优选为1至10l/min(LPM)。
在焊料球贴附部720中,不使用助焊剂而将上述焊料球贴附到上述基板上。
在键合部730中,在焊料球已贴附到基板上的状态下,在没有上述基板的移动的情况下直接施加激光的热以将焊料球键合到基板上。
图8是用于说明本发明的另一实施例的无助焊剂倒装芯片封装件的制造方法的图。
参照图8,本发明的无助焊剂倒装芯片封装件的制造方法包括:预处理步骤S810、焊料球贴附步骤S820以及键合步骤S830。
在预处理步骤S810中,去除形成在焊料球的氧化膜(oxides),对焊料球和基板执行等离子体处理。
此时,用于处理的等离子体优选使用大气压等离子体,等离子体气体优选使用氩(Ar)气。另一方面,作为等离子体气体,还可以使用92至96%的氩(Ar)气和4至8%的氢气(H2)的混合气体。
另一方面,所使用的等离子体的功率(power)优选为100W至1kW,速度优选为0.1至100mm/sec。另外,在使用氩(Ar)气的情况下,气体流量(gas flow rate)优选为1至15l/min(LPM),在使用96%的氩(Ar)气和4%的氢气(H2)的混合气体的情况下,气体流量(gas flowrate)优选为1至10l/min(LPM)。
在焊料球贴附步骤S820中,将已等离子体处理的焊料球拾取(pick up)并安装到PCB基板的球垫上。与将焊料球浸入到助焊剂中之后贴附到基板上的现有技术的不同之处在于,在本发明中不使用助焊剂。
在键合步骤S830中,在已贴附焊料球的状态下,利用激光的热直接键合到基板上。此时,激光的功率优选为100W至20kW。另外,为了防止在键合过程中氧化膜再生的情况,还可以使用氮气(N2)环境气体。
本发明由于不使用助焊剂,因此需要用于将焊料球贴附到基板的规定位置的另外的方法。为此,在本发明中,为了将焊料球在没有助焊剂的情况下贴附到基板的规定位置,利用液体的表面张力或利用保护掩模暂时固定焊料球。
图9是示出利用液体的表面张力贴附焊料球的实施例的图。
参照图9,在利用拾取器920拾取焊料球910之后(图9的(a)),将焊料球910浸入到液体930中而使液体930粘附到焊料球910上(图9的(b))。
接着,利用液体的表面张力,将焊料球910贴附到基板的规定位置并暂时固定(图9的(c))。作为用于这种暂时固定的液体,可以使用去离子水(Deionized water:DI water)、醇类、醚类以及挥发成分为95%以上的高挥发性液体。
接着,使已贴附焊料球910的基板缓慢地移动,并通过激光发生器950或卤素灯加热器供给热以使焊料球910熔化并接合。此时,进行焊料球的接合的部位以外的部位可以利用保护掩模(未图示)而防止激光或灯加热器引起的热损坏。
图10是示出利用焊料球掩模贴附焊料球的实施例的图,图10的(a)是示意性剖视图,图10的(b)是示意性俯视图。
参照图10,在利用现有的拾取器(未图示)拾取焊料球1020之后,将焊料球1020对准焊料球掩模1030的孔1031之后,切断拾取器的真空而将上述焊料球1020放入焊料球掩模1030的孔1031中。
在焊料球1020安置到焊料球掩模1030的各个孔1031中之后,通过激光发生器1050或卤素灯加热器供给热而使焊料球1020熔化并接合到基板1010上。此时,焊料球掩模1030还能够发挥防止进行焊料球的接合的部位以外的部位由激光或灯加热器所损坏的保护掩模的作用。
焊料球掩模1030优选使用不锈钢(SUS)材质,优选对表面进行阳极氧化(anodizing)处理或彩色电镀处理以能够防止激光反射。
就焊料球掩模1030的孔1031的尺寸而言,应设计成大于熔化的焊料球1020的直径,在本发明中,优选地,将其设定为被熔化之前的焊料球1020的直径的1.05倍以上。另一方面,优选地,焊料球掩模1030的厚度不超过焊料球1020高度的1/2。
焊料球1020需要进行用于去除氧化膜的还原处理,优选地,在焊料球1020在被放入焊料球掩模1030之前由拾取器拾取的状态下进行还原处理或在焊料球1020被放入焊料球掩模1030之后进行还原处理。
图11是示出利用焊料球掩模贴附焊料球的又一实施例的图。
如图11所示,将焊料球掩膜1130作为盖子盖住所要接合焊料球1120的基板1110并将其放入焊料球容器1140中之后,将焊料球容器1140上下左右摇动以使焊料球1120对准焊料球掩膜1130的孔。此时,可以施加振动以使焊料球1120能够更容易地对准焊料球掩膜1130的孔,或者,可以利用焊料球刷子1150而将焊料球1120放进焊料球掩膜1130的孔中。
对于安置有焊料球1120的基板1110,通过肉眼或利用传感器检查焊料球1120是否位于焊料球掩膜1130的孔的规定位置,在发现焊料球1120未安置的孔的情况下,可以重新利用焊料球刷子1150等而将焊料球1120放进孔中。
此后,通过激光发生器或卤素灯加热器对安置有焊料球1120的基板1110供给热而局部地进行接合之后,去除焊料球掩膜1130。此后,在焊料球1120未接合到规定位置的情况下,利用激光发生器或卤素灯加热器重新加热以进行自行对准的自对准。
焊料球1120在焊料球放入口1160由等离子体和氢气还原处理之后被放入焊料球容器1140中。此后,被放入到焊料球掩膜1130的孔中之后剩下的焊料球1120通过焊料球排出口1170被回收并重新供给至焊料球放入口1160。
以上结合附图对本发明的技术思想进行了阐述,但这只是例示性地说明本发明的优选实施例而已,并不限定本发明。另外,本领域普通技术人员无论是谁都清楚,在不脱离本发明的技术思想的范畴的范围内能够进行各种变形和模仿。
Claims (7)
1.一种无助焊剂倒装芯片封装件的制造装置,其将具有凸块的半导体芯片键合到基板上而制造封装件,其特征在于,在一个装置内包括:
预处理部,其为了去除形成在上述凸块的氧化膜,使用等离子体对上述凸块和上述基板执行等离子体处理;
芯片贴附部,其不使用助焊剂而将上述半导体芯片贴附到上述基板上;以及,
键合部,其在上述半导体芯片已贴附到上述基板上的状态下,在没有上述基板的移动的情况下直接施加激光或灯加热器的热以执行一次键合,并将激光或灯加热器的热对上述一次键合已完成的多个上述半导体芯片整体地施加1秒至5秒钟时间而执行二次键合。
2.根据权利要求1所述的无助焊剂倒装芯片封装件的制造装置,其特征在于,
上述等离子体是大气压等离子体。
3.一种无助焊剂倒装芯片封装件的制造方法,其将具有凸块的半导体芯片键合到基板上而制造封装件,其特征在于,包括:
预处理步骤,其为了去除形成在上述凸块的氧化膜,使用大气压等离子体对上述凸块和上述基板执行等离子体处理;
芯片贴附步骤,其不使用助焊剂而将上述半导体芯片贴附到上述基板上;以及,
键合步骤,其对已贴附到上述基板上的上述半导体芯片施加激光的热而进行键合,
上述键合步骤包括:
第一键合步骤,其在上述半导体芯片已贴附到上述基板上的状态下,在没有上述基板的移动的情况下直接施加激光或灯加热器的热以局部地进行键合;以及,
第二键合步骤,其在多次执行上述第一键合步骤之后,将激光或灯加热器的热对已局部地键合到上述基板上的多个上述半导体芯片施加1秒至5秒钟时间而进行键合。
4.根据权利要求3所述的无助焊剂倒装芯片封装件的制造方法,其特征在于,
上述芯片贴附步骤是使用玻璃或石英等透明材质的拾取装置以使激光能够透射而将上述半导体芯片贴附到上述基板上的步骤。
5.根据权利要求3所述的无助焊剂倒装芯片封装件的制造方法,其特征在于,
上述第二键合步骤是在使已局部地键合到上述基板上的多个上述半导体芯片缓慢地移动或停止的状态下照射具有一定宽度和长度的激光束或照射功率为100W至20kW的灯加热器的热而进行键合的步骤。
6.根据权利要求3所述的无助焊剂倒装芯片封装件的制造方法,其特征在于,
在上述第一键合步骤与上述第二键合步骤之间进一步包括为了防止在上述第二键合步骤中施加的激光造成损坏而在上述基板的上部设置保护掩模的保护掩模设置步骤。
7.根据权利要求6所述的无助焊剂倒装芯片封装件的制造方法,其特征在于,
上述保护掩模仅在上述第二键合步骤中须键合的部分形成有开口部。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0088712 | 2020-07-17 | ||
KR1020200088712A KR102249384B1 (ko) | 2020-07-17 | 2020-07-17 | 플럭스 프리 플립칩 패키지 제조장치 및 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113948408A true CN113948408A (zh) | 2022-01-18 |
Family
ID=75915950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110782929.4A Pending CN113948408A (zh) | 2020-07-17 | 2021-07-12 | 无助焊剂倒装芯片封装件的制造装置及制造方法 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102249384B1 (zh) |
CN (1) | CN113948408A (zh) |
TW (1) | TW202213558A (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100332378B1 (ko) * | 1999-09-11 | 2002-04-12 | 이병구 | 반도체 패키지의 솔더볼 마운팅 방법 |
KR101019385B1 (ko) * | 2008-11-06 | 2011-03-07 | 고려대학교 산학협력단 | 솔더볼 부착 방법 및 이를 이용한 솔더링 방법 |
JP6179843B2 (ja) * | 2012-12-04 | 2017-08-16 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 実装装置及び実装方法 |
KR101939563B1 (ko) * | 2017-03-21 | 2019-01-17 | 정관식 | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 |
US10879102B2 (en) * | 2017-08-07 | 2020-12-29 | Boston Process Technologies, Inc | Flux-free solder ball mount arrangement |
KR102221588B1 (ko) * | 2019-10-08 | 2021-03-02 | 주식회사 프로텍 | 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법 |
-
2020
- 2020-07-17 KR KR1020200088712A patent/KR102249384B1/ko active IP Right Grant
-
2021
- 2021-07-12 CN CN202110782929.4A patent/CN113948408A/zh active Pending
- 2021-07-16 TW TW110126170A patent/TW202213558A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR102249384B1 (ko) | 2021-05-06 |
TW202213558A (zh) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5090609A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
US5188280A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
TWI514487B (zh) | 半導體晶片的熱壓縮鍵合 | |
US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
US10903153B2 (en) | Thinned die stack | |
US8012866B2 (en) | Method of bonding semiconductor devices utilizing solder balls | |
JPH11509375A (ja) | 基板またはチップにフラックスなしで半田付けする方法および装置 | |
JP2786700B2 (ja) | 半導体集積回路装置の製造方法および製造装置 | |
CN107731772B (zh) | 一种楔形键合引线加固结构和加固方法 | |
US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
KR20010096521A (ko) | 반도체 장치 및 그 제조 방법 및 반도체 칩 및 그 제조 방법 | |
JP3194553B2 (ja) | 半導体装置の製造方法 | |
KR102208495B1 (ko) | 플립칩 본딩 장치 | |
US11967576B2 (en) | Systems for thermally treating conductive elements on semiconductor and wafer structures | |
US20050196901A1 (en) | Device mounting method and device transport apparatus | |
JP3822834B2 (ja) | リペア方法及び装置 | |
CN113948408A (zh) | 无助焊剂倒装芯片封装件的制造装置及制造方法 | |
KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
KR100884192B1 (ko) | 반도체 패키지의 제조 방법 | |
US6258612B1 (en) | Determination of flux prior to package assembly | |
US9190388B2 (en) | Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate | |
JP2000150771A (ja) | 電子部品、電子部品の電極表面処理方法及びその装置 | |
JP2001135666A (ja) | 電子回路装置の製造方法および製造装置 | |
WO1999017593A1 (en) | Fluxless laser reflow with template for solder balls of bga packaging | |
KR100201385B1 (ko) | 칩 사이즈 패키지용 도전성 볼의 부착방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |