JP2786700B2 - 半導体集積回路装置の製造方法および製造装置 - Google Patents
半導体集積回路装置の製造方法および製造装置Info
- Publication number
- JP2786700B2 JP2786700B2 JP1309922A JP30992289A JP2786700B2 JP 2786700 B2 JP2786700 B2 JP 2786700B2 JP 1309922 A JP1309922 A JP 1309922A JP 30992289 A JP30992289 A JP 30992289A JP 2786700 B2 JP2786700 B2 JP 2786700B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- bump
- ccb
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/166—Material
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、例
えばフリップチップ（flip chip）方式や、TAB（Tape A
utomated Bonding）方式の半導体集積回路装置に適用し
て有効な技術に関するものである。
えばフリップチップ（flip chip）方式や、TAB（Tape A
utomated Bonding）方式の半導体集積回路装置に適用し
て有効な技術に関するものである。
近年、ゲートアレイやマイクロコンピュータなどの論
理LSIにおいては、集積回路の多機能化や高密度化に伴
って外部回路との接続を行う端子（入出力ピン）の数が
急速に増大しているため、半導体チップの周辺部に設け
たボンディングパッドにワイヤを接続して外部回路との
接続を行うワイヤボンディング方式が限界に達してい
る。またワイヤボンディング方式は、内部回路領域の配
線を周辺部のボンディングパッドまで引き回す必要があ
るために配線長が長くなり、その結果、信号伝達速度が
遅延するという欠点を有していることから、高速動作が
要求される論理LSIの実装方式としては不向きである。
理LSIにおいては、集積回路の多機能化や高密度化に伴
って外部回路との接続を行う端子（入出力ピン）の数が
急速に増大しているため、半導体チップの周辺部に設け
たボンディングパッドにワイヤを接続して外部回路との
接続を行うワイヤボンディング方式が限界に達してい
る。またワイヤボンディング方式は、内部回路領域の配
線を周辺部のボンディングパッドまで引き回す必要があ
るために配線長が長くなり、その結果、信号伝達速度が
遅延するという欠点を有していることから、高速動作が
要求される論理LSIの実装方式としては不向きである。
このような理由から、半導体チップのAl電極上に半田
材料で構成したCCBバンプ（Bump,突起電極）を接合し、
このCCBバンプを介して半導体チップを基板に実装する
フリップチップ方式や、前記Al電極上にAu/Sn共晶合金
からなるバンプを接合し、絶縁フィルムの主面に形成さ
れたリードにこのバンプを介して半導体チップを実装す
るTAB方式が注目されている。とりわけフリップチップ
方式は、半導体チップの周辺部のみならず、内部回路領
域にも端子を設けることができるので、半導体チップの
多ピン化に極めて有効な実装方式である。また、内部回
路領域に端子を設けることにより配線長も短くなるの
で、高速論理LSIの実装方式としても極めて有用であ
る。
材料で構成したCCBバンプ（Bump,突起電極）を接合し、
このCCBバンプを介して半導体チップを基板に実装する
フリップチップ方式や、前記Al電極上にAu/Sn共晶合金
からなるバンプを接合し、絶縁フィルムの主面に形成さ
れたリードにこのバンプを介して半導体チップを実装す
るTAB方式が注目されている。とりわけフリップチップ
方式は、半導体チップの周辺部のみならず、内部回路領
域にも端子を設けることができるので、半導体チップの
多ピン化に極めて有効な実装方式である。また、内部回
路領域に端子を設けることにより配線長も短くなるの
で、高速論理LSIの実装方式としても極めて有用であ
る。
上記フリップチップ方式におけるCCBバンプの形成方
法としては、従来より半田蒸着法や半田ボール供給法が
用いられている。例えば半田蒸着法では、次のようにし
てCCBバンプを形成する。まず、半導体チップのAl電極
上に、例えばCr、CuおよびAuからなる薄膜を順次蒸着し
て半田下地層（BLM;Bump Limitting Metallurgy）を形
成する。半田下地層のうち、最下層のCrは半田バンプと
Al電極との合金化反応を防止するために設けられ、中間
層のCuは半田の濡れ性を向上させるために設けられる。
また、最上層のAuは下層のCuの腐食を防止するために設
けられる。次に、上記半田下地層の上にPb/Sn合金など
からなる半田膜を選択的に蒸着した後、不活性ガス雰囲
気の溶融炉内でこの半田膜を加熱し、溶融し、溶融時の
表面張力を利用して球状のCCBバンプを作成する。一
方、半田ボール供給法は、例えば1987年７月発行、「溶
接技術」P88〜P91に記載のように、Al電極表面に付着し
ている酸化物、水分、油脂分などの汚染物をイオン衝撃
で完全に除去した後、超高真空中で球状の半田ボールを
重ね合せて接合する方法である。
法としては、従来より半田蒸着法や半田ボール供給法が
用いられている。例えば半田蒸着法では、次のようにし
てCCBバンプを形成する。まず、半導体チップのAl電極
上に、例えばCr、CuおよびAuからなる薄膜を順次蒸着し
て半田下地層（BLM;Bump Limitting Metallurgy）を形
成する。半田下地層のうち、最下層のCrは半田バンプと
Al電極との合金化反応を防止するために設けられ、中間
層のCuは半田の濡れ性を向上させるために設けられる。
また、最上層のAuは下層のCuの腐食を防止するために設
けられる。次に、上記半田下地層の上にPb/Sn合金など
からなる半田膜を選択的に蒸着した後、不活性ガス雰囲
気の溶融炉内でこの半田膜を加熱し、溶融し、溶融時の
表面張力を利用して球状のCCBバンプを作成する。一
方、半田ボール供給法は、例えば1987年７月発行、「溶
接技術」P88〜P91に記載のように、Al電極表面に付着し
ている酸化物、水分、油脂分などの汚染物をイオン衝撃
で完全に除去した後、超高真空中で球状の半田ボールを
重ね合せて接合する方法である。
上記フリップチップ方式を用いた半導体集積回路装置
の一つに、チップキャリヤ（Chip Carrier）がある。こ
のチップキャリヤについては、例えば特開昭62−249429
号、特開昭63−310139号公報などに記載されている。
の一つに、チップキャリヤ（Chip Carrier）がある。こ
のチップキャリヤについては、例えば特開昭62−249429
号、特開昭63−310139号公報などに記載されている。
第15図は、上記文献に記載されたチップキャリアの断
面構造を示している。このチップキャリア50は、ムライ
トなどのセラミック材料からなるパッケージ基板51の主
面に形成された電極52上にCCBバンプ53を介して接続さ
れた半導体チップ54をキャップ55で気密封止したパッケ
ージ構造を備えている。キャップ55は、例えば窒化アル
ミニウム（AlN）からなり、封止用半田56を介してパッ
ケージ基板51の主面に接合されている。
面構造を示している。このチップキャリア50は、ムライ
トなどのセラミック材料からなるパッケージ基板51の主
面に形成された電極52上にCCBバンプ53を介して接続さ
れた半導体チップ54をキャップ55で気密封止したパッケ
ージ構造を備えている。キャップ55は、例えば窒化アル
ミニウム（AlN）からなり、封止用半田56を介してパッ
ケージ基板51の主面に接合されている。
半導体チップ54の背面（上面）は、伝熱用半田57を介
してキャップ55の下面に接合されている。これは、半導
体チップ54から発生した熱を伝熱用半田57を通じてキャ
ップ55に伝達するためである。また、パッケーシ基板51
の下面の電極52には、このチップキャリア50をモジュー
ル基板などに実装するためのCCBバンプ58が形成され
る。このCCBバンプ58は、チップキャリア50の組立てが
完了した後、例えば半田ボール供給法により前記電極52
に接続される。パッケージ基板51の内部には、例えばＷ
（タングステン）からなる内部配線59が形成されてお
り、この内部配線59を通じてパッケージ基板51の主面お
よび下面の電極52,52間が電気的に接続されている。
してキャップ55の下面に接合されている。これは、半導
体チップ54から発生した熱を伝熱用半田57を通じてキャ
ップ55に伝達するためである。また、パッケーシ基板51
の下面の電極52には、このチップキャリア50をモジュー
ル基板などに実装するためのCCBバンプ58が形成され
る。このCCBバンプ58は、チップキャリア50の組立てが
完了した後、例えば半田ボール供給法により前記電極52
に接続される。パッケージ基板51の内部には、例えばＷ
（タングステン）からなる内部配線59が形成されてお
り、この内部配線59を通じてパッケージ基板51の主面お
よび下面の電極52,52間が電気的に接続されている。
上記チップキャリアを組立てるには、まずチップマウ
ンド装置を用いて半導体チップのCCBバンプをパッケー
ジ基板の主面の電極上に正確に位置決めする。このと
き、CCBバンプと電極との接合部にフラックスを塗布す
る。フラックスは、CCBバンプを構成する半田の表面に
形成された自然酸化膜の除去およびリフロー時における
半田表面の再酸化防止を目的として塗布される。またフ
ラックスは、リフロー時における半田の濡れ性の向上を
目的として塗布される。
ンド装置を用いて半導体チップのCCBバンプをパッケー
ジ基板の主面の電極上に正確に位置決めする。このと
き、CCBバンプと電極との接合部にフラックスを塗布す
る。フラックスは、CCBバンプを構成する半田の表面に
形成された自然酸化膜の除去およびリフロー時における
半田表面の再酸化防止を目的として塗布される。またフ
ラックスは、リフロー時における半田の濡れ性の向上を
目的として塗布される。
続いて、上記パッケージ基板をリフロー炉に移送す
る。その際、振動などによるCCBバンプの位置ずれを防
止する必要があるが、前記フラックスは、この位置ずれ
を防止する役割をも果している。そして、リフロー炉内
に不活性ガスの雰囲気を形成し、この中でCCBバンプを
加熱、再溶融することによって、半導体チップをパッケ
ージ基板の主面にフェイスダウンボンディングする。
る。その際、振動などによるCCBバンプの位置ずれを防
止する必要があるが、前記フラックスは、この位置ずれ
を防止する役割をも果している。そして、リフロー炉内
に不活性ガスの雰囲気を形成し、この中でCCBバンプを
加熱、再溶融することによって、半導体チップをパッケ
ージ基板の主面にフェイスダウンボンディングする。
次に、封止用半田を用いて上記パッケージ基板の主面
にキャップを半田付けする。また、伝熱用半田を用いて
半導体チップの背面をキャップの下面に半田付けする。
パッケージ基板の主面にキャップを半田付けするには、
あらかじめパッケージ基板の主面およびキャップの脚部
に封止用の予備半田を被着しておき、この予備半田の表
面にフラックスを塗布した後、パッケージ基板の主面に
キャップを搭載し、次いでリフロー炉にて予備半田を加
熱、再溶融する。また、半導体チップの背面をキャップ
の下面に半田付けするには、キャップの下面、または半
導体チップの背面にあらかじめ伝熱用の予備半田を被着
しておき、この予備半田の表面にフラックスを塗布した
後、前記リフロー炉にてこの予備半田を加熱、再溶融す
る。
にキャップを半田付けする。また、伝熱用半田を用いて
半導体チップの背面をキャップの下面に半田付けする。
パッケージ基板の主面にキャップを半田付けするには、
あらかじめパッケージ基板の主面およびキャップの脚部
に封止用の予備半田を被着しておき、この予備半田の表
面にフラックスを塗布した後、パッケージ基板の主面に
キャップを搭載し、次いでリフロー炉にて予備半田を加
熱、再溶融する。また、半導体チップの背面をキャップ
の下面に半田付けするには、キャップの下面、または半
導体チップの背面にあらかじめ伝熱用の予備半田を被着
しておき、この予備半田の表面にフラックスを塗布した
後、前記リフロー炉にてこの予備半田を加熱、再溶融す
る。
キャップをパッケージ基板の主面に半田付けする作業
と、半導体チップの背面をキャップの下面に半田付けす
る作業は同一工程で行われる。従って、封止用半田と伝
熱用半田とは、溶融温度がほぼ等しい半田材料で構成さ
れる。また、封止用半田および伝熱用半田は、CCBバン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で予備半田を加熱、溶融
する際にCCBバンプが再溶融し、キャップの荷重でCCBバ
ンプが潰れてしまうために、隣り合ったCCBバンプ同士
が短絡してしまうからである。このような理由から、CC
Bバンプは、例えば２〜３重量％程度のSnを含有するPb/
Sn合金（溶融温度＝320〜330℃程度）などの高融点半田
で構成され、封止用半田および伝熱用半田は、例えば10
重量％程度のSnを含有するPb/Sn合金（溶融温度＝290〜
300℃程度）のような低融点半田で構成される。
と、半導体チップの背面をキャップの下面に半田付けす
る作業は同一工程で行われる。従って、封止用半田と伝
熱用半田とは、溶融温度がほぼ等しい半田材料で構成さ
れる。また、封止用半田および伝熱用半田は、CCBバン
プを構成する半田よりも低い溶融温度の半田で構成され
る。さもないと、リフロー炉内で予備半田を加熱、溶融
する際にCCBバンプが再溶融し、キャップの荷重でCCBバ
ンプが潰れてしまうために、隣り合ったCCBバンプ同士
が短絡してしまうからである。このような理由から、CC
Bバンプは、例えば２〜３重量％程度のSnを含有するPb/
Sn合金（溶融温度＝320〜330℃程度）などの高融点半田
で構成され、封止用半田および伝熱用半田は、例えば10
重量％程度のSnを含有するPb/Sn合金（溶融温度＝290〜
300℃程度）のような低融点半田で構成される。
このように、チップキャリアの組立て工程では、パッ
ケージ基板の主面にCCBバンプを介して半導体チップを
実装する工程や、パッケージ基板の主面にキャップを半
田付けして半導体チップを気密封止したり、半導体チッ
プの背面をキャップの下面に半田付けしたりする工程を
伴うため、半田付けの良否がCCBバンプの接続信頼性
や、パッケージの気密信頼性ならびに冷却効率を大きく
左右する。
ケージ基板の主面にCCBバンプを介して半導体チップを
実装する工程や、パッケージ基板の主面にキャップを半
田付けして半導体チップを気密封止したり、半導体チッ
プの背面をキャップの下面に半田付けしたりする工程を
伴うため、半田付けの良否がCCBバンプの接続信頼性
や、パッケージの気密信頼性ならびに冷却効率を大きく
左右する。
また、半田ボールの他の接合方法としては、1987年７
月発行、「溶接技術」P88〜P91に記載のように、接合表
面に付着している酸化物、水分、油脂分などの汚染物を
イオン衝撃で完全に除去し、超高真空中で材料を重ね合
せて接合する方法も知られている。
月発行、「溶接技術」P88〜P91に記載のように、接合表
面に付着している酸化物、水分、油脂分などの汚染物を
イオン衝撃で完全に除去し、超高真空中で材料を重ね合
せて接合する方法も知られている。
前記TAB方式やフリップチップ方式には、下記のよう
な問題がある。
な問題がある。
まず、TAB方式においては、半導体チップのAl電極上
に高価なAuを含んだバンプを形成するため、TABの製造
コストが増大するという問題が指摘されている。
に高価なAuを含んだバンプを形成するため、TABの製造
コストが増大するという問題が指摘されている。
一方、フリップチップ方式には下記のような問題があ
る。
る。
リフロー工程の後、フラックスを洗浄する工程が必要
となるため、その分、実装工程が増加する。また、フラ
ックス洗浄工程で使用するクロル炭化水素やフルオル炭
化水素などの洗浄液は、自然環境保護の見地からその使
用が規制されつつあるため、この観点からもフラックス
洗浄工程の廃止が急務となっている。
となるため、その分、実装工程が増加する。また、フラ
ックス洗浄工程で使用するクロル炭化水素やフルオル炭
化水素などの洗浄液は、自然環境保護の見地からその使
用が規制されつつあるため、この観点からもフラックス
洗浄工程の廃止が急務となっている。
フラックスの洗浄を行っても、その完全な除去は困難
であるため、フラックス残渣による集積回路の配線腐食
が避けられない。また、フラックス残渣は、半田接合部
にボイドなどの欠陥を誘発するため、CCBバンプの接続
信頼性の低下を引き起こし、チップキャリヤの場合に
は、さらにパッケージの気密信頼性の低下や冷却効率の
低下などを引き起こす。
であるため、フラックス残渣による集積回路の配線腐食
が避けられない。また、フラックス残渣は、半田接合部
にボイドなどの欠陥を誘発するため、CCBバンプの接続
信頼性の低下を引き起こし、チップキャリヤの場合に
は、さらにパッケージの気密信頼性の低下や冷却効率の
低下などを引き起こす。
フラックスを使用しても、半田の表面に形成された自
然酸化膜を短時間で除去することは困難である。そのた
め、リフロー炉内で半田を加熱、再溶融する際に炉内の
温度を半田溶融温度よりもかなり高くしなければならな
いので、半導体チップの熱ダメージが避けられない。ま
た、半田が再溶融するまでに長時間を要するため、リフ
ロー炉が大形化してしまう。
然酸化膜を短時間で除去することは困難である。そのた
め、リフロー炉内で半田を加熱、再溶融する際に炉内の
温度を半田溶融温度よりもかなり高くしなければならな
いので、半導体チップの熱ダメージが避けられない。ま
た、半田が再溶融するまでに長時間を要するため、リフ
ロー炉が大形化してしまう。
超高真空域（10-8〜10-11Torr）での被接合材のチャ
ッキング、移動、位置決めなどのハンドリングが困難で
量産性に劣る。すなわち、真空室内で被接合材をつかん
で、所定の位置に移動し、接合面を重ね合わせて接合す
るには、その機構が非常に複雑になり、寸法精度の高い
接合は困難となる。また、真空内では機械的摺動部に凝
着という問題が生じる。
ッキング、移動、位置決めなどのハンドリングが困難で
量産性に劣る。すなわち、真空室内で被接合材をつかん
で、所定の位置に移動し、接合面を重ね合わせて接合す
るには、その機構が非常に複雑になり、寸法精度の高い
接合は困難となる。また、真空内では機械的摺動部に凝
着という問題が生じる。
イオンビーム照射は、半導体（LSIなど）やセラミッ
クスへの適用が困難である。すなわち、一般に半導体チ
ップの表面は絶縁膜で覆われているため、イオンビーム
照射は帯電（チャージアップ）による素子のダメージを
引き起こす。また絶縁性の高いセラミックスに対しては
イオンビーム照射による接合面の清浄化は困難である。
クスへの適用が困難である。すなわち、一般に半導体チ
ップの表面は絶縁膜で覆われているため、イオンビーム
照射は帯電（チャージアップ）による素子のダメージを
引き起こす。また絶縁性の高いセラミックスに対しては
イオンビーム照射による接合面の清浄化は困難である。
従来接合法では、接合面の密着を十分にするためには
接合表面を超平滑に仕上げなければならないという問題
があった。現実の接合表面は凹凸があり、それらを互い
に重ねてもほとんど密着していない（真空接続面積は非
常に小さい）。そのため、接合表面を超平滑にしなけれ
ばならない。
接合表面を超平滑に仕上げなければならないという問題
があった。現実の接合表面は凹凸があり、それらを互い
に重ねてもほとんど密着していない（真空接続面積は非
常に小さい）。そのため、接合表面を超平滑にしなけれ
ばならない。
本発明の目的は、フリップチップ方式の半導体集積回
路装置において、フラックスの使用に伴う前述の問題点
を解消することのできる技術を提供することにある。
路装置において、フラックスの使用に伴う前述の問題点
を解消することのできる技術を提供することにある。
本発明の他の目的は、TAB方式の半導体集積回路装置
において、その製造コストを低減することのできる技術
を提供することにある。
において、その製造コストを低減することのできる技術
を提供することにある。
本発明のさらに他の目的は、ハンドリングが容易で、
量産に適した接合技術を提供することにある。
量産に適した接合技術を提供することにある。
本発明のさらに他の目的は、半導体チップやセラミッ
クスなどの絶縁性物質の接合面洗浄化技術を提供するこ
とにある。
クスなどの絶縁性物質の接合面洗浄化技術を提供するこ
とにある。
本発明のさらに他の目的は、接合表面を超平滑にする
技術を提供することにある。
技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。
概要を簡単に説明すれば、次のとおりである。
本願の一発明であるフリップチップの製造方法は、CC
Bバンプを介して半導体チップを基板にフェイスダウン
ボンディングするに際して、まず半導体チップおよび基
板を真空の容器に収容し、CCBバンプの表面および基板
の電極の表面に原子またはイオンのエネルギービームを
照射して接合面を洗浄化した後、前記半導体チップおよ
び基板を高純度不活性ガス雰囲気の容器に移送し、常圧
（約１気圧）下にてCCBバンプを電極に圧接して仮接合
を行った後、前記CCBバンプをリフローして接合を行う
方法である。なお、前記高純度不活性ガス雰囲気の形成
には、例えば油脂分、酸素がいずれも10ppb以下、水分
が100ppb以下の単一ガスあるいは混合ガスで、露点−70
℃以下のものを使用する。
Bバンプを介して半導体チップを基板にフェイスダウン
ボンディングするに際して、まず半導体チップおよび基
板を真空の容器に収容し、CCBバンプの表面および基板
の電極の表面に原子またはイオンのエネルギービームを
照射して接合面を洗浄化した後、前記半導体チップおよ
び基板を高純度不活性ガス雰囲気の容器に移送し、常圧
（約１気圧）下にてCCBバンプを電極に圧接して仮接合
を行った後、前記CCBバンプをリフローして接合を行う
方法である。なお、前記高純度不活性ガス雰囲気の形成
には、例えば油脂分、酸素がいずれも10ppb以下、水分
が100ppb以下の単一ガスあるいは混合ガスで、露点−70
℃以下のものを使用する。
本願の他の発明であるフリップチップの製造方法は、
CCBバンプを非共晶半田により構成し、この非共晶半田
を溶融した後、直ちに急冷することによって、あらかじ
めその表面に共晶半田層またはそれに近い組成の半田層
を偏析させた後、前記発明と同様の方法によってフェイ
スダウンボンディングを行う方法である。
CCBバンプを非共晶半田により構成し、この非共晶半田
を溶融した後、直ちに急冷することによって、あらかじ
めその表面に共晶半田層またはそれに近い組成の半田層
を偏析させた後、前記発明と同様の方法によってフェイ
スダウンボンディングを行う方法である。
本願のさらに他の発明であるTABの製造方法は、絶縁
フィルムの主面に形成されたリードにバンプを介して半
導体チップをギャングボンディングするに際して、まず
半導体チップおよび絶縁フィルムを真空の容器に収容
し、バンプの表面およびリードの表面に原子またはイオ
ンのエネルギービームを照射した後、前記半導体チップ
および絶縁フィルムを高純度不活性ガス雰囲気の容器に
移送し、この容器内にて前記リードをバンプに圧接する
ことによってギャングボンディングを行う方法である。
フィルムの主面に形成されたリードにバンプを介して半
導体チップをギャングボンディングするに際して、まず
半導体チップおよび絶縁フィルムを真空の容器に収容
し、バンプの表面およびリードの表面に原子またはイオ
ンのエネルギービームを照射した後、前記半導体チップ
および絶縁フィルムを高純度不活性ガス雰囲気の容器に
移送し、この容器内にて前記リードをバンプに圧接する
ことによってギャングボンディングを行う方法である。
本願の一発明である前記フリップチップの製造方法に
よれば、次のような作用がある。
よれば、次のような作用がある。
CCBバンプの表面および基板の電極の表面に原子また
はイオンのエネルギービームを照射することにより、そ
のスパッタ効果によって自然酸化膜や異物が除去される
ので、CCBバンプの表面および電極の表面を活性化する
ことができる。
はイオンのエネルギービームを照射することにより、そ
のスパッタ効果によって自然酸化膜や異物が除去される
ので、CCBバンプの表面および電極の表面を活性化する
ことができる。
上記エネルギービームの照射による表面活性化処理の
後、直ちに半導体チップおよび基板を高純度不活性ガス
雰囲気の容器に移送して仮接合およびリフローを行うこ
とにより、CCBバンプの表面に自然酸化膜が再形成され
たり、異物が再付着したりするのを防止することができ
る。
後、直ちに半導体チップおよび基板を高純度不活性ガス
雰囲気の容器に移送して仮接合およびリフローを行うこ
とにより、CCBバンプの表面に自然酸化膜が再形成され
たり、異物が再付着したりするのを防止することができ
る。
上記エネルギービームが電気的に中性な原子ビームで
ある場合は、イオンビークと異なり照射面に帯電が起こ
らないので、半導体チップの照射ダメージを小さくする
ことができる。また、原子ビームの照射により、ガラ
ス、セラミックスあるいはプラスチックなどの絶縁物質
の表面も容易に清浄化できる。一方、イオンビームの照
射によって絶縁物質表面を清浄化するには、電子シャワ
ーを同時に照射して、イオン電荷の中和を行うとよい。
ある場合は、イオンビークと異なり照射面に帯電が起こ
らないので、半導体チップの照射ダメージを小さくする
ことができる。また、原子ビームの照射により、ガラ
ス、セラミックスあるいはプラスチックなどの絶縁物質
の表面も容易に清浄化できる。一方、イオンビームの照
射によって絶縁物質表面を清浄化するには、電子シャワ
ーを同時に照射して、イオン電荷の中和を行うとよい。
リフロー工程に先立って、CCBバンプを基板の電極に
圧接して仮接合することにより、この基板をリフロー工
程に移送する際の振動などによるCCBバンプの位置ずれ
を防止することができる。
圧接して仮接合することにより、この基板をリフロー工
程に移送する際の振動などによるCCBバンプの位置ずれ
を防止することができる。
上記〜により、CCBバンプを介して半導体チップ
を基板にフェイスダウンボンディングする際にフラック
スが不要となる。
を基板にフェイスダウンボンディングする際にフラック
スが不要となる。
CCBバンプの表面に自然酸化膜がない状態でリフロー
を行うことにより、CCBバンプをその溶融温度より低い
温度で溶融することができるので、半導体チップの熱ダ
メージを低減することができる。また、CCBバンプが溶
融するまでの時間およびその後の冷却時間を短縮するこ
とができ、かつリフロー炉を小形化することができる。
を行うことにより、CCBバンプをその溶融温度より低い
温度で溶融することができるので、半導体チップの熱ダ
メージを低減することができる。また、CCBバンプが溶
融するまでの時間およびその後の冷却時間を短縮するこ
とができ、かつリフロー炉を小形化することができる。
CCBバンプを基板の電極に圧接して仮接合することに
より、リフロー工程に先立って、CCBバンプを電極に完
全接触させることができるので、CCBバンプの径のばら
つきや基板のそりに起因するCCBバンプの接続不良を未
然に防止することができる。
より、リフロー工程に先立って、CCBバンプを電極に完
全接触させることができるので、CCBバンプの径のばら
つきや基板のそりに起因するCCBバンプの接続不良を未
然に防止することができる。
本願の他の発明である前記フリップチップの製造方法
によれば、非共晶半田からなるCCBバンプの表面にあら
かじめ共晶半田層またはそれに近い組成の半田層を偏析
させておくことにより、半田の共融点（共晶点、約183
℃）近傍の温度でリフローを行うことができるので、半
導体チップの熱ダメージをさらに低減することができ
る。また、リフロー時間の短縮およびリフロー炉の小形
化をさらに促進することができる。
によれば、非共晶半田からなるCCBバンプの表面にあら
かじめ共晶半田層またはそれに近い組成の半田層を偏析
させておくことにより、半田の共融点（共晶点、約183
℃）近傍の温度でリフローを行うことができるので、半
導体チップの熱ダメージをさらに低減することができ
る。また、リフロー時間の短縮およびリフロー炉の小形
化をさらに促進することができる。
本願のさらに他の発明である前記TABの製造方法によ
れば、Auよりも安価な金属材料を用いてバンプを形成す
ることができるので、TABの製造コストを低減すること
ができる。
れば、Auよりも安価な金属材料を用いてバンプを形成す
ることができるので、TABの製造コストを低減すること
ができる。
第14図は、本実施例の製造方法により得られるチップ
キャリヤ１の断面構造を示している。
キャリヤ１の断面構造を示している。
このチップキャリヤ１は、CCBバンプ２を介してパッ
ケージ基板３の主面の電極４上にフェイスダウンボンデ
ィングした半導体チップ５をキャップ６で気密封止した
パッケージ構造を備えている。キャップ６は、封止用半
田７を介してパッケージ基板３の主面に半田付けされて
おり、半導体チップ５の背面は、伝熱用半田８を介して
キャップ６の下面に半田付けされている。パッケージ基
板３の下面の電極４には、前記CCBバンプ２よりも径の
大きいCCBバンプ９が接合されている。このCCBバンプ９
は、パッケージ基板３の内部に設けられた、Ｗ（タング
ステン）などからなる内部配線10を通じてCCBバンプ
２、さらには半導体チップ５と電気的に接続されてい
る。CCBバンプ９は、チップキャリヤ１をモジュール基
板に実装する際の外部端子となり、チップキャリヤ１の
気密封止工程が完了した後に、バッケージ基板３の下面
の電極４に接合される。
ケージ基板３の主面の電極４上にフェイスダウンボンデ
ィングした半導体チップ５をキャップ６で気密封止した
パッケージ構造を備えている。キャップ６は、封止用半
田７を介してパッケージ基板３の主面に半田付けされて
おり、半導体チップ５の背面は、伝熱用半田８を介して
キャップ６の下面に半田付けされている。パッケージ基
板３の下面の電極４には、前記CCBバンプ２よりも径の
大きいCCBバンプ９が接合されている。このCCBバンプ９
は、パッケージ基板３の内部に設けられた、Ｗ（タング
ステン）などからなる内部配線10を通じてCCBバンプ
２、さらには半導体チップ５と電気的に接続されてい
る。CCBバンプ９は、チップキャリヤ１をモジュール基
板に実装する際の外部端子となり、チップキャリヤ１の
気密封止工程が完了した後に、バッケージ基板３の下面
の電極４に接合される。
パッケージ基板３の主面の周縁部およびキャップ６の
脚部には、例えばTi/Ni/AuあるいはW/Ni/Auなどの複合
金属膜で構成された半田メタライズ層11が必要に応じて
形成される。また、キャップ６の下面にも上記複合金属
膜で構成された半田メタライズ層11が必要に応じて形成
される。これらの半田メタライズ層11は、主として封止
用半田７や伝熱用半田８の濡れ性の向上を目的として形
成される。
脚部には、例えばTi/Ni/AuあるいはW/Ni/Auなどの複合
金属膜で構成された半田メタライズ層11が必要に応じて
形成される。また、キャップ６の下面にも上記複合金属
膜で構成された半田メタライズ層11が必要に応じて形成
される。これらの半田メタライズ層11は、主として封止
用半田７や伝熱用半田８の濡れ性の向上を目的として形
成される。
なお、パッケージ基板３は、ムライトなどのセラミッ
ク材料で構成されており、キャップ６は、例えば窒化ア
ルミニム（AlN）で構成されている。CCBバンプ２は、例
えば２〜３重量％程度のSnを含有するPb/Sn合金（溶融
温度＝320〜330℃程度）で構成されており、CCBバンプ
９は、例えば3.5重量％程度のAgを含有するSn/Ag合金
（溶融温度＝220〜230℃程度）で構成されている。封止
用半田７および伝熱用半田８は、例えば10重量％程度の
Snを含有するPb/Sn合金（溶融温度＝290〜300℃程度）
で構成されている。
ク材料で構成されており、キャップ６は、例えば窒化ア
ルミニム（AlN）で構成されている。CCBバンプ２は、例
えば２〜３重量％程度のSnを含有するPb/Sn合金（溶融
温度＝320〜330℃程度）で構成されており、CCBバンプ
９は、例えば3.5重量％程度のAgを含有するSn/Ag合金
（溶融温度＝220〜230℃程度）で構成されている。封止
用半田７および伝熱用半田８は、例えば10重量％程度の
Snを含有するPb/Sn合金（溶融温度＝290〜300℃程度）
で構成されている。
第２図は、上記チップキャリヤ１の組立て工程で使用
する製造装置12の要部を示している。
する製造装置12の要部を示している。
この製造装置12の基台13の一端（図の手前側）には、
ロードマガジン14a,14bが設けられている。一方のロー
ドマガジン14aには、多数のチップトレイ15aが収容され
ており、各チップトレイ15aには、所定数の半導体チッ
プ５が載置されている。各半導体チップ５は、CCBバン
プ２が接合された面を上に向けた状態で載置されてい
る。もう一方のロードマガシン14bには、多数の基板ト
レイ15bが収容されており、各基板トレイ15bには、所定
数のパッケージ基板３が載置されている。各パッケージ
基板３は、その主面を上に向けた状態で載置されてい
る。
ロードマガジン14a,14bが設けられている。一方のロー
ドマガジン14aには、多数のチップトレイ15aが収容され
ており、各チップトレイ15aには、所定数の半導体チッ
プ５が載置されている。各半導体チップ５は、CCBバン
プ２が接合された面を上に向けた状態で載置されてい
る。もう一方のロードマガシン14bには、多数の基板ト
レイ15bが収容されており、各基板トレイ15bには、所定
数のパッケージ基板３が載置されている。各パッケージ
基板３は、その主面を上に向けた状態で載置されてい
る。
ロードマガジン14a,14bに収容されたトレイ15a,15b
は、まず第一のロードロック室16を通じて表面活性化室
17に移送される。この表面活性化室17は、室内を10-6To
rr以下の真空度にまで排気することができるようになっ
ている。表面活性化室17には、室内に導入されたArガス
を原子ビームに変換する一対のソースガン18,18が設置
されており、この原子ビームを半導体チップ５およびパ
ッケージ基板３に照射することにより、後述するCCBバ
ンプ２および電極４の表面活性化処理が行われる。
は、まず第一のロードロック室16を通じて表面活性化室
17に移送される。この表面活性化室17は、室内を10-6To
rr以下の真空度にまで排気することができるようになっ
ている。表面活性化室17には、室内に導入されたArガス
を原子ビームに変換する一対のソースガン18,18が設置
されており、この原子ビームを半導体チップ５およびパ
ッケージ基板３に照射することにより、後述するCCBバ
ンプ２および電極４の表面活性化処理が行われる。
表面活性化処理が完了した後、半導体チップ５および
パッケージ基板３は、トレイ15a,15bに収容されたまま
直ちに第二のロードロック室19を通じて接合室20に移送
される。この接合室20には、常圧（約１気圧）の高純度
不活性ガス雰囲気が形成されている。高純度の不活性ガ
ス雰囲気とは、ガス清浄器などを通して化学的に水分、
油脂分、酸素を除去した窒素あるいはArなどの不活性ガ
ス雰囲気をいう。
パッケージ基板３は、トレイ15a,15bに収容されたまま
直ちに第二のロードロック室19を通じて接合室20に移送
される。この接合室20には、常圧（約１気圧）の高純度
不活性ガス雰囲気が形成されている。高純度の不活性ガ
ス雰囲気とは、ガス清浄器などを通して化学的に水分、
油脂分、酸素を除去した窒素あるいはArなどの不活性ガ
ス雰囲気をいう。
接合室20の内部には、チップ反転ステージ21、チップ
反転ユニット22、チップ搭載ハンド23、仮接合ステージ
24、プリズムミラー25、位置認識カメラ26などからなる
仮接合機構と、溶融接合ステージ27、ヒートブロック2
8、チップ移載ハンド29、整列ステージ30などからなる
溶融接合機構とが設けられており、これらの機構を用い
て後述する仮接合および本接合が行われる。
反転ユニット22、チップ搭載ハンド23、仮接合ステージ
24、プリズムミラー25、位置認識カメラ26などからなる
仮接合機構と、溶融接合ステージ27、ヒートブロック2
8、チップ移載ハンド29、整列ステージ30などからなる
溶融接合機構とが設けられており、これらの機構を用い
て後述する仮接合および本接合が行われる。
仮接合および本接合が完了した後、半導体チップ５が
フェイスダウンボンディングされたパッケージ基板３
は、基板トレイ15bに載置され、第三のロードロック室3
1を通じてアンロードマガジン37に収容される。
フェイスダウンボンディングされたパッケージ基板３
は、基板トレイ15bに載置され、第三のロードロック室3
1を通じてアンロードマガジン37に収容される。
次に、上記製造装置12を用いたチップキャリヤ１の組
立て方法を詳細に説明する。
立て方法を詳細に説明する。
まず第３図に示すように、例えば半田蒸着法を用いて
半導体チップ５の各電極４上に半田膜40を選択的に形成
する。半導体チップ５の電極４はAlからなり、その表面
にはCr、CuおよびAuの複合金属膜からなる半田下地層が
蒸着されている。また半田膜40は、２〜３重量％程度の
Snを含有する非共晶Pb/Sn合金（溶融温度＝320〜330℃
程度）からなる。
半導体チップ５の各電極４上に半田膜40を選択的に形成
する。半導体チップ５の電極４はAlからなり、その表面
にはCr、CuおよびAuの複合金属膜からなる半田下地層が
蒸着されている。また半田膜40は、２〜３重量％程度の
Snを含有する非共晶Pb/Sn合金（溶融温度＝320〜330℃
程度）からなる。
続いて、窒素またはArなどの不活性ガス雰囲気を形成
した溶融炉にて上記半田膜40を加熱、溶融し、溶融時の
表面張力を利用して球状のCCBバンプ２を作成する。そ
の際、CCBバンプ２を直ちに急冷することにより、第４
図に示すように、その表面に60重量％のSnを含有する共
晶Pb/Sn合金からなる薄い共晶半田層（またはそれに近
い組成の半田層）41を偏析させる。この共晶半田層41の
融点（共融点）は、CCBバンプ２の内層を構成する非共
晶Pb/Sn合金の溶融温度よりも遥かに低い183℃程度であ
る。
した溶融炉にて上記半田膜40を加熱、溶融し、溶融時の
表面張力を利用して球状のCCBバンプ２を作成する。そ
の際、CCBバンプ２を直ちに急冷することにより、第４
図に示すように、その表面に60重量％のSnを含有する共
晶Pb/Sn合金からなる薄い共晶半田層（またはそれに近
い組成の半田層）41を偏析させる。この共晶半田層41の
融点（共融点）は、CCBバンプ２の内層を構成する非共
晶Pb/Sn合金の溶融温度よりも遥かに低い183℃程度であ
る。
次に、上記半導体チップ５の所定数をチップトレイ15
aに載置し、前記製造装置12のロードマガジン14aに収容
する。また、パッケージ基板３の所定数を基板トレイ15
bに載置し、ロードマガジン14bに収容する。
aに載置し、前記製造装置12のロードマガジン14aに収容
する。また、パッケージ基板３の所定数を基板トレイ15
bに載置し、ロードマガジン14bに収容する。
以下、第１図に示すフローに従って、半導体チップ５
をパッケージ基板３の主面にフェイスダウンボンディン
グする工程を説明する。
をパッケージ基板３の主面にフェイスダウンボンディン
グする工程を説明する。
まず、チップトレイ15aおよび基板トレイ15bの各１枚
をロードロック室16に移送し、一旦この室内を10-6Torr
程度の真空度にまで排気した後、上記チップトレイ15a
および基板トレイ15bを表面活性化室17に移送する。こ
の表面活性化室17は、あらかじめ10-6Torr程度の真空度
にまで排気しておく。続いて、高純度のArガス（Arガス
中の水分は100ppb以下、露点−70℃以下）を表面活性化
室17に供給して室内を10-3〜10-4Torr程度の真空度にし
た後、ソースガン18を作動し、ソースガン18から発生す
るAr原子ビームを半導体チップ５およびパッケージ基板
３に５分間程度照射する。その際、トレイ15a,15bを回
転させることにより、CCBバンプ２の表面や電極４の表
面に均一にAr原子ビームを照射することができる。
をロードロック室16に移送し、一旦この室内を10-6Torr
程度の真空度にまで排気した後、上記チップトレイ15a
および基板トレイ15bを表面活性化室17に移送する。こ
の表面活性化室17は、あらかじめ10-6Torr程度の真空度
にまで排気しておく。続いて、高純度のArガス（Arガス
中の水分は100ppb以下、露点−70℃以下）を表面活性化
室17に供給して室内を10-3〜10-4Torr程度の真空度にし
た後、ソースガン18を作動し、ソースガン18から発生す
るAr原子ビームを半導体チップ５およびパッケージ基板
３に５分間程度照射する。その際、トレイ15a,15bを回
転させることにより、CCBバンプ２の表面や電極４の表
面に均一にAr原子ビームを照射することができる。
このように、真空の表面活性化室17にて半導体チップ
５およびパッケージ基板３に均一にAr原子ビームを照射
することにより、そのスパッタ効果によってCCBバンプ
２の表面および電極４の表面の自然酸化膜や異物を除去
し、それらの表面を活性化する。
５およびパッケージ基板３に均一にAr原子ビームを照射
することにより、そのスパッタ効果によってCCBバンプ
２の表面および電極４の表面の自然酸化膜や異物を除去
し、それらの表面を活性化する。
次に、トレイ15a,15bを表面活性化室17から第二のロ
ードロック室19に移送する。ロードロック室19は、あら
かじめ10-3〜10-4Torr程度の真空度にまで排気してお
く。続いて、高純度の窒素ガス（またはArガス）をロー
ドロック室19に供給して一旦室内を常圧（約１気圧）に
した後、トレイ15a,15bを接合室20に移送し、チップト
レイ15aをチップ反転ステージ21上に、また基板トレイ1
5bを仮接合ステージ24上にそれぞれ載置する。この接合
室20は、あらかじめ前記高純度の窒素ガス（またはArガ
ス）を供給してその内部を常圧にしておく。接合室20に
供給する高純度ガスは、例えば窒素ガスに10〜20％程度
の水素ガスを添加した還元性ガスでもよい。
ードロック室19に移送する。ロードロック室19は、あら
かじめ10-3〜10-4Torr程度の真空度にまで排気してお
く。続いて、高純度の窒素ガス（またはArガス）をロー
ドロック室19に供給して一旦室内を常圧（約１気圧）に
した後、トレイ15a,15bを接合室20に移送し、チップト
レイ15aをチップ反転ステージ21上に、また基板トレイ1
5bを仮接合ステージ24上にそれぞれ載置する。この接合
室20は、あらかじめ前記高純度の窒素ガス（またはArガ
ス）を供給してその内部を常圧にしておく。接合室20に
供給する高純度ガスは、例えば窒素ガスに10〜20％程度
の水素ガスを添加した還元性ガスでもよい。
このように、Ar原子ビームの照射による表面活性化処
理の後、半導体チップ５およびパッケージ基板３を直ち
に高純度不活性ガス雰囲気の接合室20に移送することに
より、表面活性化室17から接合室20に移送する間にCCB
バンプ２の表面や電極４の表面に自然酸化膜が再形成さ
れたり、異物が再付着したりするのを防止する。
理の後、半導体チップ５およびパッケージ基板３を直ち
に高純度不活性ガス雰囲気の接合室20に移送することに
より、表面活性化室17から接合室20に移送する間にCCB
バンプ２の表面や電極４の表面に自然酸化膜が再形成さ
れたり、異物が再付着したりするのを防止する。
次に、第５図（ａ）に示すように、チップ反転ステー
ジ21に埋設された突き上げピン32をチップトレイ15aの
裏面から上昇させて一つの半導体チップ５を持ち上げ
る。そして、第５図（ｂ）に示すように、上記半導体チ
ップ５の上方に待機させておいたコレット33の下端に半
導体チップ５を真空吸着させる。続いて第５図（ｃ）に
示すように、コレット33を180゜反転させた後、コレッ
ト33の上方に待機させておいたチップ搭載ハンド23の下
端に半導体チップ５を真空吸着させ、この半導体チップ
５を仮接合ステージ24に移送する。この移送の間に、チ
ップ搭載ハンド23に内蔵されたヒータ（図示せず）によ
り半導体チップ５を加熱する。加熱温度は、共晶半田の
融点（183℃）よりも幾分低い温度（例えば150℃）であ
る。
ジ21に埋設された突き上げピン32をチップトレイ15aの
裏面から上昇させて一つの半導体チップ５を持ち上げ
る。そして、第５図（ｂ）に示すように、上記半導体チ
ップ５の上方に待機させておいたコレット33の下端に半
導体チップ５を真空吸着させる。続いて第５図（ｃ）に
示すように、コレット33を180゜反転させた後、コレッ
ト33の上方に待機させておいたチップ搭載ハンド23の下
端に半導体チップ５を真空吸着させ、この半導体チップ
５を仮接合ステージ24に移送する。この移送の間に、チ
ップ搭載ハンド23に内蔵されたヒータ（図示せず）によ
り半導体チップ５を加熱する。加熱温度は、共晶半田の
融点（183℃）よりも幾分低い温度（例えば150℃）であ
る。
第６図に示すように、仮接合ステージ24上には、基板
トレイ15Bに載置された所定数のパッケージ基板３が待
機している。そして、半導体チップ５が吸着、保持され
たチップ搭載ハンド23を仮接合ステージ24の上方で停止
させた後、プリズムミラー25に投影した半導体チップ５
の像を位置認識カメラ26により検出し、精密XYテーブル
34、高速XYテーブル35、回転テーブル36を駆動すること
により、各CCBバンプ２の位置とこれに対応する各電極
４の位置とを正確に対応させる。
トレイ15Bに載置された所定数のパッケージ基板３が待
機している。そして、半導体チップ５が吸着、保持され
たチップ搭載ハンド23を仮接合ステージ24の上方で停止
させた後、プリズムミラー25に投影した半導体チップ５
の像を位置認識カメラ26により検出し、精密XYテーブル
34、高速XYテーブル35、回転テーブル36を駆動すること
により、各CCBバンプ２の位置とこれに対応する各電極
４の位置とを正確に対応させる。
続いて第７図に示すように、チップ搭載ハンド23を下
降させ、半導体チップ５の背面に0.5kg f/cm2程度の荷
重を印加しながらCCBバンプ２を約10秒間電極４に圧接
する。これにより、あらかじめ共晶半田の融点よりも幾
分低い温度まで加熱されていたCCBバンプ２は、容易に
塑性変形して電極４に仮接合される。
降させ、半導体チップ５の背面に0.5kg f/cm2程度の荷
重を印加しながらCCBバンプ２を約10秒間電極４に圧接
する。これにより、あらかじめ共晶半田の融点よりも幾
分低い温度まで加熱されていたCCBバンプ２は、容易に
塑性変形して電極４に仮接合される。
このように、本接合に先立って、CCBバンプ２を電極
４に仮接合することにより、すべてのCCBバンプ２を電
極４に完全接触させ、CCBバンプ２の径のばらつきやパ
ッケージ基板３のそりに起因するCCBバンプ２−電極４
間の接続不良を未然に防止する。
４に仮接合することにより、すべてのCCBバンプ２を電
極４に完全接触させ、CCBバンプ２の径のばらつきやパ
ッケージ基板３のそりに起因するCCBバンプ２−電極４
間の接続不良を未然に防止する。
次に、上記のようにしてパッケージ基板３の主面に仮
接合された半導体チップ５を再びチップ搭載ハンド23に
より吸着、保持し、パッケージ基板３とともに溶融接合
ステージ27に移送する。
接合された半導体チップ５を再びチップ搭載ハンド23に
より吸着、保持し、パッケージ基板３とともに溶融接合
ステージ27に移送する。
このように、CCBバンプ２を電極４に仮接合した後、
パッケージ基板３（およびその主面に仮接合された半導
体チップ５）を溶接接合ステージ27に移送することによ
り、移送の際の振動などによるCCBバンプ２−電極４間
の位置ずれを防止する。
パッケージ基板３（およびその主面に仮接合された半導
体チップ５）を溶接接合ステージ27に移送することによ
り、移送の際の振動などによるCCBバンプ２−電極４間
の位置ずれを防止する。
続いて第８図に示すように、溶接接合ステージ27の上
方に設置されたヒートブロック28を下降させ、半導体チ
ップ５の背面に0.5〜5kg f/cm2程度の荷重を印加しなが
ら半導体チップ５を加熱する。加熱温度は、共晶半田の
融点（183℃）よりも幾分高い温度（例えば200℃）であ
る。この加熱により、あらかじめCCBバンプ２の表面に
偏析させておいた薄い共晶半田層41が溶融し、CCBバン
プ２の内部および電極４の内部に拡散する結果、CCBバ
ンプ２と電極４とが強固に接合する。また、半導体チッ
プ５の背面に荷重を印加することにより、溶融した共晶
半田層41の濡れ性が向上する。
方に設置されたヒートブロック28を下降させ、半導体チ
ップ５の背面に0.5〜5kg f/cm2程度の荷重を印加しなが
ら半導体チップ５を加熱する。加熱温度は、共晶半田の
融点（183℃）よりも幾分高い温度（例えば200℃）であ
る。この加熱により、あらかじめCCBバンプ２の表面に
偏析させておいた薄い共晶半田層41が溶融し、CCBバン
プ２の内部および電極４の内部に拡散する結果、CCBバ
ンプ２と電極４とが強固に接合する。また、半導体チッ
プ５の背面に荷重を印加することにより、溶融した共晶
半田層41の濡れ性が向上する。
以上のようにして半導体チップ５をパッケージ基板３
の主面にフェイスダウンボンディングした後、この半導
体チップ５をチップ移載ハンド29により吸着し、パッケ
ージ基板３とともに整列ステージ30に移送して基板トレ
イ15aに載置する。そして半導体チップ５およびパッケ
ージ基板３を室温まで冷却させた後、基板トレイ15aを
第三のロードロック室を通じてアンロードマガジン37に
収容することにより、フェイスダウンボンディング工程
が完了する。
の主面にフェイスダウンボンディングした後、この半導
体チップ５をチップ移載ハンド29により吸着し、パッケ
ージ基板３とともに整列ステージ30に移送して基板トレ
イ15aに載置する。そして半導体チップ５およびパッケ
ージ基板３を室温まで冷却させた後、基板トレイ15aを
第三のロードロック室を通じてアンロードマガジン37に
収容することにより、フェイスダウンボンディング工程
が完了する。
このように、本実施例のフェイスダウンボンディング
工程においては、まず真空の表面活性化室17にて半導体
チップ５およびパッケージ基板３にAr原子ビームを照射
することにより、CCBバンプ２の表面および電極４の表
面の自然酸化膜や異物を除去し、次いで半導体チップ５
およびパッケージ基板３を直ちに高純度不活性ガス雰囲
気の接合室20に移送することにより、表面活性化室17か
ら接合室20に移送する間にCCBバンプ２の表面や電極４
の表面に自然酸化膜が再形成されたり、異物が再付着し
たりするのを防止し、次いでCCBバンプ２を電極４に仮
接合してすべてのCCBバンプ２を電極４に完全接触させ
ることにより、CCBバンプ２の径のばらつきやパッケー
ジ基板３のそりに起因するCCBバンプ２−電極４間の接
続不良を未然に防止し、次いでパッケージ基板３（およ
びその主面に仮接合された半導体チップ５）を溶融接合
ステージ27に移送することにより、移送の際の振動など
によるCCBバンプ２−電極４間の位置ずれを防止し、次
いでCCBバンプ２の表面にあらかじめ偏析させておいた
共晶半田層41をCCBバンプ２の内部および電極４の内部
に拡散させてCCBバンプ２と電極４とを接合する。
工程においては、まず真空の表面活性化室17にて半導体
チップ５およびパッケージ基板３にAr原子ビームを照射
することにより、CCBバンプ２の表面および電極４の表
面の自然酸化膜や異物を除去し、次いで半導体チップ５
およびパッケージ基板３を直ちに高純度不活性ガス雰囲
気の接合室20に移送することにより、表面活性化室17か
ら接合室20に移送する間にCCBバンプ２の表面や電極４
の表面に自然酸化膜が再形成されたり、異物が再付着し
たりするのを防止し、次いでCCBバンプ２を電極４に仮
接合してすべてのCCBバンプ２を電極４に完全接触させ
ることにより、CCBバンプ２の径のばらつきやパッケー
ジ基板３のそりに起因するCCBバンプ２−電極４間の接
続不良を未然に防止し、次いでパッケージ基板３（およ
びその主面に仮接合された半導体チップ５）を溶融接合
ステージ27に移送することにより、移送の際の振動など
によるCCBバンプ２−電極４間の位置ずれを防止し、次
いでCCBバンプ２の表面にあらかじめ偏析させておいた
共晶半田層41をCCBバンプ２の内部および電極４の内部
に拡散させてCCBバンプ２と電極４とを接合する。
これにより、共晶半田の融点に近い温度で半導体チッ
プ５をパッケージ基板３の主面にフェイスダウンボンデ
ィングすることができるので、非共晶半田の溶融温度よ
りもかなり高温のリフロー炉内でCCBバンプをリフロー
させてフェイスダウンボンディングを行う従来技術に比
べて、半導体チップの熱ダメージを著しく低減するこ
とができる。フェイスダウンボンディングを短時間で
行うことができる。装置を小形化することができる。
プ５をパッケージ基板３の主面にフェイスダウンボンデ
ィングすることができるので、非共晶半田の溶融温度よ
りもかなり高温のリフロー炉内でCCBバンプをリフロー
させてフェイスダウンボンディングを行う従来技術に比
べて、半導体チップの熱ダメージを著しく低減するこ
とができる。フェイスダウンボンディングを短時間で
行うことができる。装置を小形化することができる。
次に、上記パッケージ基板３の主面にキャップ６を半
田付けして半導体チップ５の気密封止を行う工程を説明
する。
田付けして半導体チップ５の気密封止を行う工程を説明
する。
まず第９図に示すように、キャップ６に形成された半
田メタライズ層11の表面に封止用予備半田7a、伝熱用予
備半田8aを被着する。これらの予備半田7a,8aは、いず
れも10重量％程度のSnを含有するPb/Sn合金（溶融温度
＝290〜300℃程度）からなる。予備半田7a,8aを被着す
るには、半田メタライズ層11の上に所定形状の半田プリ
フォーム（図示せず）を載置し、窒素またはArなどの不
活性ガス雰囲気を形成した溶融炉にてこの半田プリフォ
ームを加熱、溶融する。
田メタライズ層11の表面に封止用予備半田7a、伝熱用予
備半田8aを被着する。これらの予備半田7a,8aは、いず
れも10重量％程度のSnを含有するPb/Sn合金（溶融温度
＝290〜300℃程度）からなる。予備半田7a,8aを被着す
るには、半田メタライズ層11の上に所定形状の半田プリ
フォーム（図示せず）を載置し、窒素またはArなどの不
活性ガス雰囲気を形成した溶融炉にてこの半田プリフォ
ームを加熱、溶融する。
封止用予備半田7aおよび伝熱用予備半田8aは、第10図
に示すように、前記フェイスダウンボンディング工程が
完了したパッケージ基板３の半田メタライズ層11の表面
および半導体チップ５の背面に被着してもよい。またキ
ャップ６とパッケージ基板３の両方に被着してもよい。
なお、以下の説明ではキャップ６側のみに予備半田7a,8
aを被着した場合（第９図）について説明する。
に示すように、前記フェイスダウンボンディング工程が
完了したパッケージ基板３の半田メタライズ層11の表面
および半導体チップ５の背面に被着してもよい。またキ
ャップ６とパッケージ基板３の両方に被着してもよい。
なお、以下の説明ではキャップ６側のみに予備半田7a,8
aを被着した場合（第９図）について説明する。
次に、上記キャップ６の所定数を専用のキャップトレ
イ（図示せず）に載置し、前記製造装置12のロードマガ
ジン14aに収容する。また、前記フェイスダウンボンデ
ィング工程が完了したパッケージ基板３の所定数を基板
トレイ15bに載置し、ロードマガジン14bに収容する。
イ（図示せず）に載置し、前記製造装置12のロードマガ
ジン14aに収容する。また、前記フェイスダウンボンデ
ィング工程が完了したパッケージ基板３の所定数を基板
トレイ15bに載置し、ロードマガジン14bに収容する。
以下、前述したフェイスダウンボンディング工程に準
じて表面活性化処理、仮接合、リフローを行う。
じて表面活性化処理、仮接合、リフローを行う。
すなわち、キャップトレイおよび基板トレイ15bの各
１枚をロードロック室16を通じて表面活性化室17に移送
し、10-3〜10-4Torr程度の高純度Arガス雰囲気にてソー
スガン18を作動してAr原子ビームをパッケージ基板３の
主面およびキャップ６に均一に照射することにより、キ
ャップ６に被着された予備半田7a8aの表面の自然酸化膜
や異物を除去し、それらの表面を活性化する。また、同
時にパッケージ基板３の主面に形成された半田メタライ
ズ層11の表面の自然酸化膜や異物を除去し、それらの表
面を活性化する。
１枚をロードロック室16を通じて表面活性化室17に移送
し、10-3〜10-4Torr程度の高純度Arガス雰囲気にてソー
スガン18を作動してAr原子ビームをパッケージ基板３の
主面およびキャップ６に均一に照射することにより、キ
ャップ６に被着された予備半田7a8aの表面の自然酸化膜
や異物を除去し、それらの表面を活性化する。また、同
時にパッケージ基板３の主面に形成された半田メタライ
ズ層11の表面の自然酸化膜や異物を除去し、それらの表
面を活性化する。
次に、第二のロードロック室19を通じてキャップトレ
イおよび基板トレイ15bを高純度窒素ガス（またはArガ
ス）雰囲気（常圧）が形成された接合室20に移送し、キ
ャップトレイをチップ反転ステージ21上に、また基板ト
レイ15bを仮接合ステージ24上にそれぞれ載置する。そ
して、突き上げピン32およびコレット33を用いてキャッ
プ６を180゜反転させた後、チップ搭載ハンド23を用い
てキャップ６を仮接合ステージ24に移送する。またこの
移送の間に、チップ搭載ハンド23に内蔵されたヒータに
よりキャップ６を加熱する。加熱温度は、予備半田7a,8
aの溶融温度よりも幾分低い温度（例えば250℃）であ
る。なお、CCBバンプ２の表面に偏析した前記共晶半田
層41は、前記フェイスダウンボンディング工程でCCBバ
ンプ２の内部および電極４の内部に拡散してしまうた
め、この加熱の際にCCBバンプ２の表面が再溶融するこ
とはない。
イおよび基板トレイ15bを高純度窒素ガス（またはArガ
ス）雰囲気（常圧）が形成された接合室20に移送し、キ
ャップトレイをチップ反転ステージ21上に、また基板ト
レイ15bを仮接合ステージ24上にそれぞれ載置する。そ
して、突き上げピン32およびコレット33を用いてキャッ
プ６を180゜反転させた後、チップ搭載ハンド23を用い
てキャップ６を仮接合ステージ24に移送する。またこの
移送の間に、チップ搭載ハンド23に内蔵されたヒータに
よりキャップ６を加熱する。加熱温度は、予備半田7a,8
aの溶融温度よりも幾分低い温度（例えば250℃）であ
る。なお、CCBバンプ２の表面に偏析した前記共晶半田
層41は、前記フェイスダウンボンディング工程でCCBバ
ンプ２の内部および電極４の内部に拡散してしまうた
め、この加熱の際にCCBバンプ２の表面が再溶融するこ
とはない。
続いてプリズムミラー25に投影されたキャップ６の位
置を位置認識カメラ26により検出し、精密XYテーブル3
4、高速XYテーブル35、回転テーブル36を駆動して一つ
のパッケージ基板３をキャップ６の直下に位置決めした
後、第11図に示すように、チップ搭載ハンド23を下降さ
せてキャップ６の脚部をパッケージ基板３の主面に圧接
（荷重＝0.5〜5kg f/cm2程度）することにより、キャッ
プ６をパッケージ基板３の主面に仮接合し、パッケージ
基板３（およびその主面に仮接合されたキャップ６）を
溶融接合ステージ27に移送する際の振動などによるキャ
ップ６−パッケージ基板３間の位置ずれを防止する。
置を位置認識カメラ26により検出し、精密XYテーブル3
4、高速XYテーブル35、回転テーブル36を駆動して一つ
のパッケージ基板３をキャップ６の直下に位置決めした
後、第11図に示すように、チップ搭載ハンド23を下降さ
せてキャップ６の脚部をパッケージ基板３の主面に圧接
（荷重＝0.5〜5kg f/cm2程度）することにより、キャッ
プ６をパッケージ基板３の主面に仮接合し、パッケージ
基板３（およびその主面に仮接合されたキャップ６）を
溶融接合ステージ27に移送する際の振動などによるキャ
ップ６−パッケージ基板３間の位置ずれを防止する。
次に、チップ搭載ハンド23を用いて上記キャップ６を
パッケージ基板３とともに溶融接合ステージ27に移送し
た後、第12図に示すように、ヒートブロック28を下降さ
せ、キャップ６の上面に0.5〜5kg f/cm2程度の荷重を印
加しながらキャップ６を加熱する。この加熱温度は、予
備半田7a,8aの溶融温度よりも幾分高い温度（例えば310
℃）である。この加熱により、封止用予備半田7aおよび
伝熱用半田8aが再溶融する結果、キャップ６がパッケー
ジ基板３の主面に半田付けされると同時に、半導体チッ
プ５の背面がキャップの下面に半田付けされる。また、
キャップ６の上面に荷重を印加することにより、予備半
田7a,8aの濡れ性が向上する。なお、CCBバンプ２の溶融
温度は320〜330℃程度であるため、予備半田7a,8aが溶
融した際にCCBバンプ２が再溶融することはない。
パッケージ基板３とともに溶融接合ステージ27に移送し
た後、第12図に示すように、ヒートブロック28を下降さ
せ、キャップ６の上面に0.5〜5kg f/cm2程度の荷重を印
加しながらキャップ６を加熱する。この加熱温度は、予
備半田7a,8aの溶融温度よりも幾分高い温度（例えば310
℃）である。この加熱により、封止用予備半田7aおよび
伝熱用半田8aが再溶融する結果、キャップ６がパッケー
ジ基板３の主面に半田付けされると同時に、半導体チッ
プ５の背面がキャップの下面に半田付けされる。また、
キャップ６の上面に荷重を印加することにより、予備半
田7a,8aの濡れ性が向上する。なお、CCBバンプ２の溶融
温度は320〜330℃程度であるため、予備半田7a,8aが溶
融した際にCCBバンプ２が再溶融することはない。
以上のようにして半導体チップ５をキャップ６で気密
封止した後、このキャップ６をチップ移載ハンド29によ
り吸着してパッケージ基板３とともに整列ステージ30に
移送し、室温まで冷却させた後、第三のロードロック室
を通じてアンロードマガジン37に収容することにより、
気密封止する工程が完了し、チップキャリヤ１が完成す
る。
封止した後、このキャップ６をチップ移載ハンド29によ
り吸着してパッケージ基板３とともに整列ステージ30に
移送し、室温まで冷却させた後、第三のロードロック室
を通じてアンロードマガジン37に収容することにより、
気密封止する工程が完了し、チップキャリヤ１が完成す
る。
このように、本実施例の気密封止工程においては、予
備半田7a,8aの溶融温度に近い温度で半導体チップ５の
気密封止を行うことができるので、予備半田7a,8aの溶
融温度よりもかなり高温のリフロー炉内で予備半田7a,8
aをリフローさせて気密封止を行う従来技術に比べて、
半導体チップの熱ダメージを著しく低減することがで
きる。半導体チップ５の気密封止を短時間で行うこと
ができる。
備半田7a,8aの溶融温度に近い温度で半導体チップ５の
気密封止を行うことができるので、予備半田7a,8aの溶
融温度よりもかなり高温のリフロー炉内で予備半田7a,8
aをリフローさせて気密封止を行う従来技術に比べて、
半導体チップの熱ダメージを著しく低減することがで
きる。半導体チップ５の気密封止を短時間で行うこと
ができる。
次に、パッケージ基板３の下面の電極４にCCBバンプ
９を接合する工程を説明する。
９を接合する工程を説明する。
まず第13図に示すように、多数の孔42を形成したガラ
ス製冶具43の主面に半田ボール9aを供給して各孔42に一
つずつ半田ボール9aを嵌入する。孔42の数およびそれら
の位置は、パッケージ基板３の下面に形成された電極４
の数およびそれらの位置に対応している。半田ボール9a
は、3.5重量％程度のAgを含有するSn/Ag合金（溶融温度
＝220〜230℃程度）からなる。
ス製冶具43の主面に半田ボール9aを供給して各孔42に一
つずつ半田ボール9aを嵌入する。孔42の数およびそれら
の位置は、パッケージ基板３の下面に形成された電極４
の数およびそれらの位置に対応している。半田ボール9a
は、3.5重量％程度のAgを含有するSn/Ag合金（溶融温度
＝220〜230℃程度）からなる。
次に、上記ガラス製冶具43の所定数を専用のトレイ
（図示せず）に載置し、前記製造装置12のロードマガジ
ン14aに収容する。また、前記チップキャリヤ１の所定
数を基板トレイ15bに載置し、ロードマガジン14bに収容
する。チップキャリヤ１は、その下面（CCBバンプ９を
接合すべき電極４が形成された面）を上に向けた状態で
載置する。
（図示せず）に載置し、前記製造装置12のロードマガジ
ン14aに収容する。また、前記チップキャリヤ１の所定
数を基板トレイ15bに載置し、ロードマガジン14bに収容
する。チップキャリヤ１は、その下面（CCBバンプ９を
接合すべき電極４が形成された面）を上に向けた状態で
載置する。
以下、前記フェイスダウンボンディング工程および気
密封止工程に準じて表面活性化処理、仮接合、リフロー
を行う。
密封止工程に準じて表面活性化処理、仮接合、リフロー
を行う。
すなわち、前記ガラス製冶具43およびチップキャリヤ
１をロードロック室16を通じて表面活性化室17に移送
し、半田ボール9aおよび電極４にAr原子ビームを照射す
ることにより、それらの表面の自然酸化膜や異物を除去
する。続いて前記ガラス製冶具43およびチップキャリヤ
１をロードロック室19を通じて接合室20に移送し、チッ
プキャリヤ１を180゜反転させて電極４を半田ボール9a
に圧接することにより仮接合を行う。この仮接合は、半
田ボール9aの溶融温度よりも幾分低い温度（例えば150
℃）で行う。次に、チップキャリヤ１を溶融接合ステー
ジ27に移送し、半田ボール9aをその溶融温度よりも幾分
高い温度（例えば250℃）で加熱する。これにより、半
田ボール9aが溶融して電極４にCCBバンプ９が接合され
る（第14図）。
１をロードロック室16を通じて表面活性化室17に移送
し、半田ボール9aおよび電極４にAr原子ビームを照射す
ることにより、それらの表面の自然酸化膜や異物を除去
する。続いて前記ガラス製冶具43およびチップキャリヤ
１をロードロック室19を通じて接合室20に移送し、チッ
プキャリヤ１を180゜反転させて電極４を半田ボール9a
に圧接することにより仮接合を行う。この仮接合は、半
田ボール9aの溶融温度よりも幾分低い温度（例えば150
℃）で行う。次に、チップキャリヤ１を溶融接合ステー
ジ27に移送し、半田ボール9aをその溶融温度よりも幾分
高い温度（例えば250℃）で加熱する。これにより、半
田ボール9aが溶融して電極４にCCBバンプ９が接合され
る（第14図）。
このように、本実施例のバンプ接合工程においては、
半田ボール9aの溶融温度に近い温度で、かつ短時間でパ
ッケージ基板３の下面の電極４にCCBバンプ９を接合す
ることができる。
半田ボール9aの溶融温度に近い温度で、かつ短時間でパ
ッケージ基板３の下面の電極４にCCBバンプ９を接合す
ることができる。
以上のように、Ar原子ビームを発生するソースガン18
を備えた真空の表面活性化室17と、仮接合機構および溶
融接合機構を備えた高純度不活性ガス雰囲気の接合室20
とをロードロック室19を介して連設した前記製造装置12
を使用してチップキャリヤ１の組立て（フェイスダウン
ボンディング、気密封止、CCBバンプの接合）を行う本
実施例によれば、いずれの工程においてもフラックス使
用することなく良好な半田付けを行うことが可能とな
る。従って、フラックス塗布工程およびフラックス洗
浄工程が不要となり、その分、チップキャリヤ１の組立
て工程が減少する。フラックス残渣に起因する集積回
路の配線腐食を回避することができる。フラックス残
渣に起因する半田接合部の欠陥発生を回避することがで
きるため、CCBバンプ2,9の接続信頼性の向上、チップキ
ャリヤ１の気密信頼性および冷却効率の向上を実現する
ことができる。
を備えた真空の表面活性化室17と、仮接合機構および溶
融接合機構を備えた高純度不活性ガス雰囲気の接合室20
とをロードロック室19を介して連設した前記製造装置12
を使用してチップキャリヤ１の組立て（フェイスダウン
ボンディング、気密封止、CCBバンプの接合）を行う本
実施例によれば、いずれの工程においてもフラックス使
用することなく良好な半田付けを行うことが可能とな
る。従って、フラックス塗布工程およびフラックス洗
浄工程が不要となり、その分、チップキャリヤ１の組立
て工程が減少する。フラックス残渣に起因する集積回
路の配線腐食を回避することができる。フラックス残
渣に起因する半田接合部の欠陥発生を回避することがで
きるため、CCBバンプ2,9の接続信頼性の向上、チップキ
ャリヤ１の気密信頼性および冷却効率の向上を実現する
ことができる。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
前記実施例では、半導体チップの電極上にCCBバンプ
を形成した後、このCCBバンプを直ちに急冷してその表
面に共晶半田層（またはそれに近い組成の半田層）を偏
析させ、この共晶半田層の拡散を利用して半導体チップ
をパッケージ基板にフェイスダウンボンディグしたが、
これに限定されるものではなく、表面に共晶半田層を有
しないCCBバンプを使用することもできる。この場合に
おいても、表面活性化室にてCCBバンプの表面の酸化膜
や異物を除去した後、直ちに高純度不活性ガス雰囲気の
接合室にて仮接合、リフローを行うことにより、CCBバ
ンプを構成する非共晶半田の融点に近い温度でフェイス
ダウンボンディングを行うことができるので、非共晶半
田の溶融温度よりもかなり高温のリフロー炉内でCCBバ
ンプをリフローさせてフェイスダウンボンディングを行
う従来技術に比べて、半導体チップの熱ダメージを著し
く低減することができ、かつフェイスダウンボンディン
グを短時間で行うことができる。
を形成した後、このCCBバンプを直ちに急冷してその表
面に共晶半田層（またはそれに近い組成の半田層）を偏
析させ、この共晶半田層の拡散を利用して半導体チップ
をパッケージ基板にフェイスダウンボンディグしたが、
これに限定されるものではなく、表面に共晶半田層を有
しないCCBバンプを使用することもできる。この場合に
おいても、表面活性化室にてCCBバンプの表面の酸化膜
や異物を除去した後、直ちに高純度不活性ガス雰囲気の
接合室にて仮接合、リフローを行うことにより、CCBバ
ンプを構成する非共晶半田の融点に近い温度でフェイス
ダウンボンディングを行うことができるので、非共晶半
田の溶融温度よりもかなり高温のリフロー炉内でCCBバ
ンプをリフローさせてフェイスダウンボンディングを行
う従来技術に比べて、半導体チップの熱ダメージを著し
く低減することができ、かつフェイスダウンボンディン
グを短時間で行うことができる。
さらに、接合表面を超平滑にするために、CCBバンプ
または電極の少なくとも一方の表面に、被接合金属より
も軟質な金属を接合面にあらかじめ形成し、この軟質金
属の塑性変形を利用して密着を図ることもできる。その
際、接合圧力を下げる目的で接合部を加熱し、軟質金属
の降伏点を下げる場合もある。上記軟質金属としては、
例えばSnなどを例示することができる。
または電極の少なくとも一方の表面に、被接合金属より
も軟質な金属を接合面にあらかじめ形成し、この軟質金
属の塑性変形を利用して密着を図ることもできる。その
際、接合圧力を下げる目的で接合部を加熱し、軟質金属
の降伏点を下げる場合もある。上記軟質金属としては、
例えばSnなどを例示することができる。
前記実施例では、チップキャリヤの組立て（フェイス
ダウンボンディング、気密封止、CCBバンプの接合）方
法に適用した場合について説明したが、CCBバンプを介
してこのチップキャリヤをモジュール基板に実装する工
程に適用することもできる。
ダウンボンディング、気密封止、CCBバンプの接合）方
法に適用した場合について説明したが、CCBバンプを介
してこのチップキャリヤをモジュール基板に実装する工
程に適用することもできる。
また本発明は、パッケージ基板の主面にフェイスダウ
ンボンディングした複数の半導体チップをキャップで気
密封止した、いわゆるマルチチップパッケージの組立て
方法に適用することもできる。
ンボンディングした複数の半導体チップをキャップで気
密封止した、いわゆるマルチチップパッケージの組立て
方法に適用することもできる。
また本発明は、フリップチップのみならず、第16図に
示すようにTABの製造方法に適用することもできる。す
なわち、絶縁フィルム61の主面に形成されたリード62に
バンプ63を介して半導体チップ60をギャングボンディン
グするに際して、まず半導体チップ60のAl電極64の表面
に、例えばCr、CuおよびAuの複合金属膜からなる半田下
地層を蒸着した後、半田蒸着法あるいは半田ボール供給
法を用いて上記電極上に半田バンプ63を形成する。その
際、半田バンプ63を直ちに急冷することにより、その表
面に共晶半田層（またはそれに近い組成の半田層）を偏
析させる。
示すようにTABの製造方法に適用することもできる。す
なわち、絶縁フィルム61の主面に形成されたリード62に
バンプ63を介して半導体チップ60をギャングボンディン
グするに際して、まず半導体チップ60のAl電極64の表面
に、例えばCr、CuおよびAuの複合金属膜からなる半田下
地層を蒸着した後、半田蒸着法あるいは半田ボール供給
法を用いて上記電極上に半田バンプ63を形成する。その
際、半田バンプ63を直ちに急冷することにより、その表
面に共晶半田層（またはそれに近い組成の半田層）を偏
析させる。
そして、この半導体チップ60および絶縁フィルム61を
前記表面活性化室17の如き真空の容器に収容し、半田バ
ンプ63の表面およびリード62の表面にAr原子ビームを照
射して半田バンプ63の表面およびリード62の表面の酸化
膜や異物を除去した後、上記半導体チップ60および絶縁
フィルム61を直ちに高純度不活性ガス雰囲気の容器、た
とえば前記接合室20の如き容器に移送し、この容器内に
てリード62を半田バンプ63に圧接することによってギャ
ングボンディングを行う。
前記表面活性化室17の如き真空の容器に収容し、半田バ
ンプ63の表面およびリード62の表面にAr原子ビームを照
射して半田バンプ63の表面およびリード62の表面の酸化
膜や異物を除去した後、上記半導体チップ60および絶縁
フィルム61を直ちに高純度不活性ガス雰囲気の容器、た
とえば前記接合室20の如き容器に移送し、この容器内に
てリード62を半田バンプ63に圧接することによってギャ
ングボンディングを行う。
このようなTABの製造方法によれば、Auよりも安価な
半田を用いてバンプを形成することができるので、TAB
の製造コストを低減することができる。
半田を用いてバンプを形成することができるので、TAB
の製造コストを低減することができる。
以上の説明では、主として本発明者によってなされた
発明をその背景となった利用分野であるフリップチップ
やTABに適用した場合について説明したが、本発明はこ
れに限定されるものではなく、例えばLSIの実装、超音
波探触子、EDX入射窓、レーザーダイオードパッケージ
などにおける半導体部品、電子部品、光部品の金属接合
方法として広く適用することができる。これらの部品の
接合を行う際、金属部材の接合面が帯電（チャージアッ
プ）しても支障ない場合には、Ar原子ビームの照射によ
る表面活性化に化えて、Arイオンなどのイオンビームを
照射して表面活性化を行ってもよい。
発明をその背景となった利用分野であるフリップチップ
やTABに適用した場合について説明したが、本発明はこ
れに限定されるものではなく、例えばLSIの実装、超音
波探触子、EDX入射窓、レーザーダイオードパッケージ
などにおける半導体部品、電子部品、光部品の金属接合
方法として広く適用することができる。これらの部品の
接合を行う際、金属部材の接合面が帯電（チャージアッ
プ）しても支障ない場合には、Ar原子ビームの照射によ
る表面活性化に化えて、Arイオンなどのイオンビームを
照射して表面活性化を行ってもよい。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
（１）.CCBバンプを介して半導体チップを基板にフェイ
スダウンボンディングするに際して、半導体チップおよ
び基板を真空の容器に収容し、CCBバンプの表面および
基板の電極の表面に原子またはイオンのエネルギービー
ムを照射した後、前記半導体チップおよび基板を高純度
不活性ガス雰囲気の容器に移送し、常圧下にてCCBバン
プを電極に圧接して仮接合を行った後、前記CCBバンプ
をリフローする本発明の半導体集積回路装置の製造方法
によれば、CCBバンプをその溶融温度近傍の温度でリフ
ローすることができるので、半導体チップの熱ダメージ
を低減することができる。また、リフロー時間の短縮お
よびリフロー炉の小形化を実現することができる。
スダウンボンディングするに際して、半導体チップおよ
び基板を真空の容器に収容し、CCBバンプの表面および
基板の電極の表面に原子またはイオンのエネルギービー
ムを照射した後、前記半導体チップおよび基板を高純度
不活性ガス雰囲気の容器に移送し、常圧下にてCCBバン
プを電極に圧接して仮接合を行った後、前記CCBバンプ
をリフローする本発明の半導体集積回路装置の製造方法
によれば、CCBバンプをその溶融温度近傍の温度でリフ
ローすることができるので、半導体チップの熱ダメージ
を低減することができる。また、リフロー時間の短縮お
よびリフロー炉の小形化を実現することができる。
また、本発明の半導体集積回路装置の製造方法によれ
ば、CCBバンプを介して半導体チップを基板にフェイス
ダウンボンディングするに際して、フラックスが不要と
なるので、フラックス塗布工程およびフラックス洗浄工
程が不要となり、その分、フェイスダウンボンディング
工程が減少する。また、フラックス残渣に起因する集積
回路の配線腐食を回避することができる。さらに、フラ
ックス残渣に起因する半田接合部の欠陥発生を回避する
ことができるため、CCBバンプの接続信頼性が向上す
る。
ば、CCBバンプを介して半導体チップを基板にフェイス
ダウンボンディングするに際して、フラックスが不要と
なるので、フラックス塗布工程およびフラックス洗浄工
程が不要となり、その分、フェイスダウンボンディング
工程が減少する。また、フラックス残渣に起因する集積
回路の配線腐食を回避することができる。さらに、フラ
ックス残渣に起因する半田接合部の欠陥発生を回避する
ことができるため、CCBバンプの接続信頼性が向上す
る。
（２）.CCBバンプを非共晶半田により構成し、この非共
晶半田を溶融した後、直ちに急冷することによって、あ
らかじめその表面に共晶半田層またはそれに近い組成の
半田層を偏析させた後、前記（１）の発明と同様の方法
によってフェイスダウンボンディングを行う半導体集積
回路装置の製造方法によれば、CCBバンプを前記（１）
の発明よりもさらに低温でリフローすることができるの
で、半導体チップの熱ダメージをさらに低減することが
できる。また、リフロー時間の短縮およびリフロー炉の
小形化をさらに促進することができる。
晶半田を溶融した後、直ちに急冷することによって、あ
らかじめその表面に共晶半田層またはそれに近い組成の
半田層を偏析させた後、前記（１）の発明と同様の方法
によってフェイスダウンボンディングを行う半導体集積
回路装置の製造方法によれば、CCBバンプを前記（１）
の発明よりもさらに低温でリフローすることができるの
で、半導体チップの熱ダメージをさらに低減することが
できる。また、リフロー時間の短縮およびリフロー炉の
小形化をさらに促進することができる。
（３）．絶縁フィルムの主面に形成されたリードにバン
プを介して半導体チップをギャングボンディングするTA
Bの製造に際して、半導体チップおよび絶縁フィルムを
真空の容器に収容し、バンプの表面およびリードの表面
に原子またはイオンのエネルギービームを照射した後、
前記半導体チップおよび絶縁フィルムを高純度不活性ガ
ス雰囲気の容器に移送し、この容器内にて前記リードを
バンプに圧接することによってギャングボンディングを
行う本発明の半導体集積回路装置の製造方法によれば、
Auよりも安価な金属材料を用いてバンプを形成すること
ができるので、TABの製造コストを低減することができ
る。
プを介して半導体チップをギャングボンディングするTA
Bの製造に際して、半導体チップおよび絶縁フィルムを
真空の容器に収容し、バンプの表面およびリードの表面
に原子またはイオンのエネルギービームを照射した後、
前記半導体チップおよび絶縁フィルムを高純度不活性ガ
ス雰囲気の容器に移送し、この容器内にて前記リードを
バンプに圧接することによってギャングボンディングを
行う本発明の半導体集積回路装置の製造方法によれば、
Auよりも安価な金属材料を用いてバンプを形成すること
ができるので、TABの製造コストを低減することができ
る。
（４）．本発明によればエネルギービームとして照射さ
れる原子が電気的に中性なものであり、またイオンが電
荷の中和処理と共に照射されるものであるので、半導体
チップに対する照射ダメージを小さくすることができ
る。
れる原子が電気的に中性なものであり、またイオンが電
荷の中和処理と共に照射されるものであるので、半導体
チップに対する照射ダメージを小さくすることができ
る。
第１図は、本発明の一実施例である半導体集積回路装置
の製造工程を示すフロー図、 第２図は、この実施例で使用する製造装置の概略斜視
図、 第３図および第４図は、この実施例におけるCCBバンプ
形成工程を示す半導体チップの断面図、 第５図（ａ）〜第５図（ｃ）は、この実施例で使用する
製造装置の仮接合機構を示す部分正面図、 第６図は、この実施例で使用する製造装置の仮接合機構
を示す部分斜視図、 第７図および第８図は、この実施例におけるフェイスダ
ウンボンディング工程を示す半導体チップおよびパッケ
ージ基板の断面図、 第９図は、この実施例における予備半田形成工程を示す
キャップの断面図、 第10図は、この実施例における予備半田形成工程を示す
半導体チップおよびパッケージ基板の断面図、 第11図および第12図は、この実施例における気密封止工
程を示すチップキャリヤの断面図、 第13図は、この実施例におけるCCBバンプ形成工程を示
すガラス製冶具の部分断面図、 第14図は、この実施例により製造されたチップキャリヤ
を示す断面図、 第15図は、従来のチップキャリヤを示す断面図、 第16図は、本発明の他の実施例である半導体集積回路装
置の製造工程を示す要部断面図である。 1,50……チップキャリヤ、2,9,53,58……CCBバンプ、3,
51……パッケージ基板、4,52,64……電極、5,54,60……
半導体チップ、6,55……キャップ、7,56……封止用半
田、7a……封止用予備半田、8,57……伝熱用半田、8a…
…伝熱用予備半田、9a……半田ボール、10,59……内部
配線、11……半田メタライズ層、12……製造装置、13…
…基台、14a,14b……ロードマガジン、15a……チップト
レイ、15b……基板トレイ、16,19,31……ロードロック
室、17……表面活性化室、18……ソースガン、20……接
合室、21……チップ反転ステージ、22……チップ反転ユ
ニット、23……チップ搭載ハンド、24……仮接合ステー
ジ、25……プリズムミラー、26……位置認識カメラ、27
……溶融接合ステージ、28……ヒートブロック、29……
チップ移載ハンド、30……整列ステージ、32……突き上
げピン、33……コレット、34……精密XYテーブル、35…
…高速XYテーブル、36……回転テーブル、37……アンロ
ードマガジン、40……半田膜、41……共晶半田層、42…
…孔、43……ガラス製冶具、61……絶縁フィルム、62…
…リード、63……半田バンプ。
の製造工程を示すフロー図、 第２図は、この実施例で使用する製造装置の概略斜視
図、 第３図および第４図は、この実施例におけるCCBバンプ
形成工程を示す半導体チップの断面図、 第５図（ａ）〜第５図（ｃ）は、この実施例で使用する
製造装置の仮接合機構を示す部分正面図、 第６図は、この実施例で使用する製造装置の仮接合機構
を示す部分斜視図、 第７図および第８図は、この実施例におけるフェイスダ
ウンボンディング工程を示す半導体チップおよびパッケ
ージ基板の断面図、 第９図は、この実施例における予備半田形成工程を示す
キャップの断面図、 第10図は、この実施例における予備半田形成工程を示す
半導体チップおよびパッケージ基板の断面図、 第11図および第12図は、この実施例における気密封止工
程を示すチップキャリヤの断面図、 第13図は、この実施例におけるCCBバンプ形成工程を示
すガラス製冶具の部分断面図、 第14図は、この実施例により製造されたチップキャリヤ
を示す断面図、 第15図は、従来のチップキャリヤを示す断面図、 第16図は、本発明の他の実施例である半導体集積回路装
置の製造工程を示す要部断面図である。 1,50……チップキャリヤ、2,9,53,58……CCBバンプ、3,
51……パッケージ基板、4,52,64……電極、5,54,60……
半導体チップ、6,55……キャップ、7,56……封止用半
田、7a……封止用予備半田、8,57……伝熱用半田、8a…
…伝熱用予備半田、9a……半田ボール、10,59……内部
配線、11……半田メタライズ層、12……製造装置、13…
…基台、14a,14b……ロードマガジン、15a……チップト
レイ、15b……基板トレイ、16,19,31……ロードロック
室、17……表面活性化室、18……ソースガン、20……接
合室、21……チップ反転ステージ、22……チップ反転ユ
ニット、23……チップ搭載ハンド、24……仮接合ステー
ジ、25……プリズムミラー、26……位置認識カメラ、27
……溶融接合ステージ、28……ヒートブロック、29……
チップ移載ハンド、30……整列ステージ、32……突き上
げピン、33……コレット、34……精密XYテーブル、35…
…高速XYテーブル、36……回転テーブル、37……アンロ
ードマガジン、40……半田膜、41……共晶半田層、42…
…孔、43……ガラス製冶具、61……絶縁フィルム、62…
…リード、63……半田バンプ。
フロントページの続き (72)発明者 池谷 昌之 東京都千代田区丸の内１丁目５番１号 株式会社日立製作所生産技術部内 (72)発明者 佐原 邦造 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 吉田 育生 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 河野 顕臣 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (56)参考文献 特開 昭50−149562（ＪＰ，Ａ) 特開 昭57−195593（ＪＰ，Ａ) 特開 昭63−101085（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (8)
- 【請求項１】CCBバンプを介して半導体チップを基板に
フェイスダウンボンディングするに際して、前記半導体
チップおよび前記基板を真空の容器に収容し、前記CCB
バンプの表面および前記基板の電極の表面に電気的に中
性な原子またはイオン電荷の中和処理と共にイオンのエ
ネルギービームを照射した後、前記半導体チップおよび
前記基板を高純度不活性ガス雰囲気の容器に移送し、常
圧下にて前記CCBバンプを前記基板の前記電極に圧接し
て仮接合を行った後、前記CCBバンプをリフローするこ
とを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】前記CCBバンプが非共晶半田からなり、あ
らかじめ前記非共晶半田を溶融させた後、急冷すること
によって、その表面に共晶半田層またはそれに近い組成
の半田層を偏析させておくことを特徴とする請求項１記
載の半導体集積回路装置の製造方法。 - 【請求項３】前記半導体集積回路装置は、CCBバンプを
介して半導体チップをフェイスダウンボンディングした
パッケージ基板の主面にキャップを半田付けして前記半
導体チップを気密封止するとともに、前記半導体チップ
の背面を前記キャップの下面に半田付けしてなるパッケ
ージ構造を備えたチップキャリヤであることを特徴とす
る請求項１記載の半導体集積回路装置の製造方法。 - 【請求項４】前記半導体チップを気密封止するととも
に、前記半導体チップの背面を前記キャップの下面に半
田付けするに際し、あらかじめパッケージ基板の主面ま
たはキャップの脚部に封止用の予備半田を被着するとと
もに、半導体チップの背面またはキャップの下面に伝熱
用の予備半田を被着し、前記パッケージ基板の主面に前
記キャップを仮接合した後、前記封止用の予備半田およ
び伝熱用の予備半田をリフローすることを特徴とする請
求項３記載の半導体集積回路装置の製造方法。 - 【請求項５】前記CCBバンプを介して前記チップキャリ
ヤをモジュール基板の主面に実装するに際し、前記CCB
バンプをパッケージ基板の下面に電極に接合することを
特徴とする請求項３または４記載の半導体集積回路装置
の製造方法。 - 【請求項６】絶縁フィルムの主面に形成されたリードに
バンプを介して半導体チップをギャングボンディングす
るTABの製造に際して、前記半導体チップおよび前記絶
縁フィルムを真空の容器に収容し、前記バンプの表面お
よび前記リードの表面に電気的に中性な原子またはイオ
ン電荷の中和処理と共にイオンのエネルギービームを照
射した後、前記半導体チップおよび前記絶縁フィルムを
高純度不活性ガス雰囲気の容器に移送し、この容器内に
て前記リードを前記バンプに圧接することによってギャ
ングボンディングを行うことを特徴とする半導体集積回
路装置の製造方法。 - 【請求項７】前記バンプが非共晶半田からなり、あらか
じめ前記非共晶半田を溶融させた後、急冷することによ
って、その表面に共晶半田層またはそれに近い組成の半
田層を偏析させておくことを特徴とする請求項６記載の
半導体集積回路装置の製造方法。 - 【請求項８】原子またはイオンのエネルギービームを発
生する手段を備えた真空の表面活性化室と、高純度不活
性ガス雰囲気を形成した常圧の接合室とを互いに連設
し、前記表面活性化室内において被接合物に対し、電気
的に中性な原子またはイオン電荷の中和処理と共にイオ
ンのエネルギービームを照射してその被接合物の表面酸
化膜を除去し、前記接合室において前記被接合物に対
し、自然酸化膜等の成分の除去不要な状態で加熱あるい
は加圧等の処理を行うことにより前記被接合物をフラッ
クスレス接合することを特徴とする半導体集積回路装置
の製造装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309922A JP2786700B2 (ja) | 1989-11-29 | 1989-11-29 | 半導体集積回路装置の製造方法および製造装置 |
| US07/514,943 US5090609A (en) | 1989-04-28 | 1990-04-26 | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
| US07/812,024 US5188280A (en) | 1989-04-28 | 1991-12-23 | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309922A JP2786700B2 (ja) | 1989-11-29 | 1989-11-29 | 半導体集積回路装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171643A JPH03171643A (ja) | 1991-07-25 |
| JP2786700B2 true JP2786700B2 (ja) | 1998-08-13 |
Family
ID=17998955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309922A Expired - Lifetime JP2786700B2 (ja) | 1989-04-28 | 1989-11-29 | 半導体集積回路装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786700B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012133760A1 (ja) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5878943A (en) * | 1990-02-19 | 1999-03-09 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
| US6471115B1 (en) | 1990-02-19 | 2002-10-29 | Hitachi, Ltd. | Process for manufacturing electronic circuit devices |
| US6227436B1 (en) | 1990-02-19 | 2001-05-08 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
| JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| JP3400459B2 (ja) * | 1995-09-20 | 2003-04-28 | 株式会社 日立製作所 | 半導体デバイスおよび製造方法 |
| US7394153B2 (en) | 1999-12-17 | 2008-07-01 | Osram Opto Semiconductors Gmbh | Encapsulation of electronic devices |
| US6949880B1 (en) | 1999-12-17 | 2005-09-27 | Osram Opto Semiconductors Gmbh | Encapsulation for organic LED device |
| JP3922870B2 (ja) * | 2000-08-04 | 2007-05-30 | 東レエンジニアリング株式会社 | 実装方法 |
| JP3447690B2 (ja) | 2000-12-04 | 2003-09-16 | 日本電気株式会社 | 半導体チップの積層実装方法 |
| JP4626839B2 (ja) * | 2001-05-21 | 2011-02-09 | 日本電気株式会社 | 半導体装置の実装方法 |
| US6977429B2 (en) * | 2003-12-05 | 2005-12-20 | Texas Instruments Incorporated | Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices |
| US7767493B2 (en) * | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| JP5702114B2 (ja) * | 2010-11-02 | 2015-04-15 | 芝浦メカトロニクス株式会社 | チップの積層装置及び積層方法 |
| JP5800568B2 (ja) * | 2011-05-13 | 2015-10-28 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| KR102103811B1 (ko) * | 2012-04-24 | 2020-04-23 | 본드테크 가부시키가이샤 | 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 |
| JP6044885B2 (ja) | 2012-08-08 | 2016-12-14 | パナソニックＩｐマネジメント株式会社 | 実装方法 |
| JP6544146B2 (ja) * | 2015-08-27 | 2019-07-17 | 日立化成株式会社 | 半導体装置及びそれを製造する方法 |
| CN108352333B (zh) | 2015-10-29 | 2021-07-20 | 昭和电工材料株式会社 | 半导体用粘接剂、半导体装置以及制造该半导体装置的方法 |
| KR102190177B1 (ko) | 2016-05-09 | 2020-12-11 | 쇼와덴코머티리얼즈가부시끼가이샤 | 반도체 장치의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712651B2 (ja) * | 1974-05-23 | 1982-03-12 | ||
| JPS57195593A (en) * | 1981-05-29 | 1982-12-01 | Hitachi Ltd | Joining method for metal |
| JPS63101085A (ja) * | 1986-10-16 | 1988-05-06 | Fuji Electric Co Ltd | 拡散接合方法 |
-
1989
- 1989-11-29 JP JP1309922A patent/JP2786700B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012133760A1 (ja) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03171643A (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786700B2 (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| US5090609A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US5188280A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US5341980A (en) | Method of fabricating electronic circuit device and apparatus for performing the same method | |
| EP1374297B1 (en) | Flip chip interconnection using no-clean flux | |
| JP2527278B2 (ja) | 無融剤はんだ付け方法 | |
| US11587860B2 (en) | Method of forming thin die stack assemblies | |
| JP2009110995A (ja) | ３次元実装方法及び装置 | |
| US9418961B2 (en) | Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects | |
| JPS59124150A (ja) | 接合方法 | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| JP3447690B2 (ja) | 半導体チップの積層実装方法 | |
| JP2929545B2 (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2854963B2 (ja) | 固相接合方法および装置 | |
| EP0361715A1 (en) | Vacuum die attach for integrated circuits | |
| JP2003234370A (ja) | 電子部品の接続方法及びそれにより得られた接続構造体 | |
| JPH06163634A (ja) | フリップチップ型半導体装置の実装方法 | |
| JP4483136B2 (ja) | 半導体デバイスの実装方法及び半導体装置の製造方法 | |
| KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
| JP2876786B2 (ja) | 高純度雰囲気接合方法及び装置 | |
| Puttlitz et al. | Solder transfer technique for flip-chip and electronic assembly applications | |
| Ishii et al. | Novel micro-bump fabrication for flip-chip bonding | |
| JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
| KR102099430B1 (ko) | 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체 | |
| Bajwa et al. | Fluxless Bonding Via In-Situ Oxide Reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080529 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100529 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100529 Year of fee payment: 12 |