JP2929545B2 - 半導体集積回路装置の製造方法および製造装置 - Google Patents
半導体集積回路装置の製造方法および製造装置Info
- Publication number
- JP2929545B2 JP2929545B2 JP1275843A JP27584389A JP2929545B2 JP 2929545 B2 JP2929545 B2 JP 2929545B2 JP 1275843 A JP1275843 A JP 1275843A JP 27584389 A JP27584389 A JP 27584389A JP 2929545 B2 JP2929545 B2 JP 2929545B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- dispenser
- molten solder
- bump
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特
にフリップチップ方式の半導体集積回路装置に適用して
有効な技術に関するものである。
にフリップチップ方式の半導体集積回路装置に適用して
有効な技術に関するものである。
ゲートアレイやマイクロコンピュータなどの論理LSI
においては、集積回路の多機能化、高密度化に伴い、外
部回路との接続を行う端子（入出力ピン）の数が急速に
増大しており、そのため半導体チップの周辺部に設けた
ボンディングパッドにワイヤを接続して外部回路との接
続を行うワイヤボンディング方式が限界に達している。
また、上記ワイヤボンディング方式は、内部領域の配線
を周辺部のボンディングまで引き回すので信号伝達速度
が遅延するという欠点があり、高速動作が要求される論
理LSIの実装方式としては不向きである。
においては、集積回路の多機能化、高密度化に伴い、外
部回路との接続を行う端子（入出力ピン）の数が急速に
増大しており、そのため半導体チップの周辺部に設けた
ボンディングパッドにワイヤを接続して外部回路との接
続を行うワイヤボンディング方式が限界に達している。
また、上記ワイヤボンディング方式は、内部領域の配線
を周辺部のボンディングまで引き回すので信号伝達速度
が遅延するという欠点があり、高速動作が要求される論
理LSIの実装方式としては不向きである。
このような理由から、チップの電極上に半田などで構
成されたCCB（Controlled Collapse Bonding）バンプ
（Bump,突起電極）を形成し、このCCBバンプを介してチ
ップを基板に実装する、いわゆるフリップチップ方式が
注目されている。フリップチップ方式は、チップの周辺
部のみならず、内部領域にも端子を設けることができる
ので、チップの多ピン化を促進することができる利点が
あり、かつワイヤボンディング方式に比べてチップ上の
配線長を短くすることができるので、理論LSIの高速化
を促進することができる利点がある。
成されたCCB（Controlled Collapse Bonding）バンプ
（Bump,突起電極）を形成し、このCCBバンプを介してチ
ップを基板に実装する、いわゆるフリップチップ方式が
注目されている。フリップチップ方式は、チップの周辺
部のみならず、内部領域にも端子を設けることができる
ので、チップの多ピン化を促進することができる利点が
あり、かつワイヤボンディング方式に比べてチップ上の
配線長を短くすることができるので、理論LSIの高速化
を促進することができる利点がある。
ところで従来、チップの電極上にCCBバンプを形成す
る方法としては、メタルマスクやリフトオフ技術を用い
た半田蒸着法が一般的であった。しかしながら、半田蒸
着法は、CCBバンプの位置合わせ精度に問題があり、か
つ極めて高価な半田蒸着装置を必要とする上、半田厚膜
形成に要する時間が長いため、半田蒸着法に代わる新た
なバンプ形成法が開発されつつある。例えば特開昭60-3
01535号公報には、Pb、Sn、Inのいずれか１つを主要元
素として、かつ急冷凝固法により作製された細い合金ワ
イヤの先端を加熱してボールを形成し、このボールをチ
ップの電極上に接着するバンプ形成法が提案されてい
る。
る方法としては、メタルマスクやリフトオフ技術を用い
た半田蒸着法が一般的であった。しかしながら、半田蒸
着法は、CCBバンプの位置合わせ精度に問題があり、か
つ極めて高価な半田蒸着装置を必要とする上、半田厚膜
形成に要する時間が長いため、半田蒸着法に代わる新た
なバンプ形成法が開発されつつある。例えば特開昭60-3
01535号公報には、Pb、Sn、Inのいずれか１つを主要元
素として、かつ急冷凝固法により作製された細い合金ワ
イヤの先端を加熱してボールを形成し、このボールをチ
ップの電極上に接着するバンプ形成法が提案されてい
る。
ところが、前記公報に記載されたバンプ形成法は、チ
ップの電極上に一個ずつボールを形成する方法であるた
め、チップのピン数の増大に比例してバンプ形成時間が
増大してしまうという問題がある。また、合金ワイヤを
加熱してボールを形成するため、得られたバンプ中に酸
化物等の不純物が取り込まれ易く、その結果バンプの材
料特性が変動し、バンプの接続信頼性が低下してしまう
という問題がある。
ップの電極上に一個ずつボールを形成する方法であるた
め、チップのピン数の増大に比例してバンプ形成時間が
増大してしまうという問題がある。また、合金ワイヤを
加熱してボールを形成するため、得られたバンプ中に酸
化物等の不純物が取り込まれ易く、その結果バンプの材
料特性が変動し、バンプの接続信頼性が低下してしまう
という問題がある。
本発明の目的は、バンプ形成時間の増大を防止する技
術を提供することにある。
術を提供することにある。
本発明の他の目的は、バンプの接続信頼性の低下を防
止する技術を提供することにある。
止する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。
概要を簡単に説明すれば、次のとおりである。
本発明の半導体集積回路装置の製造方法は、次の工程
（ａ）〜（ｇ）を含むものである。
（ａ）〜（ｇ）を含むものである。
次の工程（ａ）〜（ｇ）を含むことを特徴とする半導
体集積回路装置の製造方法。
体集積回路装置の製造方法。
（ａ） 不活性ガス雰囲気中において半導体基板を基板
加熱ステージ上に位置合わせする工程、 （ｂ） 前記基板加熱ステージ上に位置合わせされた前
記半導体基板を溶融半田槽に接続されたディスペンサの
複数のノズル下に所定の距離を隔てて位置決めする工
程、 （ｃ） 前記ディスペンサの複数のノズルと前記半導体
基板との間の距離が前記所定の距離よりも小さくなるよ
うに前記ディスペンサと前記半導体基板とを近接させる
工程、 （ｄ） 前記複数のノズルから溶融半田を吐出させ、こ
の吐出した溶融半田を前記半導体基板の複数の電極上に
一括して接合する工程、 （ｅ） その後前記ディスペンサの複数のノズルと前記
半導体基板との間の距離が前記近接時よりも大きくなる
ように、前記ディスペンサと前記半導体基板とを離間さ
せる工程、 （ｆ） 半田融点より高い温度の不活性ガスを前記電極
上に供給して前記溶融半田をリフローし、CCBバンプを
形成する工程、 （ｇ） 前記CCBバンプ形成後の前記半導体基板を不活
性ガス雰囲気中で冷却する工程。
加熱ステージ上に位置合わせする工程、 （ｂ） 前記基板加熱ステージ上に位置合わせされた前
記半導体基板を溶融半田槽に接続されたディスペンサの
複数のノズル下に所定の距離を隔てて位置決めする工
程、 （ｃ） 前記ディスペンサの複数のノズルと前記半導体
基板との間の距離が前記所定の距離よりも小さくなるよ
うに前記ディスペンサと前記半導体基板とを近接させる
工程、 （ｄ） 前記複数のノズルから溶融半田を吐出させ、こ
の吐出した溶融半田を前記半導体基板の複数の電極上に
一括して接合する工程、 （ｅ） その後前記ディスペンサの複数のノズルと前記
半導体基板との間の距離が前記近接時よりも大きくなる
ように、前記ディスペンサと前記半導体基板とを離間さ
せる工程、 （ｆ） 半田融点より高い温度の不活性ガスを前記電極
上に供給して前記溶融半田をリフローし、CCBバンプを
形成する工程、 （ｇ） 前記CCBバンプ形成後の前記半導体基板を不活
性ガス雰囲気中で冷却する工程。
上記した手段によれば、溶融半田の所望量をディスペ
ンサを用いて半導体基板の電極上に一括供給するので、
半導体基板のピン数の多少にかかわらず、均一な径のバ
ンプを短時間で形成することができる。また、不活性ガ
スの雰囲気中でバンプを形成することにより、表面に酸
化被膜のないバンプが得られるので、バンプの接続信頼
性が向上し、フラックスレスの実装も可能になる。
ンサを用いて半導体基板の電極上に一括供給するので、
半導体基板のピン数の多少にかかわらず、均一な径のバ
ンプを短時間で形成することができる。また、不活性ガ
スの雰囲気中でバンプを形成することにより、表面に酸
化被膜のないバンプが得られるので、バンプの接続信頼
性が向上し、フラックスレスの実装も可能になる。
第１図は、本実施例で使用するバンプ製造装置１の要
部を示している。
部を示している。
このバンプ製造装置１は、ガス置換兼位置決め室２、
バンプ形成室３および冷却室４で構成されている。これ
ら３つの室は、隔壁5a,5bによって互いに分離されてお
り、各室の内部の気密が充分に保たれる構造になってい
る。
バンプ形成室３および冷却室４で構成されている。これ
ら３つの室は、隔壁5a,5bによって互いに分離されてお
り、各室の内部の気密が充分に保たれる構造になってい
る。
ガス置換兼位置決め室２の側壁にはシャッタ6aが設け
られており、半導体基板（半導体ウエハまたは半導体チ
ップ）７はこのシャッタ6aを通じて室内に搬入され、そ
の中央部の基板加熱ステージ８上に真空吸着される。基
板加熱ステージ８の上方には、半導体基板７を基板加熱
ステージ８上の正確な位置に位置決めするための撮像管
9aが配置されている。この撮像管9aは、隣接するバンプ
形成室３の底部に配置されたもう一つの撮像管9bと対に
なって位置決め手段を構成している。ガス置換兼位置決
め室２内には、ガス供給口10aを通じて所望の不活性ガ
スが供給される。また、がす置換兼位置決め室２内の大
気は、ガス排出口11aを通じて外部に排出される。
られており、半導体基板（半導体ウエハまたは半導体チ
ップ）７はこのシャッタ6aを通じて室内に搬入され、そ
の中央部の基板加熱ステージ８上に真空吸着される。基
板加熱ステージ８の上方には、半導体基板７を基板加熱
ステージ８上の正確な位置に位置決めするための撮像管
9aが配置されている。この撮像管9aは、隣接するバンプ
形成室３の底部に配置されたもう一つの撮像管9bと対に
なって位置決め手段を構成している。ガス置換兼位置決
め室２内には、ガス供給口10aを通じて所望の不活性ガ
スが供給される。また、がす置換兼位置決め室２内の大
気は、ガス排出口11aを通じて外部に排出される。
上記ガス置換兼位置決め室２に隣接するバンプ形成室
３の上部には、溶融半田槽12が配置されている。溶融半
田槽12の内部には、第１図では図示しない溶融半田13が
充填されている。溶融半田13は、例えば２重量％のSnを
含有するPn/Sn合金からなり、溶融半田槽12の内部で
は、常にその融点（320〜330℃）以上の温度に保たれて
いる。
３の上部には、溶融半田槽12が配置されている。溶融半
田槽12の内部には、第１図では図示しない溶融半田13が
充填されている。溶融半田13は、例えば２重量％のSnを
含有するPn/Sn合金からなり、溶融半田槽12の内部で
は、常にその融点（320〜330℃）以上の温度に保たれて
いる。
上記溶融半田槽12の底面には、複数のノズル14を備え
たディスペンサ15が装着されている。このディスペンサ
15の下面に設けられたノズル14の数とその配置は、半導
体基板７の電極の数およびその配置と正確に対応してい
る。ディスペンサ15およびノズル14は、例えば石英ガラ
スなどのように、溶融半田13との付着力が極めて小さい
材料で構成されている。溶融半田槽12の上部には、溶融
半田13に所定の圧力を印加する圧力制御機構16が設けら
れており、これによってディスペンサ15のノズル14から
吐出される溶融半田13の量が制御されるようになってい
る。
たディスペンサ15が装着されている。このディスペンサ
15の下面に設けられたノズル14の数とその配置は、半導
体基板７の電極の数およびその配置と正確に対応してい
る。ディスペンサ15およびノズル14は、例えば石英ガラ
スなどのように、溶融半田13との付着力が極めて小さい
材料で構成されている。溶融半田槽12の上部には、溶融
半田13に所定の圧力を印加する圧力制御機構16が設けら
れており、これによってディスペンサ15のノズル14から
吐出される溶融半田13の量が制御されるようになってい
る。
上記溶融半田槽12の近傍には、高温ガス供給口17が配
置されている。この高温ガス供給口17からは、半田の融
点よりも高い温度に加熱された不活性ガスが供給され
る。
置されている。この高温ガス供給口17からは、半田の融
点よりも高い温度に加熱された不活性ガスが供給され
る。
上記バンプ形成室３に隣接する冷却室４内には、ガス
供給口10bを通じて所望の不活性ガスが供給される。ま
た、冷却室４内の大気は、ガス排出口11bを通じて外部
に排出される。冷却室４の側壁にはシャッタ6bが設けら
れており、バンプ形成後の半導体基板７は、このシャッ
タ6bを通じて外部に排出される。
供給口10bを通じて所望の不活性ガスが供給される。ま
た、冷却室４内の大気は、ガス排出口11bを通じて外部
に排出される。冷却室４の側壁にはシャッタ6bが設けら
れており、バンプ形成後の半導体基板７は、このシャッ
タ6bを通じて外部に排出される。
次に、上記バンプ製造装置１を用いたバンプ形成法を
その工程に従って説明する。
その工程に従って説明する。
まず、第１図に示すバンプ製造装置１のシャッタ6aを
通じてガス置換兼位置決め室２に搬入した半導体基板７
を基板加熱ステージ８上に真空吸着させる。続いて、ガ
ス排出口11aを通じて室内の大気を外部に排出するとと
もに、ガス供給口10aを通じて室内に不活性ガスを供給
して不活性ガスの雰囲気を形成する。不活性ガスは、例
えば酸素濃度が10ppm以下のアルゴンガスまたは窒素ガ
スである。また、このアルゴンガス（または窒素ガス）
に10〜20％程度の水素ガスを加えた混合ガスを用いても
よい。
通じてガス置換兼位置決め室２に搬入した半導体基板７
を基板加熱ステージ８上に真空吸着させる。続いて、ガ
ス排出口11aを通じて室内の大気を外部に排出するとと
もに、ガス供給口10aを通じて室内に不活性ガスを供給
して不活性ガスの雰囲気を形成する。不活性ガスは、例
えば酸素濃度が10ppm以下のアルゴンガスまたは窒素ガ
スである。また、このアルゴンガス（または窒素ガス）
に10〜20％程度の水素ガスを加えた混合ガスを用いても
よい。
次に、一対の撮像管9a,9bを用いて半導体基板７を基
板加熱ステージ８上の正確な位置に位置決めする。すな
わち、ガス置換兼位置決め室２の撮像管9aに映し出され
た半導体基板７の電極のパターン像と、バンプ形成室３
の撮像管9bに映し出されたディスペンサ15のノズル14の
パターン像とが正確に重なるように半導体基板７を移動
して位置決めを行う。その後、基板加熱ステージ８に内
蔵されたヒータ（図示せず）をONにして半導体基板７を
200〜250℃程度に加熱する。
板加熱ステージ８上の正確な位置に位置決めする。すな
わち、ガス置換兼位置決め室２の撮像管9aに映し出され
た半導体基板７の電極のパターン像と、バンプ形成室３
の撮像管9bに映し出されたディスペンサ15のノズル14の
パターン像とが正確に重なるように半導体基板７を移動
して位置決めを行う。その後、基板加熱ステージ８に内
蔵されたヒータ（図示せず）をONにして半導体基板７を
200〜250℃程度に加熱する。
次に、第２図に示すように、ガス置換兼位置決め室２
とバンプ形成室３とを隔てる隔壁5aのシャッタ18aを通
じて基板加熱ステージ８をバンプ形成室３に搬送する。
基板加熱ステージ８は、高精度搬送系19を介してバンプ
形成室３に搬送され、半導体基板７の電極がディスペン
サ15のノズル14の直下に正確に位置するように位置決め
される。このバンプ形成室３には、あらかじめガス置換
兼位置決め室２内と同一組成の不活性ガスが充填されて
いる。
とバンプ形成室３とを隔てる隔壁5aのシャッタ18aを通
じて基板加熱ステージ８をバンプ形成室３に搬送する。
基板加熱ステージ８は、高精度搬送系19を介してバンプ
形成室３に搬送され、半導体基板７の電極がディスペン
サ15のノズル14の直下に正確に位置するように位置決め
される。このバンプ形成室３には、あらかじめガス置換
兼位置決め室２内と同一組成の不活性ガスが充填されて
いる。
次に、第４図に示すように、基板加熱ステージ８を上
昇させて半導体基板７をディスペンサ15のノズル14に近
接させる。このとき、溶融半田槽12内の溶融半田13に圧
力を印加して所定量の溶融半田13をディスペンサ15のノ
ズル14から吐出させる。そして、第５図に示すように、
ノズル14から吐出したボール状の溶融半田13のそれぞれ
を半導体基板７の対応する電極20上に同時に接合し、続
いて第６図に示すように、基板加熱ステージ８を下降さ
せることにより、電極20上にCCBバンプ21を形成する。
なお、電極20は、例えばCr、CuおよびAuの薄膜を順次積
層したバリヤメタルで構成されている。
昇させて半導体基板７をディスペンサ15のノズル14に近
接させる。このとき、溶融半田槽12内の溶融半田13に圧
力を印加して所定量の溶融半田13をディスペンサ15のノ
ズル14から吐出させる。そして、第５図に示すように、
ノズル14から吐出したボール状の溶融半田13のそれぞれ
を半導体基板７の対応する電極20上に同時に接合し、続
いて第６図に示すように、基板加熱ステージ８を下降さ
せることにより、電極20上にCCBバンプ21を形成する。
なお、電極20は、例えばCr、CuおよびAuの薄膜を順次積
層したバリヤメタルで構成されている。
次に、溶融半田槽12の近傍に配置された高温ガス供給
口17から半導体基板７上に半田融点よりも高い温度（例
えば340℃程度）に加熱された不活性ガスを供給してCCB
バンプ21をリフロー（再溶融）させることにより、第７
図に示すようなボール状のCCBバンプ21を形成する。
口17から半導体基板７上に半田融点よりも高い温度（例
えば340℃程度）に加熱された不活性ガスを供給してCCB
バンプ21をリフロー（再溶融）させることにより、第７
図に示すようなボール状のCCBバンプ21を形成する。
次に、第３図に示すように、バンプ形成室３と冷却室
４とを隔てる隔壁5bのシャッタ18bを通じて基板加熱ス
テージ８を冷却室４に搬送する。基板加熱ステージ８
は、高精度搬送系19を介して冷却室４に搬送される。そ
して、基板加熱ステージ８に内蔵されたヒータをOFFに
して半導体基板７を常温まで冷却させる。この冷却室４
には、あらかじめガス置換兼位置決め室２内と同一組成
の不活性ガスが充填されている。すなわち、CCBバンプ2
1は、不活性ガスの雰囲気中で冷却されるので、その表
面に酸化被膜が形成されることはない。その後、半導体
基板７はシャッタ6bを通じて冷却室４の外部に搬出され
る。
４とを隔てる隔壁5bのシャッタ18bを通じて基板加熱ス
テージ８を冷却室４に搬送する。基板加熱ステージ８
は、高精度搬送系19を介して冷却室４に搬送される。そ
して、基板加熱ステージ８に内蔵されたヒータをOFFに
して半導体基板７を常温まで冷却させる。この冷却室４
には、あらかじめガス置換兼位置決め室２内と同一組成
の不活性ガスが充填されている。すなわち、CCBバンプ2
1は、不活性ガスの雰囲気中で冷却されるので、その表
面に酸化被膜が形成されることはない。その後、半導体
基板７はシャッタ6bを通じて冷却室４の外部に搬出され
る。
以上の工程からなる本実施例のバンプ形成法によれ
ば、下記のような作用、効果を得ることができる。
ば、下記のような作用、効果を得ることができる。
（１）．ディスペンサ15の複数のノズル14を通じて溶融
半田13の所望量を半導体基板７の電極20上に一括供給す
るので、半導体基板７のピン数の多少にかかわらず、均
一な径を有するCCBバンプ21を短時間で形成することが
できる。
半田13の所望量を半導体基板７の電極20上に一括供給す
るので、半導体基板７のピン数の多少にかかわらず、均
一な径を有するCCBバンプ21を短時間で形成することが
できる。
（２）．不活性ガスの雰囲気中でCCBバンプ21を形成す
るので、表面に酸化被膜のないCCBバンプ21が得られ
る。
るので、表面に酸化被膜のないCCBバンプ21が得られ
る。
（３）．ディスペンサ15を溶融半田槽12の底面に設けた
ので、溶融半田槽12中の溶融半田13の表面に浮遊してい
る酸化物等の異物がCCBバンプ21中に混入するのを防止
することができる。
ので、溶融半田槽12中の溶融半田13の表面に浮遊してい
る酸化物等の異物がCCBバンプ21中に混入するのを防止
することができる。
（４）．上記（２）および（３）により、表面や内部に
酸化物を含まない高純度のCCBバンプ21が得られるた
め、このCCBバンプ21を介して半導体基板７を基板に実
装する際の接続信頼性が向上する。
酸化物を含まない高純度のCCBバンプ21が得られるた
め、このCCBバンプ21を介して半導体基板７を基板に実
装する際の接続信頼性が向上する。
（５）．上記（２）および（３）により、CCBバンプ21
を介して半導体基板７を基板に実装する際にフラックス
が不要となるので、実装後のフラックス洗浄工程が不要
となる。また、フラックス残渣による半導体基板７の汚
染も回避することができる。
を介して半導体基板７を基板に実装する際にフラックス
が不要となるので、実装後のフラックス洗浄工程が不要
となる。また、フラックス残渣による半導体基板７の汚
染も回避することができる。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例のバンプ製造装置においては、半導体基板
上の電極パターンと、ディスペンサーノズルパターンの
位置合わせを一対の撮像管を用いて行ったが、例えば、
ハーフミラーを用いて位置合わせを行うこともできる。
上の電極パターンと、ディスペンサーノズルパターンの
位置合わせを一対の撮像管を用いて行ったが、例えば、
ハーフミラーを用いて位置合わせを行うこともできる。
さらに、前記実施例のバンプ製造装置においては、溶
融半田槽内の溶融半田に所定の圧力を印加することによ
って、ノズルから吐出される半田量の制御を行ったが、
例えば超音波振動を利用して半田量の制御を行うことも
できる。
融半田槽内の溶融半田に所定の圧力を印加することによ
って、ノズルから吐出される半田量の制御を行ったが、
例えば超音波振動を利用して半田量の制御を行うことも
できる。
以上の説明では、半導体基板（チップまたはウエハ）
の電極上にCCBバンプを形成する場合について説明した
が、本発明はこれに限定されるものではなく、例えばチ
ップキャリヤの如き半導体チップを封止したパッケージ
の実装面にCCBバンプを形成する場合に適用することも
できる。
の電極上にCCBバンプを形成する場合について説明した
が、本発明はこれに限定されるものではなく、例えばチ
ップキャリヤの如き半導体チップを封止したパッケージ
の実装面にCCBバンプを形成する場合に適用することも
できる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
不活性ガスの雰囲気中において、溶融半田槽に接続さ
れたディスペンサの複数のノズルの先端から半導体基板
の電極上に溶融半田を一括供給し、次いで前記電極上の
溶融半田をリフローする本発明のバンプ形成法によれ
ば、均一な径を有するCCBバンプを短時間で形成するこ
とができる。
れたディスペンサの複数のノズルの先端から半導体基板
の電極上に溶融半田を一括供給し、次いで前記電極上の
溶融半田をリフローする本発明のバンプ形成法によれ
ば、均一な径を有するCCBバンプを短時間で形成するこ
とができる。
また、不活性ガスの雰囲気中でCCBバンプを形成する
ので、表面に酸化被膜のないバンプが得られ、これによ
り、CCBバンプの接続信頼性が向上するとともに、フラ
ックスレスの実装が可能となる。
ので、表面に酸化被膜のないバンプが得られ、これによ
り、CCBバンプの接続信頼性が向上するとともに、フラ
ックスレスの実装が可能となる。
第１図乃至第３図は、本発明の一実施例である半導体集
積回路装置の製造装置を示す要部断面図、 第４図乃至第７図は、バンプ形成工程を示す半導体基板
の要部断面図である。 １……バンプ製造装置、２……ガス置換兼位置決め室、
３……バンプ形成室、４……冷却室、5a,5b……隔壁、6
a,6b,18a,18b……シャッタ、７……半導体基板、８……
基板加熱ステージ、9a,9b……撮像管、10a,10b……ガス
供給口、11a,11b……ガス排出口、12……溶融半田槽、1
3……溶融半田、14……ノズル、15……ディスペンサ、1
6……圧力制御機構、17……高温ガス供給口、19……高
精度搬送系、20……電極、21……CCBバンプ。
積回路装置の製造装置を示す要部断面図、 第４図乃至第７図は、バンプ形成工程を示す半導体基板
の要部断面図である。 １……バンプ製造装置、２……ガス置換兼位置決め室、
３……バンプ形成室、４……冷却室、5a,5b……隔壁、6
a,6b,18a,18b……シャッタ、７……半導体基板、８……
基板加熱ステージ、9a,9b……撮像管、10a,10b……ガス
供給口、11a,11b……ガス排出口、12……溶融半田槽、1
3……溶融半田、14……ノズル、15……ディスペンサ、1
6……圧力制御機構、17……高温ガス供給口、19……高
精度搬送系、20……電極、21……CCBバンプ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−98653（ＪＰ，Ａ) 特開 昭63−318756（ＪＰ，Ａ) 特開 昭60−240142（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (3)
- 【請求項１】次の工程（ａ）〜（ｇ）を含むことを特徴
とする半導体集積回路装置の製造方法。 （ａ） 不活性ガス雰囲気中において半導体基板を基板
加熱ステージ上に位置合わせする工程、 （ｂ） 前記基板加熱ステージ上に位置合わせされた前
記半導体基板を溶融半田槽に接続されたディスペンサの
複数のノズル下に所定の距離を隔てて位置決めする工
程、 （ｃ） 前記ディスペンサの複数のノズルと前記半導体
基板との間の距離が前記所定の距離よりも小さくなるよ
うに前記ディスペンサと前記半導体基板とを近接させる
工程、 （ｄ） 前記複数のノズルから溶融半田を吐出させ、こ
の吐出した溶融半田を前記半導体基板の複数の電極上に
一括して接合する工程、 （ｅ） その後前記ディスペンサの複数のノズルと前記
半導体基板との間の距離が前記近接時よりも大きくなる
ように、前記ディスペンサと前記半導体基板とを離間さ
せる工程、 （ｆ） 半田融点より高い温度の不活性ガスを前記電極
上に供給して前記溶融半田をリフローし、CCBバンプを
形成する工程、 （ｇ） 前記CCBバンプ形成後の前記半導体基板を不活
性ガス雰囲気中で冷却する工程。 - 【請求項２】請求項１記載の半導体集積回路装置の製造
方法を用いて半導体基板の電極上にCCBバンプを形成す
る装置であって、所望の不活性ガスを供給するガス供給
口ならびに前記半導体基板を基板加熱ステージ上に位置
決めする位置決め手段を備えたガス置換兼位置決め室
と、複数のノズルを備えたディスペンサを装着した溶融
半田槽ならびに半田の融点以上に加熱された不活性ガス
を供給する高温ガス供給口を備えたバンプ形成室と、所
望の不活性ガスを供給するガス供給口を備えた冷却室と
からなることを特徴とする半導体集積回路装置の製造装
置。 - 【請求項３】前記ディスペンサを前記溶融半田槽の底面
に装着したことを特徴とする請求項２記載の半導体集積
回路装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275843A JP2929545B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路装置の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275843A JP2929545B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03138942A JPH03138942A (ja) | 1991-06-13 |
| JP2929545B2 true JP2929545B2 (ja) | 1999-08-03 |
Family
ID=17561210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1275843A Expired - Lifetime JP2929545B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体集積回路装置の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929545B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3194553B2 (ja) * | 1993-08-13 | 2001-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| DE19601055B4 (de) * | 1996-01-02 | 2004-09-09 | Volker Höhns | Verfahren und Vorrichtung zum Beloten von Flächen |
| US6861370B1 (en) | 2000-10-23 | 2005-03-01 | Renesas Technology Corp. | Bump formation method |
| JP3643089B2 (ja) | 2002-05-01 | 2005-04-27 | 三菱電機株式会社 | ノズル |
| US7410090B2 (en) * | 2006-04-21 | 2008-08-12 | International Business Machines Corporation | Conductive bonding material fill techniques |
| US8048479B2 (en) | 2006-08-01 | 2011-11-01 | Qimonda Ag | Method for placing material onto a target board by means of a transfer board |
| DE102006035865B3 (de) * | 2006-08-01 | 2008-03-06 | Infineon Technologies Ag | Verfahren zum Platzieren von Material auf einer Zielplatte mithilfe einer Transferplatte sowie eine integrierte Schaltung und eine zur Durchführung des Verfahrens geeignete Vorrichtung |
| DE102007002436B4 (de) * | 2007-01-09 | 2008-09-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Fügen justierter diskreter optischer Elemente |
| JP4625828B2 (ja) * | 2007-06-05 | 2011-02-02 | リンテック株式会社 | 半導体チップ接着装置及び接着方法 |
| JP6210211B2 (ja) * | 2013-11-14 | 2017-10-11 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| JP6154048B2 (ja) * | 2016-06-10 | 2017-06-28 | 株式会社タムラ製作所 | はんだバンプの形成方法 |
-
1989
- 1989-10-25 JP JP1275843A patent/JP2929545B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03138942A (ja) | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5090609A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US5816473A (en) | Method of fabricating electronic circuit device and apparatus for performing the same method | |
| US5865365A (en) | Method of fabricating an electronic circuit device | |
| US5188280A (en) | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals | |
| US6597069B1 (en) | Flip chip metallization | |
| JP5807221B2 (ja) | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム | |
| JP3232042B2 (ja) | メモリチップパッケージ | |
| US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
| JP2929545B2 (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| US20050263888A1 (en) | Integrated circuit assemblies and assembly methods | |
| US20040177997A1 (en) | Electronic apparatus | |
| JP2786700B2 (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| US20030073300A1 (en) | Method of forming a bump on a copper pad | |
| US10014272B2 (en) | Die bonding with liquid phase solder | |
| JP2009110995A (ja) | ３次元実装方法及び装置 | |
| US10727192B2 (en) | Multiple sized bump bonds | |
| US6103549A (en) | No clean flux for flip chip assembly | |
| US20110269306A1 (en) | Solder bump, electronic component and method for manufacturing the electronic component | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| KR100884192B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH01217935A (ja) | 半導体装置の製造方法および装置 | |
| US6574861B1 (en) | System and method for solder ball rework | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |