KR102099430B1 - 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체 - Google Patents

저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체 Download PDF

Info

Publication number
KR102099430B1
KR102099430B1 KR1020190086127A KR20190086127A KR102099430B1 KR 102099430 B1 KR102099430 B1 KR 102099430B1 KR 1020190086127 A KR1020190086127 A KR 1020190086127A KR 20190086127 A KR20190086127 A KR 20190086127A KR 102099430 B1 KR102099430 B1 KR 102099430B1
Authority
KR
South Korea
Prior art keywords
copper
bonding
low
layer
temperature
Prior art date
Application number
KR1020190086127A
Other languages
English (en)
Inventor
김사라은경
서한결
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020190086127A priority Critical patent/KR102099430B1/ko
Application granted granted Critical
Publication of KR102099430B1 publication Critical patent/KR102099430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Abstract

본 발명은 구리 본딩 방법에 관한 것으로서, 피접합체 간 구리 대 구리(Cu-to-Cu) 본딩을 위한 구리 본딩 방법에 있어서, 제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리 단계와, 상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하여, 상기 제1구리층과 상기 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키는 이머젼(immersion) 단계와, 상기 제1피접합체 상부에 접합시키고자 하는 상기 제2피접합체를 정렬하여 놓는 단계와, 상기 제1피접합체와 제2피접합체를 열압착하여, 상기 산화방지층을 탈착(desorption)시켜 상기 제1피접합체와 상기 제2피접합체 간의 접합부에서 구리 대 구리 본딩이 이루어지는 단계를 포함하는 것을 특징으로 하는 저온 구리 본딩 방법 및 이에 의해 제조된 접합체에 관한 것이다. 이에 의해 플라즈마 처리와 열압착에 의해 이루어지는 것으로 그 공정이 매우 단순하며, 접합부가 구리로만 이루어져 전기전도도 및 열전도도 특성이 매우 우수하고, 저온 본딩 공정이 가능하여 그 활용분야가 다양할 것으로 기대된다.

Description

저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체{Low Temperature Cu Bonding method and Low Temperature Cu Bonding package}
본 발명은 구리 본딩 방법에 관한 것으로서, 플라즈마 처리 공정과 이머젼 공정에 의해 접합부가 구리 대 구리(Cu-to-Cu)로 이루어진 저온 구리 본딩 방법 및 이에 의한 접합체에 관한 것이다.
전자제품의 소형화 및 고기능화 추세에 따라 반도체 소자의 패키징 기술이 지속적으로 발전하고 있으며, 반도체 소자의 초소형화, 입출력 단자 수의 급증, 단자 간 미세 피치(pitch) 및 스택(stack) 수(이하에서는 편의상 소자의 "스케일링"이라고 한다)의 급증으로 기술 패러다임이 크게 변화하고 있는 실정이다.
특히, 높은 접속성(connectivity)과 대역폭(bandwidth), 낮은 지연시간(latency), 낮은 전력뿐 아니라 다기능을 가진 하나의 패키지가 요구되고 있으며, 이를 위해 2.5D 또는 3D 패키징 기술이 활용되고 있다.
3D 패키징 기술은 일반적으로 TSV(Through Si via) 형성, Si 웨이퍼 그라인딩(Si Wafer grinding), 웨이퍼 대 웨이퍼(wafer-to-wafer) 또는 칩 대 칩(chip-to-chip) 본딩 공정에 이루어지고 있으며, 이를 이용한 제품으로는 CIS(CMOS Image Sensor), HBM(High Bandwidth Memory) 등이 있고, 인텔의 Favores 기술과 같은 다종 소자를 적층한 제품이 선보이기 시작했다.
이러한 소자를 패키징 하기 위한 기술은 필연적으로 반도체 소자 간 또는 반도체 소자와 기판 간의 접합 공정에 의해 구현되고 있으나, 종래의 접합 공정을 이용한 패키징 기술은 소자의 스케일링(scaling) 속도를 따라가지 못하고 있으며, 고성능, 고집적 소자를 위해선 구리 접합이 필요하지만 접합 공정 온도가 높아 다양한 종류의 소자를 스택킹(stacking)하기에는 부족한 부분이 있다.
이와 같이 소자의 접합 공정과 관련해서는 미세 피치(pitch) 접합 및 스택(stack) 접합에 대한 니즈가 지속적으로 증가되고 있으며, 이와 동시에 전기적, 열적 특성이 우수하고, 경제적인 소재로의 접합 재료의 요구 그리고 저온 공정에 대한 필요성이 지속적으로 요구되고 있다.
기존 미세 피치에 대응하기 위한 소자의 접합에는 Sn-Pb계 또는 무연 Sn-Ag계와 같은 솔더 접합재료를 볼(ball)이나 범프(bump) 형태로 형성하여 솔더링 접합시키는 방법이나, 구리 필라(pillar) 상부에 솔더 캡(cap) 구조로 형성하여 솔더링 접합시키는 방법이 제시되고 있다.
그러나 이러한 방법은 솔더링 과정에서 솔더 부분이 용융되어 리플로우(reflow)되어 접합 과정에서 용융 솔더가 다른 접합부와 연결되어 전기적 쇼트를 일으키는 등 초미세(ultra fine) 피치부의 접합 방법으로 상용화되기에는 다소 부족한 면이 있다.
따라서 이러한 솔더 용융의 문제를 해소하고, 저온(300℃ 이하) 공정이 가능한 접합 방법에 대한 연구로, 구리 본딩에 대한 연구가 대두되고 있다.
그러나, 구리 본딩의 경우 400℃ 이상의 고온 접합 공정이 필요하며, 구리 표면 산화를 방지하기 위한 공정 대안이 필요한 실정이다.
본 발명은 상기 필요성에 의해 고안된 것으로서, 플라즈마 처리 공정과 이머젼 공정에 의해 접합부가 구리 대 구리(Cu-to-Cu)로 이루어진 저온 구리 본딩 방법 및 이에 의한 접합체의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 피접합체 간 구리 대 구리(Cu-to-Cu) 본딩을 위한 구리 본딩 방법에 있어서, 제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리 단계와, 상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하여, 상기 제1구리층과 상기 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키는 이머젼(immersion) 단계와, 상기 제1피접합체 상부에 접합시키고자 하는 상기 제2피접합체를 정렬하여 놓는 단계와, 상기 제1피접합체와 제2피접합체를 열압착하여, 상기 산화방지층을 탈착(desorption)시켜 상기 제1피접합체와 상기 제2피접합체 간의 접합부에서 구리 대 구리 본딩이 이루어지는 단계를 포함하는 것을 특징으로 하는 저온 구리 본딩 방법을 기술적 요지로 한다.
또한 본 발명은 플라즈마 처리를 통해 제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고 활성화시키며, 상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하는 이머젼 공정을 통해 상기 제1구리층과 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키고, 상기 제1피접합체 및 제2피접합체간 저온 열압착하여 상기 산화방지층을 탈착(desorption)시켜 구리 대 구리(Cu-to-Cu) 본딩이 이루어지는 접합체에 있어서, 상기 접합체 간 접합부에 적어도 하나 이상의 구리 대 구리 접합 영역이 형성되고, 상기 접합 영역 외에는 상기 산화방지층이 흡착된 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체를 또 다른 기술적 요지로 한다.
또한 상기 CxHy(carbon hydroxyl) 가스는, CH4, CH2, C2H2 및 C2H4 중 어느 하나 또는 둘 이상의 혼합 가스인 것이 바람직하다.
또한 상기 플라즈마 처리 단계는, 불활성기체를 이용한 플라즈마 처리를 수행하는 것이 바람직하다.
또한 상기 이머젼(immersion) 단계는, 5~20℃에서 이루어지는 것이 바람직하다.
또한, 상기 구리 대 구리 본딩이 이루어지는 단계는, 50~100℃에서 상기 산화방지층이 탈착되면서 구리(제1구리층) 대 구리(제2구리층) 본딩이 이루어지는 것이 바람직하다.
또한, 상기 산화방지층은, 상기 플라즈마 처리 단계 시에 플라즈마 처리 압력, 파워, 시간 중 어느 하나 이상의 공정 조건에 따라 구리 본딩에 필요한 최적 산화방지층을 생성시키는 것이 바람직하다.
이와 같이 본 발명에 따른 저온 구리 본딩 방법은, 플라즈마 처리와 이머젼 공정에 의해 이루어지고, 기존 반도체 공정을 활용할 수 있으므로 전체적인 공정이 매우 단순하며, 접합부가 구리로만 이루어져 전기전도도 및 열전도도 특성이 매우 우수한 효과가 있다.
또한, 기존 솔더 재료가 나타내는 리플로우 현상에 따른 문제점이 전혀 없으며, 초미세 피치 접합에 유용하게 적용할 수 있어, 연속적인 스택킹에 따른 패키지 구현이 가능한 효과가 있다.
또한, 이머젼 공정에 따른 산화방지층이 구리의 산화를 방지하고, 저온 열압착 공정 중 흡착된 산화방지층이 탈착되면서 구리 본딩이 이루어지도록 함으로써, 대기 중 접합 공정이 가능하고, 접합 페이스트와 같은 접합을 위한 별도의 재료가 투입되지 않아도 되므로 접합 공정의 재현성이 높고, 접합 공정이 획기적으로 단순한 장점이 있다.
또한, 본딩 공정에서 산화방지층의 탈착이 100℃ 이하의 저온에서 이루어져, 저온 구리 본딩 공정이 가능하여 다양한 소재를 갖는 패키징 소자의 적층 본딩에 매우 적합하게 활용될 수 있어 그 적용분야가 확대될 것으로 기대된다.
도 1 - 본 발명의 일실시예에 따른 저온 구리 본딩 방법에 대한 모식도.
도 2 - 본 발명의 일실시예에 따른 피접합체 표면에서 산화방지층의 흡착과 탈착 작용을 나타낸 모식도.
본 발명은 두개 이상의 피접합체를 접합하기 위한 본딩 방법에 관한 것으로서, 특히 플라즈마 처리 공정과 이머젼 공정에 의해 접합부가 구리 대 구리(Cu-to-Cu)로 이루어진 저온 구리 본딩 방법 및 이에 의한 접합체에 관한 것이다.
이에 의해 접합부가 순수한 구리로만 이루어져 전기전도도 및 열전도도가 우수한 접합체를 제공하게 되며, 초미세, 고집적 접합이 가능하여 웨이퍼 대 웨이퍼, 칩 대 웨이퍼, 칩 대 칩 간의 접합이 안정적으로 구현될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1은 본 발명의 일실시예에 따른 저온 구리 본딩 방법에 대한 모식도이고, 도 2는 본 발명의 일실시예에 따라 피접합체 표면에서 산화방지층의 흡착과 탈착 작용 모식도를 나타낸 도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 저온 구리 본딩 방법은, 피접합체 간 구리 대 구리(Cu-to-Cu) 본딩을 위한 구리 본딩 방법에 있어서, 제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리 단계와, 상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하여, 상기 제1구리층과 상기 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키는 이머젼(immersion) 단계와, 상기 제1피접합체 상부에 접합시키고자 하는 상기 제2피접합체를 정렬하여 놓는 단계와, 상기 제1피접합체와 제2피접합체를 열압착하여, 상기 산화방지층을 탈착(desorption)시켜 상기 제1피접합체와 상기 제2피접합체 간의 접합부에서 구리 대 구리 본딩이 이루어지는 단계를 포함하는 것을 특징으로 한다.
본 발명은 하나 이상의 피접합체를 접합하기 위한 것으로서, 피접합체 간의 접합부가 구리로만 이루어진 본딩 방법을 제공하는 것이다. 특히, 열적, 전기적 연결을 위한 어떠한 피접합체 간의 접합에 적용될 수 있으며, 기판과 칩, 칩과 칩 간 패키징 기술뿐만 아니라 2.5D, 3D 웨이퍼 또는 칩 적층 패키징 기술, 반도체 플립 칩 패키징 기술, MEMS 소자용 패키징 기술 등에 적용할 수 있다. 이러한 패키징 소자들은 피니쉬(finish)가 구리로 형성된 경우에 유용하게 적용가능하다.
본 발명의 일실시예로, 제1피접합체 및 제2피접합체가 실리콘 웨이퍼인 경우, 이들 간 구리 본딩을 위한 과정을 설명하고자 한다. 상기 제1피접합체와 제2피접합체 간 구리 본딩을 위해서는 제1피접합체 상에 제1구리층이 형성되어 있으며, 제2피접합체 상에는 제2구리층이 형성되어 있는 것이다.
본 발명에 따른 구리 본딩 방법은 먼저 제1피접합체 상에 형성된 제1구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리를 수행하고, 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리를 수행하는 것이다.
상기 제1피접합체는 200mm 실리콘 웨이퍼로 이를 세정한 후, 700nm 두께의 SiO2 산화막을 형성하고, 통상의 스퍼터링 공정에 의해 50nm 두께의 Ti 박막을 그 상부에 형성한 후 이어서 1㎛ 두께의 제1구리층을 증착한 것이다. 상기 제2피접합체 상에도 동일한 방법으로 제2구리층을 증착한다.
이러한 상기 제1피접합체 및 상기 제2피접합체는 DC 스퍼터링 챔버에서 상기 Ti/Cu 증착이 이루어지며, 이어서 본 발명에 따른 플라즈마 처리 공정을 수행하게 되어, 공정의 연속성이 보장되게 된다.
상기 플라즈마 처리 공정은 불활성기체를 이용하여, 상기 제1피접합체 상에 형성된 제1구리층 및 상기 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키게 된다.
상기 제1구리층 및 제2구리층은 공기에 노출되면 Cu2O, CuO, Cu(OH)2 또는 CuCo3를 형성하게 되는데, 불활성기체를 이용한 플라즈마 처리 공정을 통해 이러한 구리 산화물이나 임의의 오염물을 제거하여 제1구리층 및 제2구리층의 표면 세척이 이루어지도록 하면서 표면이 활성화되도록 한다.
불활성 기체로는 Ar, Kr, Xe 이 사용될 수 있으며, 본 발명의 일실시예로 Ar 가스를 이용하여 플라즈마 처리 공정을 수행한다.
이러한 플라즈마 처리 공정은 제1구리층 및 제2구리층 표면의 활성화를 통해 후술할 이머젼 공정에서 산화방지층의 흡착이 원활하게 이루어지도록 하는 표면 상태를 조성하는 것이다.
그 다음 이머젼(immersion) 공정을 수행하여, 상기 표면이 활성화된 제1구리층 및 제2구리층의 산화를 방지하기 위해 상기 제1구리층 및 제2구리층의 표면에 산화방지층 즉, 패시베이션(passivation)을 형성시킨다. 여기에서 상기 산화방지층은 제1구리층 및 제2구리층의 표면에 결합(bonding)되는 것이 아니라 흡착(absorption)된다.
상기 이머젼 공정은 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 상기 제1피접합체를 투입하여, 상기 제1구리층의 표면에 CxHy가 흡착되도록 하여 구리 대 구리 본딩 전에 구리 표면을 패시베이션시키는 것이다. 상기 제2피접합체에도 동일한 이머젼 공정을 수행한다.
이와 같이 본 발명은 플라즈마 처리 공정을 통해 제1피접합체 및 제2피접합체의 표면 세척 및 활성화를 도모함으로써, 이머젼 공정을 통해 구리의 산화를 방지하기 위한 산화방지층의 흡착이 용이한 표면상태로 활성화시키게 되는 것이다.
즉, 도 2에 도시한 바와 같이, 본 발명에서는 플라즈마 처리 공정에 의해 제1구리층(또는 제2구리층)의 표면을 활성화시킴으로써, CxHy가 본딩되는 것이 아니라 제1구리층(또는 제2구리층) 표면에 CxHy 파이오비탈이 흡착(도 2(a))되도록 하여 낮은 온도(50~100℃)에서 CxHy가 탈착(desorption)(도 2(b))되도록 하는 것이다. 이에 의해 순수 구리 대 구리 본딩이 이루어지게 되는 것이다.
이러한 이머젼 공정에 의해 생성되는 산화방지층은 플라즈마 처리 공정 조건에 의해 좌우되게 되며, 특히 플라즈마 처리 공정 조건 중 플라즈마 처리 압력, 파워, 시간 중 어느 하나 이상의 공정 조건에 따라 산화방지층의 흡착이 원활히 이루어지게 되어, 제1구리층 및 제2구리층을 완벽히 패시베이션하게 되는 것이다.
즉, 플라즈마 처리 공정에 의해서 상기 제1구리층 및 제2구리층의 표면이 산화방지층 생성을 위해 활성화(activity)가 되어 있어야 하며, 활성화 정도가 본 발명에 적합한 산화방지층의 원활한 흡착과 탈착이 이루어지도록 적절하게 이루어져야 한다.
이를 위해서는 상술한 플라즈마 처리 공정이 필수적으로 선행되어야 하며, 플라즈마 처리 조건 중 플라즈마 처리 압력, 파워, 시간이 중요 변수가 되게 된다. 이러한 공정 조건 변수가 적절하지 않게 되면, CxHy 산화방지층의 흡착과 탈착이 제대로 이루어지지 않아 저온 구리 대 구리 본딩이라는 본 발명의 목적을 달성하기가 어렵게 된다.
한편 본 발명에 따른 이머젼 공정에 의해 접합부의 구리층에 산화방지층이 형성되므로, 본 발명에 따른 본딩 공정은 대기 중에서도 가능하게 되며, 5~20℃의 상온에서도 가능하다.
그리고, 이머젼 공정이 완료되면, 상기 제1피접합체 상부에 접합시키고자 하는 상기 제2피접합체를 정렬하여 놓아 본딩 공정을 준비한다. 여기에서 제1피접합체 및 제2피접합체는 상술한 바와 같이 웨이퍼 또는 칩일 수 있으며, 피니쉬가 구리로 형성된 것으로, 본 발명에서는 이를 제1구리층, 제2구리층이라 하고 있다.
접합하고자 하는 제1구리층 및 제2구리층의 정렬이 완료되게 되면, 상기 제1피접합체와 제2피접합체를 저온 열압착하여, 상기 산화방지층을 탈착시켜 상기 제1피접합체와 상기 제1피접합체 간의 접합부에서 구리 대 구리 본딩이 이루어지도록 한다.
여기에서 저온 열압착은 500mbar~10000mbar의 압력으로, 50~100℃의 온도에서 10~60분 정도 이루어지며, 이 과정에서 제1구리층 및 제2구리층 표면에 흡착된 산화방지층을 이루는 CxHy의 탈착이 이루어져 배기되고 접합부에는 구리만 남게 된다. 남은 구리는 제1피접합체와 제2피접합체의 계면에서 본딩됨으로써, 구리로만 이루어진 접합부를 형성하게 된다. 바람직하게는 구리로 이루어진 접합부는 제1피접합체 및 제2피접합체와 일체를 이루게 된다.
이렇게 본딩 공정이 이루어지게 되면, 접합체 간 접합부에는 적어도 하나 이상의 구리 대 구리 접합 영역이 형성되게 되고, 상기 접합 영역 외에는 상기 산화방지층이 형성된 접합체를 제공하게 된다.
이와 같이 본 발명에 따른 저온 구리 본딩 방법은, 플라즈마 처리와 상온 이머젼 공정, 그리고 저온에서의 열압착에 의해 이루어지는 것으로, 반도체 제조 공정 중 연속 공정으로 수행될 수 있어 공정이 매우 단순하며, 접합부가 구리로만 이루어져 전기전도도 및 열전도도 특성이 매우 우수하다.
또한, 기존 솔더 재료가 나타내는 리플로우 현상에 따른 문제점이 전혀 없으며, 초미세 피치 접합에 유용하게 적용할 수 있어, 연속적인 스택킹에 따른 패키지 구현이 가능하게 된다.
또한, CxHy 가스 분위기에 제1피접합체 및 제2피접합체를 투입하는 것만으로 제1피접합체 및 제2피접합체의 표면에 cxHy 산화방지층을 형성할 수 있어, 구리의 산화를 방지하면서 저온 열압착 공정 중 CxHy 산화방지층이 탈착되면서 구리 본딩이 이루어지도록 함으로써, 대기 중 저온 접합 공정이 가능하고, 접합 페이스트와 같은 접합을 위한 별도의 재료가 투입되지 않아도 되므로 접합 공정의 재현성이 높고, 접합 공정이 획기적으로 단순한 장점이 있다.
또한, 본딩 공정에서 산화방지층의 탈착이 100℃ 이하의 저온에서 이루어져, 저온 구리 본딩 공정이 가능하여 다양한 소재를 갖는 패키징 소자의 적층 본딩에 매우 적합하게 활용될 수 있어 그 적용분야가 확대될 것으로 기대된다.
이하에서는 본 발명의 다양한 실시예 및 비교예에 따른 실험 데이타에 대해 설명하고자 한다.
다음 표 1은 본 발명의 다양한 실시예 및 비교예에 따른 플라즈마 공정 조건에 대해 나타낸 것이다.

 Ar 플라즈마 공정 조건 이머젼 조건
Gas flow
(sccm)		 Bias power
(W)		 Pressure
(mTorr)		 Process
time (s)		 Gas flow
(sccm)		 Pressure
(mTorr)		 Process
time (s)
실시예1 150 100 7.5 30







45







7.5







300
실시예2 150 100 7.5 300
실시예3 150 100 22.5 30
실시예4 150 100 22.5 300
실시예5 150 200 7.5 30
실시예6 150 200 7.5 300
실시예7 150 200 22.5 30
실시예8 150 200 22.5 300
실시예A 150 150 15 165
실시예B 150 150 15 165
비교예N
 플라즈마 처리 없음
상기 표 1에 따른 다양한 실시예는 상기 산화방지층(구리질화물)의 형성에 플라즈마 처리 공정이 미치는 영향을 알아보기 위한 것으로, 200mm 실리콘 웨이퍼 상에 700nm 두께의 SiO2 산화막을 형성하고, 통상의 스퍼터링 공정에 의해 50nm 두께의 Ti 박막을 그 상부에 형성한 후 이어서 1㎛ 두께의 제1구리층 및 제2구리층을 증착하였다.
그리고, 플라즈마 처리 공정은 아르곤을 반응가스로 투입하고, 플라즈마 처리 파워로 100~200W, 플라즈마 처리 압력으로 7.5~22.5mTorr, 플라즈마 처리 시간으로 30~300초 동안 플라즈마를 수행하였으며, 이머젼 공정으로 C2H2 가스를 45sccm으로 투입하고, 7.5mTorr 압력으로 300초 동안 노출하였다. 비교예는 플라즈마 처리와 이머젼 공정을 수행하지 않은 경우이다. 본딩 공정 온도는 60℃, 7000mbar 압력 하에서 1시간 동안 웨이퍼 본딩을 수행한 것이다.
본 발명에서 유효한 산화방지층, 즉, CxHy의 흡착과 본딩 공정에서 CxHy의 탈착이 이루어져 접합부에 구리만 남아 있도록 하는 산화방지층의 형성이 플라즈마 처리 공정의 플라즈마 처리 압력, 파워, 시간에 의존하게 된다. 상대적으로 낮은 플라즈마 처리 압력, 낮은 파워, 짧은 플라즈마 처리 시간을 적절히 조절함으로써, 제1구리층 및 제2구리층의 표면에 산화방지층인 CxHy의 상온 흡착이 이루어지도록 하고, 저온에서 산화방지층의 탈착이 이루어지도록 하여, 구리 대 구리 본딩이 이루어지게 된다.
즉, 플라즈마 처리가 너무 과하거나 부족하게 되면 산화방지층의 흡착과 탈착이 제대로 이루어지지 않아 구리층의 패시베이션 역할을 하지 못하게 되어, 순수 구리 대 구리 접합부가 형성되지 않게 된다.
※ 본 발명은 아래의 과제로부터 지원 받은 연구 결과물입니다.
- 과제고유번호: 20003524
- 연구관리전문기관: 반도체연구조합
- 연구사업명: 미래반도체산업원천기술개발
- 연구과제명: 초미세 Cu-to-Cu 접합을 위한 나노표면처리 및 저온접합 공정기술 개발
- 기여율: 1/1
- 주관기관: 서울과학기술대학교 산학협력단
- 연구기간: 2019. 04. 01 ~ 2021. 06. 30

Claims (12)

  1. 피접합체 간 구리 대 구리(Cu-to-Cu) 본딩을 위한 구리 본딩 방법에 있어서,
    제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고, 활성화시키는 플라즈마 처리 단계;
    상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하여, 상기 제1구리층과 상기 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키는 이머젼(immersion) 단계;
    상기 제1피접합체 상부에 접합시키고자 하는 상기 제2피접합체를 정렬하여 놓는 단계;
    상기 제1피접합체와 제2피접합체를 열압착하여, 상기 산화방지층을 탈착(desorption)시켜 상기 제1피접합체와 상기 제2피접합체 간의 접합부에서 구리 대 구리 본딩이 이루어지는 단계;를 포함하는 것을 특징으로 하는 저온 구리 본딩 방법.
  2. 제 1항에 있어서, 상기 CxHy(carbon hydroxyl) 가스는,
    CH4, CH2, C2H2 및 C2H4 중 어느 하나 또는 둘 이상의 혼합 가스인 것을 특징으로 하는 저온 구리 본딩 방법.
  3. 제 1항에 있어서, 상기 플라즈마 처리 단계는,
    불활성기체를 이용한 플라즈마 처리를 수행하는 것을 특징으로 하는 저온 구리 본딩 방법.
  4. 제 1항에 있어서, 상기 이머젼(immersion) 단계는,
    5~20℃에서 이루어지는 것을 특징으로 하는 저온 구리 본딩 방법.
  5. 제 1항에 있어서, 상기 구리 대 구리 본딩이 이루어지는 단계는,
    50~100℃에서 상기 산화방지층이 탈착되면서 구리(제1구리층) 대 구리(제2구리층) 본딩이 이루어지는 것을 특징으로 하는 저온 구리 본딩 방법.
  6. 제 1항 내지 제 5항 중의 어느 한 항에 있어서, 상기 산화방지층은,
    상기 플라즈마 처리 단계 시에 플라즈마 처리 압력, 파워, 시간 중 어느 하나 이상의 공정 조건에 따라 구리 본딩에 필요한 산화방지층을 생성시키는 것을 특징으로 하는 저온 구리 본딩 방법.
  7. 플라즈마 처리를 통해 제1피접합체 상에 형성된 제1구리층과 제2피접합체 상에 형성된 제2구리층의 표면을 세척하고 활성화시키며, 상기 제1피접합체와 상기 제2피접합체를 CxHy(carbon hydroxyl, x, y는 자연수) 가스 분위기에 투입하는 이머젼 공정을 통해 상기 제1구리층과 제2구리층의 표면에 각각 산화방지층을 흡착(absorption)시키고, 상기 제1피접합체 및 제2피접합체간 저온 열압착하여 상기 산화방지층을 탈착(desorption)시켜 구리 대 구리(Cu-to-Cu) 본딩이 이루어지는 접합체에 있어서,
    상기 접합체 간 접합부에 적어도 하나 이상의 구리 대 구리 접합 영역이 형성되고,
    상기 접합 영역 외에는 상기 산화방지층이 흡착된 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
  8. 제 7항에 있어서, 상기 CxHy(carbon hydroxyl) 가스는,
    CH4, CH2, C2H2 및 C2H4 중 어느 하나 또는 둘 이상의 혼합 가스인 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
  9. 제 7항에 있어서, 상기 이머젼(immersion) 공정은,
    5~20℃에서 이루어지는 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
  10. 제 7항에 있어서, 상기 플라즈마 처리는,
    불활성기체를 이용한 플라즈마 처리를 수행하는 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
  11. 제 10항에 있어서, 상기 산화방지층은 50~100℃에서 탈착되는 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
  12. 제 7항 내지 제 11항 중의 어느 한 항에 있어서, 상기 산화방지층은,
    상기 플라즈마 처리 시에 플라즈마 처리 압력, 파워, 시간 중 어느 하나 이상의 공정 조건에 따라 구리 본딩에 필요한 산화방지층을 생성시키는 것을 특징으로 하는 저온 구리 본딩이 이루어진 접합체.
KR1020190086127A 2019-07-17 2019-07-17 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체 KR102099430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190086127A KR102099430B1 (ko) 2019-07-17 2019-07-17 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190086127A KR102099430B1 (ko) 2019-07-17 2019-07-17 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체

Publications (1)

Publication Number Publication Date
KR102099430B1 true KR102099430B1 (ko) 2020-04-09

Family

ID=70275816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190086127A KR102099430B1 (ko) 2019-07-17 2019-07-17 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체

Country Status (1)

Country Link
KR (1) KR102099430B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154870A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 金属接合方法、半導体装置の製造方法、及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018154870A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 金属接合方法、半導体装置の製造方法、及び半導体装置

Similar Documents

Publication Publication Date Title
US20220139867A1 (en) Direct bonding methods and structures
KR20230095110A (ko) 직접 접합 방법 및 구조체
US6822336B2 (en) Semiconductor device
JP4050732B2 (ja) 半導体装置およびその製造方法
JP2786700B2 (ja) 半導体集積回路装置の製造方法および製造装置
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP6066569B2 (ja) 半導体デバイスパッケージング用のパッシベーション層
TW201442168A (zh) 中介層用基板及其製造方法
US20100218894A1 (en) Method of Removing Metallic, Inorganic and Organic Contaminants From Chip Passivation Layer Surfaces
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
KR102099430B1 (ko) 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체
JP4577130B2 (ja) 半導体装置の製造方法
TW201732908A (zh) 晶圓接合之設備及方法
US8430969B2 (en) Method for exposing and cleaning insulating coats from metal contact surfaces
KR102142387B1 (ko) 2단계 플라즈마 처리에 의한 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체
TW201239987A (en) Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer
JP4483136B2 (ja) 半導体デバイスの実装方法及び半導体装置の製造方法
JPH1012669A (ja) フリップチップの接続方法
JP2012146882A (ja) 半導体装置
TWI440110B (zh) 半導體裝置之製造方法
Bajwa et al. Fluxless Bonding Via In-Situ Oxide Reduction
TWI228805B (en) Flip-chip bonding process
JP2003031722A (ja) 半導体装置およびその製造方法
JP2015103688A (ja) 接合方法、半導体装置、製造システムおよび酸化膜除去装置（無洗浄フラックスを用いたチップ接合プロセス）

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction