TW201442168A - 中介層用基板及其製造方法 - Google Patents

中介層用基板及其製造方法 Download PDF

Info

Publication number
TW201442168A
TW201442168A TW102144810A TW102144810A TW201442168A TW 201442168 A TW201442168 A TW 201442168A TW 102144810 A TW102144810 A TW 102144810A TW 102144810 A TW102144810 A TW 102144810A TW 201442168 A TW201442168 A TW 201442168A
Authority
TW
Taiwan
Prior art keywords
substrate
single crystal
crystal germanium
base material
interposer
Prior art date
Application number
TW102144810A
Other languages
English (en)
Inventor
Hiroshi Mogi
Yoshihiro Kubota
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201442168A publication Critical patent/TW201442168A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

〔課題〕提供有用於半導體裝置的高放熱化、高速對應化(良高頻特性化)，半導體晶片等之裝載容易，而且可強固接合在配線基板或半導體晶片之中介層用基板及其製造方法。〔解決手段〕在板狀的單晶矽母材(1A)上，以化學蒸鍍法或物理蒸鍍法形成由氧化鋁、鑽石、氮化鋁或氮化矽所成之絕緣層(4)，接著，將上述單晶矽母材(1A)形成為單晶矽基板(1)，獲得在單晶矽基板(1)上具有熱傳導性的絕緣層(4)的中介層用基板(10)。

Description

中介層用基板及其製造方法
本發明係關於中介層用基板，更詳言之，係關於用以製作被介插在配線基板、與被裝載在該配線基板的電子元件(例如半導體晶片)之間且被使用在用以構成半導體裝置或其他電子裝置的中介層的中介層用基板。本發明係另外關於如上所示之中介層用基板之製造方法。
如眾所週知，半導體裝置係在例如多層電路基板般的配線基板(亦稱為構裝基板等)之上，裝載如IC晶片、LSI晶片般的半導體晶片所構成。此外，採用一種使用接合引線作為連接手段，俾以將配線基板與半導體晶片作電性連接的引線結合法(WB法)。
但是，若為WB法，作為連接手段加以使用的接合引線係具有機械強度弱、且必須要有寬廣配線空間等缺點，會有無法充分對應近來的高密度配線或裝置的小型化、薄型化等要求的問題。為解決如上所示之問題，近來，透過焊料凸塊，將如IC晶片、LSI晶片般的半導體晶片裝載在如多層電路基板般的配線基板之上的方法廣被 使用。該方法係被稱為覆晶(FC)法，以在半導體晶片形成FC連接用的焊料凸塊的方法而言，係採用例如使焊料在半導體晶片的電路形成面的鋁電極隆起，此外將該焊料加熱而以半球狀形成凸塊的方法、或將金線接合在鋁電極而形成小球狀的凸塊的方法等。此外，配線基板與半導體晶片之間例如以環氧樹脂般的絕緣性密封樹脂(亦被稱為底層填充材)予以密封，俾以提高裝置的機械強度且提高耐水性。
但是，在藉由FC法而以高密度形成配線的半導體裝置亦有其缺點。亦即，配線基板與半導體晶片係僅藉由焊料凸塊予以接合，因此若在半導體裝置，由下方或側面施加應力時，即使進行樹脂密封，亦會有半導體晶片由配線基板脫落的情形。此外，配線基板、半導體晶片、及底層填充材由於分別使線膨脹率為不同，因此因線膨脹率的不匹配，在配線基板或半導體晶片發生較大的翹曲，晶片破損或脫落、異常動作的發生即造成問題。此外，亦考慮以硬質材料構成配線基板來防止翹曲的問題，但是以最近的傾向而言，半導體晶片的基板係由薄且脆的材料形成，因此並非利用改善配線基板即可解決所有問題。
為解決該等問題，已提出一種例如在配線基板與半導體晶片之間介插中介層來構成半導體裝置的方法。
例如，在日本特開平11-288978號公報(專利文獻1)中係提出一種為了防止半導體晶片輕易地由配 線基板脫落，透過焊料凸塊，將半導體晶片載置在下面配備有供焊接用的電極的中介層之上的方法。若為該半導體裝置的情形，其特徵為：在中介層的側面在4個角(端面)，另外具有可焊接在配線基板的電極。
此外，在日本特開2000-31345號公報(專利文獻2)中，係提出一種為防止填充後的底層填充材硬化時對半導體晶片的表面(配線等)造成損傷，藉由焊料凸塊，將半導體晶片與中介層相連接，另外將中介層的電極墊連接在配線基板的方法。若為該半導體裝置的情形，其特徵為：由環氧樹脂系的密封樹脂、及分散在該密封樹脂的二氧化矽、氧化鋁等填充材來構成底層填充材，並且將填充材的分布密度在中介層之側調整為「密」、在半導體晶片之側調整為「疏」。
藉由以上方法，將中介層介插在配線基板與半導體晶片之間，達成構裝強度提升或防止晶片脫落等。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平11-288978號公報
〔專利文獻2〕日本特開2000-31345號公報
但是，以近來的傾向而言，因多功能化等， 晶片本身的大型化、高密度化不斷在進展，因此在由半導體裝置而來的放熱性會有問題。此外，若適用在必須進行半導體裝置間的高速訊號交換的超級電腦等時，在半導體裝置的高速對應性(良高頻特性)會有問題。
本發明係鑑於上述情形而研創者，目的在提供有用於半導體裝置的高放熱化、高速對應化(良高頻特性化)，半導體晶片等之裝載容易，而且可強固接合在配線基板或半導體晶片之中介層用基板及其製造方法。
本發明人等為解決上述課題而精心研究結果，發現藉由具有：單晶矽基板、及由選自藍寶石、氧化鋁、鑽石、氮化鋁、氮化矽之群組的至少1種所成之熱傳導性的絕緣層的中介層用基板，可達成半導體裝置的高放熱化、高速對應化(良高頻特性化)，包括其製造方法精心研究，以致完成本發明。
亦即，本發明係提供下列中介層用基板及其製造方法。
〔1〕一種中介層用基板，其係具有：單晶矽基板、及設在該單晶矽基板上之由藍寶石、氧化鋁、鑽石、氮化鋁或氮化矽所成之熱傳導性的絕緣層。
〔2〕如〔1〕所記載之中介層用基板，其中，上述絕緣層係由氧化鋁、鑽石、氮化鋁或氮化矽所成之化學蒸鍍膜或物理蒸鍍膜。
〔3〕如〔1〕所記載之中介層用基板，其中，上述絕緣層係由藍寶石、氧化鋁、氮化鋁或氮化矽的基板所成者。
〔4〕如〔3〕所記載之中介層用基板，其中，在上述單晶矽基板與絕緣層之間另外具有由氧化矽、氮化矽或氮氧化矽所成之含矽無機薄膜。
〔5〕一種中介層用基板之製造方法，其係在板狀的單晶矽母材上，以化學蒸鍍法或物理蒸鍍法形成由氧化鋁、鑽石、氮化鋁或氮化矽所成之絕緣層，接著，將上述單晶矽母材形成為單晶矽基板，獲得在單晶矽基板上具有熱傳導性的絕緣層的中介層用基板。
〔6〕如〔5〕所記載之中介層用基板之製造方法，其中，在上述絕緣層形成前，由上述單晶矽母材的表面注入離子而形成離子注入區域，且在絕緣層形成後，在該離子注入區域使單晶矽母材的一部分剝離，且將其殘留部分作為單晶矽基板者。
〔7〕一種中介層用基板之製造方法，其係在進行板狀的單晶矽母材、與由藍寶石、氧化鋁、氮化鋁或氮化矽所成之絕緣基板的貼合的面的至少任一者，形成由氧化矽、氮化矽或氮氧化矽所成之含矽無機薄膜，接著，將上述單晶矽母材與絕緣基板隔介該含矽無機薄膜相貼合，之後，將上述單晶矽母材形成為單晶矽基板，將上述絕緣基板形成為絕緣層，獲得在單晶矽基板上具有熱傳導性的絕緣層的中介層用基板。
〔8〕如〔7〕所記載之中介層用基板之製造方法，其中，上述含矽無機薄膜係以化學蒸鍍法或物理蒸鍍法所形成之由氧化矽、氮化矽或氮氧化矽所成之薄膜、或聚矽氮烷的加熱生成膜。
〔9〕如〔8〕所記載之中介層用基板之製造方法，其中，上述聚矽氮烷的加熱生成膜係形成含有聚矽氮烷的塗膜，進行將該塗膜加熱至600℃以上、1,200℃以下的燒成處理所形成之含矽無機薄膜。
〔10〕如〔9〕所記載之中介層用基板之製造方法，其中，上述燒成處理係在含有氧及/或水蒸氣的氣體環境下、含有氮的惰性氣體環境下、或減壓下進行。
〔11〕如〔8〕至〔10〕中任一者所記載之中介層用基板之製造方法，其中，上述聚矽氮烷為全氫聚矽氮烷。
〔12〕如〔7〕至〔11〕中任一者所記載之中介層用基板之製造方法，其中，進行由形成在上述單晶矽母材表面或單晶矽母材上的含矽無機薄膜表面注入離子而形成離子注入區域，在將上述單晶矽母材及絕緣基板，隔介含矽無機薄膜相貼合後，在上述離子注入區域使單晶矽母材的一部分剝離，且將其殘留部分作為單晶矽基板者。
〔13〕如〔12〕所記載之中介層用基板之製造方法，其中，進行由形成在上述絕緣基板表面或絕緣基板上的含矽無機薄膜表面注入離子而形成離子注入區域，在將上述單晶矽母材及絕緣基板，隔介含矽無機薄膜、或未隔介地相貼合後，在上述離子注入區域使絕緣基板的一部分剝 離，且將其殘留部分作為絕緣層者。
〔14〕如〔12〕所記載之中介層用基板之製造方法，其中，在將上述單晶矽母材與絕緣基板隔介含矽無機薄膜相貼合後，至少進行研磨來使上述絕緣基板的厚度變薄而形成為絕緣層者。
藉由本發明，可提供一種藉由形成為具有：單晶矽基板、及設在該單晶矽基板上之由藍寶石、氧化鋁、鑽石、氮化鋁或氮化矽所成之熱傳導性的絕緣層的構成，可達成半導體裝置的高放熱化、高速對應化(良高頻特性化)之有用的中介層用基板。此外，藉由本發明之中介層用基板之製造方法，可輕易地製造如上所述之中介層用基板。
1‧‧‧單晶矽基板
1A‧‧‧單晶矽母材
2、5‧‧‧離子注入區域
3‧‧‧含矽無機薄膜
4‧‧‧絕緣層
4A‧‧‧絕緣基板
6‧‧‧貼合基板(接合體)
7、8‧‧‧離子注入損傷層
10、20‧‧‧中介層用基板
圖1係顯示本發明之中介層用基板之製造方法中之製造工程之第1實施形態的概略圖，(a)係經離子注入的單晶矽母材的剖面圖，(b)係形成有絕緣層的單晶矽母材的剖面圖，(c)係顯示在離子注入區域使單晶矽母材剝離後的狀態的剖面圖，(d)係中介層用基板的剖面圖。
圖2係顯示本發明之中介層用基板之製造方法中之製造工程之第2實施形態的概略圖，(a)係形成有含矽無 機薄膜的單晶矽母材的剖面圖，(b)係經離子注入的單晶矽母材的剖面圖，(c)係經離子注入的絕緣基板的剖面圖，(d)係顯示將單晶矽母材與絕緣基板相貼合的狀態的剖面圖，(e)係顯示在離子注入區域使單晶矽母材及絕緣基板剝離後的狀態的剖面圖，(f)係中介層用基板的剖面圖。
圖3係顯示本發明之中介層用基板之製造方法中之製造工程之第3實施形態的概略圖，(a)係經離子注入的單晶矽母材的剖面圖，(b)係形成有含矽無機薄膜的絕緣基板的剖面圖，(c)係經CMP研磨的絕緣基板的剖面圖，(d)係顯示將單晶矽母材與絕緣基板相貼合的狀態的剖面圖，(e)係顯示藉由研磨，使絕緣基板薄化的狀態的剖面圖，(f)係顯示在離子注入區域使單晶矽母材剝離後的狀態的剖面圖，(g)係中介層用基板的剖面圖。
以下說明本發明之中介層用基板之製造方法之實施形態。其中，在圖1~圖3中，構成為相同者係標註相同符號。
〔第1實施形態〕
根據圖1，說明本發明之中介層用基板之製造方法中之製造工程之第1實施形態。
本發明之中介層用基板之製造方法係如圖1所示，以對單晶矽母材的氫離子(稀有氣體離子)注入工程(工程11)、絕緣層形成工程(工程12)、薄化(剝離)處理工程(工程13)、損傷層去除工程(工程14)的順序進行處理。
(工程11：對單晶矽母材的氫離子(稀有氣體離子)注入工程)
首先，由板狀的單晶矽母材1A的表面注入氫離子或稀有氣體(亦即氦、氖、氬、氪、氙、氡)離子，在母材中形成離子注入區域2(圖1(a))。
在此，單晶矽母材1A係中介層用基板的基底基板用母材，未特別限定，例如為將藉由柴可斯基(CZ)法所育成的單結晶進行切片所得者，若為例如直徑為100~300mm、導電型為P型或N型、電阻率為10Ω．cm程度者亦可，惟以儘可能為高電阻者為適合。由處理性及後述之薄化容易度的兼顧來看，單晶矽母材1A的板厚係以100~700μm為佳。
離子注入區域2的形成方法並未特別限定，例如以可由單晶矽母材1A的表面，以所希望的深度形成離子注入區域2般的注入能量，注入預定線量的氫離子或稀有氣體離子。以此時的條件而言，例如注入能量可形成為1~10MeV，注入線量可形成為2×1016~3×1017/cm2。以所被注入的氫離子而言，以2×1016~3×1017(atoms/ cm2)的摻雜量的氫離子(H+)、或1×1016~2×1016(atoms/cm2)的摻雜量的氫分子離子(H2 +)為佳。特佳為6×1016~8×1016(atoms/cm2)的摻雜量的氫離子(H+)、或3×1016~4×1016(atoms/cm2)的摻雜量的氫分子離子(H2 +)。
從經離子注入的基板表面至離子注入區域2的深度(亦即離子植入深度)係與作為中介層用基板的單晶矽基板1的所希望厚度相對應者，較佳為20~400μm，更佳為100μm左右。
(工程12：絕緣層形成工程)
接著，在單晶矽母材1A的離子注入面上，以化學蒸鍍法或物理蒸鍍法，形成由氧化鋁、鑽石、氮化鋁或氮化矽所成之具有熱傳導性的絕緣層4(圖1(b))。
化學蒸鍍法及物理蒸鍍法只要可形成具有高熱傳導性且高電性絕緣性的無機薄膜，並未特別限制，例如以化學蒸鍍法而言，可為微波電漿CVD法、高頻電漿CVD法、高密度電漿CVD法等任一者。此外，以物理蒸鍍法而言，亦可為離子鍍著法或濺鍍法等任一者。
絕緣層4的膜厚係以0.1~100μm為佳，以1~10μm為更佳。若低於下限的膜厚時，會有無法確保所需絕緣性之虞，若超出上限的膜厚時，則會有因膜的內部應力，基板的形狀惡化的情形。
(工程13：薄化(剝離)處理工程)
接著，對單晶矽母材1A中經離子注入的部分賦予熱能量、機械能量或光能量，沿著離子注入區域2，使單晶矽母材1A的一部分剝離，將絕緣層4側的殘留部分作為單晶矽基板1(圖1(c))。其中，剝離係以藉由沿著離子注入區域2而從單晶矽母材1A的一端朝向另一端的裂開所致者為佳。
以剝離處理而言，若將選自以下方法的1個手法或2個以上的手法加以組合來進行剝離即可：例如進行較佳為200℃以上、更佳為250~350℃的加熱，對經離子注入的部分施加熱能量而在經離子注入的部分發生微少的泡沫體，藉此進行剝離的方法；或經離子注入的部分因上述熱處理而被脆化，因此在該脆化部分適當選擇使例如1MPa以上、5MPa以下的晶圓不會破損般的壓力，施加如將氣體或液體等流體的噴流噴吹的衝擊力般的機械能量來進行剝離的方法；照射因經離子注入的部分成為非晶狀態而被非晶部分所吸收的波長的光，且使其吸收光能量而由離子注入界面進行剝離的方法等。
(工程14：離子注入損傷層去除工程)
接著，在單晶矽基板1之與絕緣層4為相反面，將因上述離子注入受到損傷而產生結晶缺陷的層去除。
在此，離子注入損傷層的去除較佳為藉由濕式蝕刻或乾式蝕刻進行。以濕式蝕刻而言，例如在KOH 溶液、NH4OH溶液、NaOH溶液、CsOH溶液、由氨水(28質量%)、過氧化氫水(30~35質量%)、水(剩餘部分)所成之SC-1溶液、EDP(乙二胺-鄰苯二酚)溶液、TMAH(氫氧化四甲銨)溶液、肼溶液之中，使用至少1個蝕刻溶液即可。此外，以乾式蝕刻而言，係列舉例如在氟系氣體中曝曬單晶矽基板1的基板面來進行蝕刻的反應性氣體蝕刻、或藉由電漿將氟系氣體離子化、自由基化而將上述基板面進行蝕刻的反應性離子蝕刻等。
此外，在本工程中成為去除對象的區域係至少拘泥於結晶缺陷的單晶矽基板1的離子注入損傷層7全部，單晶矽基板1表層係較佳為120nm以上的厚度份，更佳為150nm以上的厚度份。
最後若將單晶矽基板1的基板面進行鏡面加工即可。具體而言，在單晶矽基板1的基板面施行化學機械研磨(CMP研磨)而加工為鏡面。在此若為被使用在矽晶圓之平坦化等之以往週知的CMP研磨即可。其中，亦可利用該CMP研磨，兼去除上述離子注入損傷層。
經由以上工程，可製造在單晶矽基板1上積層有絕緣層4的中介層用基板10(圖1(d))。該中介層用基板10的厚度並未特別限定，由處理的關係來看，一般的SEMI規格/JEIDA規格附近者較容易處理，故較為理想。
其中，在本實施形態中，係說明使用離子注入剝離法作為將單晶矽母材1A薄化而得單晶矽基板1的 方法者，惟並非限定於此，亦可使用例如研削、拋光加工、研磨等機械式手法或蝕刻等化學式手法、或將該等組合的手法，來將單晶矽母材1A薄化。
〔第2實施形態〕
根據圖2，說明本發明之中介層用基板之製造方法中之製造工程之第2實施形態。
本發明之中介層用基板之製造方法係如圖2所示，以對單晶矽母材的含矽無機薄膜形成工程(工程21)、對單晶矽母材的氫離子(稀有氣體離子)注入工程(工程22)、對絕緣基板的氫離子(稀有氣體離子)注入工程(工程23)、單晶矽母材及/或絕緣基板的表面活性化處理工程(工程24)、單晶矽母材與絕緣基板的貼合工程(工程25)、薄化(剝離)處理工程(工程26)、損傷層去除工程(工程27)的順序進行處理。
(工程21：對單晶矽母材的含矽無機薄膜形成工程)
首先，在單晶矽母材1A中，在與絕緣基板4A進行貼合的面形成含矽無機薄膜3(圖2(a))。
在此，單晶矽母材1A係與第1實施形態中所示者為相同。
含矽無機薄膜3係由氧化矽、氮化矽或氮氧化矽所成之薄膜，以化學蒸鍍膜、物理蒸鍍膜或聚矽氮烷的加熱生成膜為佳。該等膜只要在後述之基板彼此的貼合 後未剝離，而藉由製造過程中的熱處理，在與基板界面之間不會產生孔隙等，即可為任意者，若由各自的膜的性質、成本、純度等來選擇成膜方法即可。
例如，化學蒸鍍膜若藉由減壓CVD法或微波電漿CVD法、高頻電漿CVD法、高密度電漿CVD法等來形成即可，物理蒸鍍膜係若藉由離子鍍著法或濺鍍法等來形成即可。其中，所成膜的含矽無機薄膜3表面的平滑性若在後述之貼合中為不足時，視需要，藉由CMP研磨或化學蝕刻等來改善平滑性即可。
此外，作為含矽無機薄膜3的聚矽氮烷的加熱生成膜係如下形成。
首先在單晶矽母材1A上形成含有聚矽氮烷的塗膜。此時，使用在用以形成含有聚矽氮烷的塗膜的塗佈組成物係形成為含有聚矽氮烷及溶媒者。
以聚矽氮烷而言，以一般式-(SiH2NH)n-所表示的全氫聚矽氮烷由於殘留在轉化後膜中的不純物少，故較為理想。
此外，以溶媒而言，若為與全氫聚矽氮烷相混而不會起反應的溶媒即可，可使用如甲苯、二甲苯、二丁醚、二乙醚、THF(tetrahydrofuran，四氫呋喃)、PGME(propylene glycol methoxy ether，丙二醇甲醚)、PGMEA(propylene glycol ether monomethyl acetate，丙二醇單甲基醚酯)、己烷般的芳香族溶媒、脂肪族溶媒、乙醚系溶媒。
溶媒中的聚矽氮烷的濃度係以1~30質量%為佳，3~20質量%為更佳。若未達1質量%，塗佈後的膜厚變薄，會有改善基板(單晶矽母材1A或絕緣基板4A)的表面粗糙度的效果不足之虞，若超過30質量%，會有溶液安定性降低的情形。
以上述塗佈組成物的塗佈方法而言，係可使用噴塗(spray coating)、旋塗(spin coating)、浸塗(dip coating)、輥塗(roll coating)、網版印刷、狹縫塗佈等周知方法。
所塗佈的厚度係依進行塗佈之基板表面的粗糙度或段差的程度、作為半導體裝置所被要求的埋入層的厚度而決定，以較佳厚度而言，為5nm~10μm左右。若以1次塗佈未形成時，亦可反覆塗佈來進行積層。
塗佈後為了去除溶媒，以50~200℃左右乾燥1分鐘~2小時而形成為塗膜。
接著，進行將上述塗膜，以600℃以上、1,200℃以下進行加熱的燒成處理，且使塗膜的聚矽氮烷轉化成SiO2或SiN而形成為含矽無機薄膜3。
若將聚矽氮烷轉化成SiO2時，在含有氧及/或水蒸氣的氣體環境下，以600℃以上、1,200℃以下的加熱溫度，較佳為800℃以上、1,000℃以下的加熱溫度進行燒成處理。若加熱溫度未達600℃，例如以450℃進行處理時，聚矽氮烷骨架係被轉化成矽氧烷骨架，但是殘留矽醇基，與矽的熱氧化膜相比，以絕緣耐性而言，會有漏電 流變得較高的情形。此外，雖然有加熱溫度愈高，含矽無機薄膜3的表面粗糙度愈被改善的傾向，但是若超過1,200℃，會有SiO2變性之虞。
若將聚矽氮烷轉化成SiN時，在含氮的惰性氣體環境或減壓真空下，以600℃以上、1,200℃以下的加熱溫度，較佳為在減壓真空下，以800℃以上、1,000℃以下的加熱溫度進行燒成處理。若加熱溫度未達600℃，會有並未進行轉化至SiN的情形。此外，會呈加熱溫度愈高，含矽無機薄膜3的表面粗糙度愈被改善的傾向，但是若超過1,200℃，會有SiN變性之虞。
燒成處理時間較佳為10秒~12小時，更佳為1分鐘~1小時。若處理時間比10秒為更短時，會有來自聚矽氮烷的轉化反應不充分之虞，若比12小時為更長時，則會有造成燒成處理成本增加的情形。
藉由以上燒成處理，可在單晶矽母材1A之進行貼合的面形成含矽無機薄膜3。
含矽無機薄膜3的厚度係以10nm~10μm為佳，以100nm~1μm為更佳。若未達厚度10nm，會有基板的表面粗糙度改善效果不充分之虞，若超出10μm，因與單晶矽基板的熱膨脹率的差異而發生翹曲而會有成為不適用的情形。
該含矽無機薄膜3係具有與習知之矽熱氧化膜為相同程度的絕緣耐性。此外，藉此，無須研磨含矽無機薄膜3表面，即可形成為平滑成以保持燒成處理時的厚 度來進行貼合的程度的表面。其中，保持燒成處理時的厚度的含矽無機薄膜3意指未進行研磨或蝕刻等使表面粗糙度改變的處理，容許後述之表面活性化處理。但是，並非為萬一表面平滑性不足以貼合時，會妨礙進行研磨、蝕刻等處理者。
其中，在後述之絕緣基板4A亦可同樣地形成含矽無機薄膜3。該含矽無機薄膜3係在中介層用基板20中成為單晶矽基板1與絕緣層4之間的中間層，可改善耐熱衝擊性、密接性。
(工程22：對單晶矽母材的氫離子(稀有氣體離子)注入工程)
接著，由單晶矽母材1A的含矽無機薄膜3形成面表面注入氫離子或稀有氣體(亦即氦、氖、氬、氪、氙、氡)離子，在基板中形成離子注入區域2(圖2(b))。該離子注入條件係與第1實施形態中所示者相同。
藉此，由經離子注入的基板表面至離子注入區域2的深度(亦即離子植入深度)較佳為20~400μm，更佳為100μm左右。
(工程23：對絕緣基板的氫離子(稀有氣體離子)注入工程)
由在絕緣基板4A中與單晶矽母材1A相貼合的表面，注入氫離子或稀有氣體(亦即氦、氖、氬、氪、氙、 氡)離子，在基板中形成離子注入區域5(圖2(c))。
絕緣基板4A係本發明之中介層用基板20中成為絕緣層4的母材，由藍寶石、氧化鋁、氮化鋁或氮化矽所成之基板。絕緣基板4A的組成、純度、結晶組織等只要可確保高熱傳導性及高電性絕緣性來作為絕緣層，則亦可為任意者。
該離子注入條件基本上與單晶矽母材1A的離子注入條件為相同，注入能量係設為1~10MeV。
由經離子注入的基板表面至離子注入區域5的深度(亦即離子植入深度)係對應設在單晶矽基板1上的絕緣層4的所希望的厚度者，較佳為1~100μm，更佳為10μm左右。
(工程24：單晶矽母材及/或絕緣基板的表面活性化處理工程)
貼合前，對單晶矽母材1A的含矽無機薄膜3表面、與絕緣基板4A之經離子注入的面(或形成在其上的含矽無機薄膜表面)的雙方或單方施行表面活性化處理。
表面活性化處理係藉由基板表面的髒污去除、或使反應性高的懸空鍵(dangling bond)露出，或在該懸空鍵賦予OH基，藉此達成活性化者，藉由利用例如電漿處理或離子束照射所為之處理來進行。
以電漿進行處理時，例如在真空腔室中載置單晶矽母材1A及/或絕緣基板4A，導入電漿用氣體之 後，在100W左右的高頻電漿曝曬5~10秒左右，將表面進行電漿處理。以電漿用氣體而言，係可使用氫氣、氮氣、氧氣、氬氣、或該等的混合氣體或氫氣與氦氣的混合氣體等。藉由該處理，單晶矽母材1A(含矽無機薄膜3)及/或絕緣基板4A的表面的有機物被去除，表面的OH基更加增加而活性化。
此外，藉由離子束照射所為之處理係將使用在電漿處理中所使用的氣體的離子束照射在單晶矽母材1A(含矽無機薄膜3)及/或絕緣基板4A而將表面進行濺鍍的處理，與上述同樣地，可去除表面髒污或使懸空鍵露出來增加結合力。
(工程25：單晶矽母材與絕緣基板的貼合工程)
接著，將單晶矽母材1A的含矽無機薄膜3表面、與絕緣基板4A之經離子注入的表面進行貼合(圖2(d))。此時，若一面加熱至150~200℃左右一面進行貼合即可。以下將該接合體稱為貼合基板6。若單晶矽母材1A的含矽無機薄膜3表面與絕緣基板4A的離子注入面的表面的至少一方被活性化處理，即可更強力接合。
貼合後，對貼合基板6加熱來進行熱處理(第2熱處理)。藉由該熱處理，單晶矽母材1A與絕緣基板4A之隔介含矽無機薄膜3的結合被強化。此時的熱處理係選擇貼合基板6不會因單晶矽母材1A與絕緣基板4A的熱膨率的差的影響(熱應力)而破損的溫度。該熱 處理溫度以300℃以下為佳，較佳為150~250℃，更佳為150~200℃。此外，熱處理的時間為例如1~24小時。
(工程26：薄化(剝離)處理工程)
接著，對貼合基板6中的單晶矽母材1A及絕緣基板4A之經離子注入的部分賦予熱能量、機械能量或光能量，使其沿著離子注入區域2、5剝離，將單晶矽母材1A的含矽無機薄膜3側的一部分殘留作為單晶矽基板1，將絕緣基板4A的含矽無機薄膜3側的一部分殘留作為絕緣層4(圖2(e))。亦即，使單晶矽母材1A的厚度變薄(薄化)，形成為厚度為100~700μm左右的單晶矽基板1，使絕緣基板4A的厚度變薄(薄化)，而形成為厚度為1~100μm左右的絕緣層4。
其中，剝離較佳為藉由沿著離子注入區域2、5，由貼合基板6的一端朝向另一端的裂開所致者。
以剝離處理而言，若將選自以下方法的1個手法或2個以上的手法加以組合來進行剝離即可：例如進行較佳為200℃以上、更佳為300~600℃的加熱，對經離子注入的部分施加熱能量而在經離子注入的部分發生微少的泡沫體，藉此進行剝離的方法；或經離子注入的部分因上述熱處理而被脆化，因此在該脆化部分適當選擇使例如1MPa以上、5MPa以下的晶圓不會破損般的壓力，施加如將氣體或液體等流體的噴流噴吹的衝擊力般的機械能量來進行剝離的方法；照射因經離子注入的部分成為非晶狀態 而被非晶部分所吸收的波長的光，且使其吸收光能量而由離子注入界面進行剝離的方法等。
此外，可同時進行單晶矽母材1A中的剝離處理與絕緣基板4A中的剝離處理，亦可分別進行。
(工程27：損傷層去除工程)
接著，在單晶矽基板1與絕緣層4的各自的表層中，將因上述離子注入受到損傷而產生結晶缺陷的層(離子注入損傷層7、8)去除。
在此，離子注入損傷層7、8的去除較佳為藉由研磨或濕式蝕刻或乾式蝕刻進行。以濕式蝕刻而言，例如在KOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、由氨水(28質量%)、過氧化氫水(30~35質量%)、水(剩餘部分)所成之SC-1溶液、EDP(乙二胺-鄰苯二酚)溶液、TMAH(氫氧化四甲銨)溶液、肼溶液之中，使用至少1個蝕刻溶液來進行即可。此外，以乾式蝕刻而言，係列舉例如在氟系氣體中曝曬離子注入損傷層7、8來進行蝕刻的反應性氣體蝕刻、或藉由電漿而將氟系氣體離子化、自由基化而將離子注入損傷層7、8進行蝕刻的反應性離子蝕刻等。
此外，在本工程中成為去除對象的區域係至少拘泥於結晶缺陷的離子注入損傷層7、8全部，單晶矽基板1、絕緣層4表層之較佳為120nm以上的厚度份，更佳為150nm以上的厚度份。
最後，將單晶矽基板1及/或絕緣層4表面進行鏡面加工。具體而言，若施行化學機械研磨(CMP研磨)而加工成鏡面即可。在此若為矽晶圓的平坦化等所使用的以往周知的CMP研磨即可。其中，亦可利用該CMP研磨來兼去除上述離子注入損傷層。
經由以上工程，可製造在單晶矽基板1上積層有含矽無機薄膜3、及由高電性絕緣性、高熱傳導性的無機材料所成之絕緣層4的中介層用基板20(圖2(f))。
〔第3實施形態〕
根據圖3，說明本發明之中介層用基板之製造方法中之製造工程之第3實施形態。
本發明之中介層用基板之製造方法係如圖3所示，以對單晶矽母材的氫離子(稀有氣體離子)注入工程(工程31)、對絕緣基板的含矽無機薄膜形成工程(工程32)、含矽無機薄膜的研磨工程(工程33)、單晶矽母材及/或絕緣基板的表面活性化處理工程(工程34)、單晶矽母材與絕緣基板的貼合工程(工程35)、薄化(研磨)處理工程(工程36)、薄化(剝離)處理工程(工程37)、損傷層去除工程(工程38)的順序進行處理。
(工程31：對單晶矽母材的氫離子(稀有氣體離子)注 入工程)
首先，由單晶矽母材1A的貼合面表面注入氫離子或稀有氣體(亦即氦、氖、氬、氪、氙、氡)離子，在基板中形成離子注入區域2(圖3(a))。在此，單晶矽母材1A及離子注入區域2係與第1、2實施形態中所示者為相同。
(工程32：對絕緣基板的含矽無機薄膜形成工程)
接著，在絕緣基板4A中在與單晶矽母材1A進行貼合的面形成含矽無機薄膜3(圖3(b))。在此，絕緣基板4A及含矽無機薄膜3係與第2實施形態中所示者為相同。
(工程33：含矽無機薄膜的研磨工程)
接著，針對絕緣基板4A上的含矽無機薄膜3表面，進行使其平坦化的研磨(圖3(c))。研磨處理較佳為化學機械研磨(CMP研磨)。此係平坦化成可進行後述之與單晶矽母材1A的貼合的程度者，例如以表面粗糙度Ra(算術平均粗糙度)，平坦化成0.1~5nm左右。其中，若含矽無機薄膜3為上述聚矽氮烷的加熱生成膜時，亦可省略該研磨工程。
(工程34：單晶矽母材及/或絕緣基板的表面活性化處理工程)
貼合前，在單晶矽母材1A之經離子注入的面、與絕緣基板4A之含矽無機薄膜3表面之雙方或單方施行表面活性化處理。表面活性化處理係與第2實施形態中所示者為相同。
(工程35：單晶矽母材與絕緣基板的貼合工程)
接著，將單晶矽母材1A之經離子注入的表面與絕緣基板4A之含矽無機薄膜3表面貼合而形成為貼合基板6(圖3(d))。貼合條件係與第2實施形態中所示者為相同。
(工程36：薄化(研磨)處理工程)
接著，將貼合基板6中的絕緣基板4A進行研磨，殘留絕緣基板4A的含矽無機薄膜3側的一部分作為絕緣層4(圖3(e))。亦即，使絕緣基板4A的厚度變薄(薄化)，厚度成為5~10μm左右的絕緣層4。其中，在此之絕緣基板4A的薄化並非僅限定於研磨，若使用研削、拋光加工、研磨等機械手法或蝕刻等化學手法、或將該等組合的手法即可。
(工程37：薄化(剝離)處理工程)
接著，對貼合基板6中之單晶矽母材1A之經離子注入的部分賦予熱能量、機械能量或光能量，使其沿著離子注入區域2剝離，將單晶矽母材1A之含矽無機薄膜3側 的一部分殘留作為單晶矽基板1(圖3(f))。亦即，使單晶矽母材1A的厚度變薄(薄化)，形成為厚度為20~100μm左右的單晶矽基板1。剝離處理條件係與第2實施形態中所示者為相同。
(工程38：損傷層去除工程)
接著，在單晶矽基板1的表層中，將因上述離子注入受到損傷而產生結晶缺陷的層(離子注入損傷層7)去除。去除條件係與第2實施形態中所示者相同。
最後，將單晶矽基板1表面進行鏡面加工。具體而言，若施行化學機械研磨(CMP研磨)而加工成鏡面即可。
經由以上工程，可製造在單晶矽基板1上積層有含矽無機薄膜3、及由高電性絕緣性、高熱傳導性的無機材料所成之絕緣層4的中介層用基板20(圖3(g))。
若將如以上所得之中介層用基板10、20適用在半導體裝置時，可達成該半導體裝置的高放熱化、高速對應化(良高頻特性化)。
[實施例]
以下列舉實施例及比較例，更具體說明本發明，惟本發明並非限定於該等。
〔實施例1〕
以下列程序製作評估用試樣。
以摻雜量6.0×1016atoms/cm2注入氫離子在6吋單晶矽母材(厚度625μm)。
接著，在該單晶矽母材的離子注入面，以平均粒徑500nm的鑽石粉生成鑽石的核之後，以CVD法形成鑽石層作為絕緣層。詳言之，使用氫氣、甲烷氣體作為原料氣體，以微波電漿CVD裝置，以壓力130Torr、微波電力5kW處理3小時來製作鑽石膜。此時的鑽石層的厚度為1000nm。
接著，在上述單晶矽母材的離子注入區域進行剝離處理，可得在厚度100μm的單晶矽基板之上具有厚度1μm的鑽石層(鑽石/單晶矽)的積層基板(中介層用基板)。
〔實施例2〕
以下列程序製作評估用試樣。
將在溶媒正二丁醚含有全氫聚矽氮烷20質量%的溶液(Sanwa化學製托雷斯麥(音譯)、型號ANN120-20)2mL旋塗在6吋單晶矽母材(與實施例1為相同者)上，以150℃加熱3分鐘來去除溶媒。之後，進行大氣中以800℃加熱3分鐘的燒成處理，使塗膜轉化成SiO2膜(含矽無機薄膜)。燒成處理後的膜厚為100nm。
接著，由該單晶矽母材的SiO2膜形成面，以摻雜量 6.0×1016atoms/cm2注入氫離子。此時的離子植入深度為100μm。
此外，由另外準備的6吋藍寶石基板(厚度625μm)的其中一面，以摻雜量6.0×1016atoms/cm2注入氫離子。此時的離子植入深度為10μm。
接著，將單晶矽母材的SiO2膜形成面與藍寶石基板的離子注入面進行電漿處理之後，將兩者以隔介SiO2膜的方式進行貼合、積層。
接著，在該貼合基板的單晶矽母材及藍寶石基板各自的氫離子注入區域分別使其剝離，獲得在厚度100μm的單晶矽基板之上，依序積層厚度100nm的SiO2膜、厚度10μm的藍寶石層(藍寶石/SiO2/單晶矽)的積層基板(中介層用基板)。
〔實施例3〕
以接下來的程序製作評估用試樣。
首先，由6吋單晶矽母材(與實施例1為相同者)的其中一面，以摻雜量6.0×1016atoms/cm2注入氫離子。此時的離子植入深度為100μm。
接著，在另外準備的氮化矽燒結基板(厚度400μm品、日本精密陶瓷公司製)的其中一面，以熱CVD法形成厚度100nm的氮化矽膜(含矽無機薄膜)，將該氮化矽膜另外以CMP研磨超平坦化成表面粗糙度Ra=0.2nm。
接著，將單晶矽母材的離子注入面與氮化矽燒結基 板，以隔介氮化矽膜的方式進行貼合、積層。
接著，將氮化矽燒結基板研磨至成為厚度10μm為止。此外，在單晶矽母材的氫離子注入區域使其剝離，獲得在厚度100μm的單晶矽基板之上，依序積層厚度100nm的氮化矽膜、厚度10μm的氮化矽層(氮化矽/氮化矽/單晶矽)的積層基板(中介層用基板)。
〔比較例1〕
在實施例2中，將SiO2膜(含矽無機薄膜)的燒成溫度變更為450℃，除此之外係與實施例2同樣地製作積層基板。
〔評估方法及結果〕 <接合性及熱處理後的剝落．孔隙發生有無的確認>
將如以上所得之積層基板的試樣，在N2氣體環境下進行1,000℃的加熱處理，確認由接合界面(關於實施例1，係單晶矽基板與鑽石膜的界面，關於實施例2、3及比較例1，係含矽無機薄膜與單晶矽基板或絕緣層的界面)的剝落或孔隙發生的有無。其中，接合界面中的剝落或孔隙發生的有無係以超音波顯微鏡進行調查。結果，關於比較例1，亦即燒成溫度450℃的SiO2膜，係在接合界面發現明顯的孔隙發生。另一方面，關於實施例1~3，係在接合界面未發現剝落或孔隙的發生。在比較例1中，SiO2膜中的矽醇基的縮合或膜中的水分藉由接合用的熱處理而 形成為氣體，由於被擴散/保持在接合界面，因此生成孔隙。
接著，使用所製作的實施例1~3、比較例1的積層基板、作為參考用的單晶矽基板厚度100μm，藉由使用CO2雷射或YAG雷射的雷射加工，形成貫穿孔(開口部)。在如上所得之開口部，以成為銅為5μm、鎳為3μm、Au為0.1μm的各自的厚度的方式，藉由電解鍍敷獲得導體層、導體電路。之後，藉由將積層基板裁斷成預定尺寸，獲得經小片化的中介層。
在如上所得之中介層，藉由覆晶工法，將150μm厚且10×10mm的尺寸的半導體元件2個相連接。上述半導體元件所形成的連接用凸塊係由錫、銀所成之無鉛焊料，尺寸為 100μm，凸塊間距為200μm。在藉由覆晶工法所連接的半導體元件與中介層之間的空隙，係藉由毛細填充法填充底層填充材(住友電木(Sumitomo Bakelite)公司製CRP-4152D)且使其硬化。此外，在設於半導體元件裝載部外周的導體墊上形成預定個數的 500μm的焊球，藉此獲得裝載有2個半導體元件的半導體封裝體。
如上所得之半導體封裝體係被裝載在預定的印刷配線板來供進行作為半導體裝置的動作確認試驗，關於實施例1~3，確認在作為半導體裝置的動作沒有任何問題，可進行高速動作。其中，高速動作性係藉由雙脈衝法進行評估。
此外，比較例1及單晶矽基板者係高速動作性不良。
此外，關於實施例1~3、比較例1及單晶矽基板，以下列條件測定熱傳導率及體積固有電阻值。
<熱傳導率的測定>
依據JIS R2618所記載的瞬態熱線法(探針法)，以熱傳導測定計(QTM-500：京都電子工業股份有限公司)測定熱傳導率。
<體積固有電阻值測定>
根據JIS K6249進行測定。
將以上結果顯示於表1。
其中，以上係以將本發明顯示於圖示之實施形態來進行說明，惟本發明並非限定於圖示所示之實施形態，亦可在其他實施形態、追加、變更、刪除等為該領域熟習該項技術者可思及的範圍內作變更，在任何態樣中，只要達成本發明之作用效果，亦包含在本發明之範圍。
1‧‧‧單晶矽基板
1A‧‧‧單晶矽母材
2‧‧‧離子注入區域
4‧‧‧絕緣層
7‧‧‧離子注入損傷層
10‧‧‧中介層用基板

Claims (14)

  1. 一種中介層用基板，其係具有：單晶矽基板、及設在該單晶矽基板上之由藍寶石、氧化鋁、鑽石、氮化鋁或氮化矽所成之熱傳導性的絕緣層。
  2. 如申請專利範圍第1項之中介層用基板，其中，上述絕緣層係由氧化鋁、鑽石、氮化鋁或氮化矽所成之化學蒸鍍膜或物理蒸鍍膜。
  3. 如申請專利範圍第1項之中介層用基板，其中，上述絕緣層係由藍寶石、氧化鋁、氮化鋁或氮化矽的基板所成者。
  4. 如申請專利範圍第3項之中介層用基板，其中，在上述單晶矽基板與絕緣層之間另外具有由氧化矽、氮化矽或氮氧化矽所成之含矽無機薄膜。
  5. 一種中介層用基板之製造方法，其係在板狀的單晶矽母材上，以化學蒸鍍法或物理蒸鍍法形成由氧化鋁、鑽石、氮化鋁或氮化矽所成之絕緣層，接著，將上述單晶矽母材形成為單晶矽基板，獲得在單晶矽基板上具有熱傳導性的絕緣層的中介層用基板。
  6. 如申請專利範圍第5項之中介層用基板之製造方法，其中，在上述絕緣層形成前，由上述單晶矽母材的表面注入離子而形成離子注入區域，且在絕緣層形成後，在該離子注入區域使單晶矽母材的一部分剝離，且將其殘留部分作為單晶矽基板者。
  7. 一種中介層用基板之製造方法，其係在進行板狀的 單晶矽母材、與由藍寶石、氧化鋁、氮化鋁或氮化矽所成之絕緣基板的貼合的面的至少任一者，形成由氧化矽、氮化矽或氮氧化矽所成之含矽無機薄膜，接著，將上述單晶矽母材與絕緣基板隔介該含矽無機薄膜相貼合，之後，將上述單晶矽母材形成為單晶矽基板，將上述絕緣基板形成為絕緣層，獲得在單晶矽基板上具有熱傳導性的絕緣層的中介層用基板。
  8. 如申請專利範圍第7項之中介層用基板之製造方法，其中，上述含矽無機薄膜係以化學蒸鍍法或物理蒸鍍法所形成之由氧化矽、氮化矽或氮氧化矽所成之薄膜、或聚矽氮烷的加熱生成膜。
  9. 如申請專利範圍第8項之中介層用基板之製造方法，其中，上述聚矽氮烷的加熱生成膜係形成含有聚矽氮烷的塗膜，進行將該塗膜加熱至600℃以上、1,200℃以下的燒成處理所形成之含矽無機薄膜。
  10. 如申請專利範圍第9項之中介層用基板之製造方法，其中，上述燒成處理係在含有氧及/或水蒸氣的氣體環境下、含有氮的惰性氣體環境下、或減壓下進行。
  11. 如申請專利範圍第8項至第10項中任一項之中介層用基板之製造方法，其中，上述聚矽氮烷為全氫聚矽氮烷。
  12. 如申請專利範圍第7項之中介層用基板之製造方法，其中，進行由形成在上述單晶矽母材表面或單晶矽母材上的含矽無機薄膜表面注入離子而形成離子注入區域， 在將上述單晶矽母材及絕緣基板，隔介含矽無機薄膜相貼合後，在上述離子注入區域使單晶矽母材的一部分剝離，且將其殘留部分作為單晶矽基板者。
  13. 如申請專利範圍第12項之中介層用基板之製造方法，其中，進行由形成在上述絕緣基板表面或絕緣基板上的含矽無機薄膜表面注入離子而形成離子注入區域，在將上述單晶矽母材及絕緣基板，隔介含矽無機薄膜、或未隔介地相貼合後，在上述離子注入區域使絕緣基板的一部分剝離，且將其殘留部分作為絕緣層者。
  14. 如申請專利範圍第12項之中介層用基板之製造方法，其中，在將上述單晶矽母材與絕緣基板隔介含矽無機薄膜相貼合後，至少進行研磨來使上述絕緣基板的厚度變薄而形成為絕緣層者。
TW102144810A 2012-12-07 2013-12-06 中介層用基板及其製造方法 TW201442168A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268682 2012-12-07

Publications (1)

Publication Number Publication Date
TW201442168A true TW201442168A (zh) 2014-11-01

Family

ID=50883298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144810A TW201442168A (zh) 2012-12-07 2013-12-06 中介層用基板及其製造方法

Country Status (3)

Country Link
JP (3) JP6137196B2 (zh)
TW (1) TW201442168A (zh)
WO (1) WO2014087877A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106661758A (zh) * 2014-08-08 2017-05-10 住友电气工业株式会社 制造金刚石的方法、金刚石、金刚石复合基板、金刚石接合基板和工具
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106573443B (zh) * 2014-08-01 2018-09-25 Ａｇｃ株式会社 带无机膜的支撑基板及玻璃层叠体、以及它们的制造方法及电子器件的制造方法
FR3028050B1 (fr) * 2014-10-29 2016-12-30 Commissariat Energie Atomique Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes
CN109891747B (zh) * 2016-11-11 2023-07-14 信越化学工业株式会社 复合基板、表面弹性波器件及复合基板的制造方法
JP6894754B2 (ja) * 2017-05-10 2021-06-30 ローム株式会社 半導体装置
JP2019220647A (ja) * 2018-06-22 2019-12-26 株式会社アルバック 表面処理方法、プリント配線板の製造方法、および、表面処理装置
JP7404665B2 (ja) * 2019-06-07 2023-12-26 Ｔｏｐｐａｎホールディングス株式会社 フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160365A (ja) * 1986-12-24 1988-07-04 Sumitomo Electric Ind Ltd 半導体装置用絶縁基板
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
JP2005086089A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp ３次元デバイスの製造方法
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4728030B2 (ja) * 2005-04-14 2011-07-20 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2012138463A (ja) * 2010-12-27 2012-07-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの評価方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106661758A (zh) * 2014-08-08 2017-05-10 住友电气工业株式会社 制造金刚石的方法、金刚石、金刚石复合基板、金刚石接合基板和工具
US10584428B2 (en) 2014-08-08 2020-03-10 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool
US11371139B2 (en) 2014-08-08 2022-06-28 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法

Also Published As

Publication number Publication date
JP2017038091A (ja) 2017-02-16
JP6252656B2 (ja) 2017-12-27
WO2014087877A1 (ja) 2014-06-12
JP6137196B2 (ja) 2017-05-31
JPWO2014087877A1 (ja) 2017-01-05
JP2017038090A (ja) 2017-02-16
JP6296139B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
US20230187264A1 (en) Methods for bonding semiconductor elements
JP6296139B2 (ja) インターポーザー用基板の製造方法
US20230215836A1 (en) Direct bonding on package substrates
US20220139867A1 (en) Direct bonding methods and structures
US20220139869A1 (en) Direct bonding methods and structures
TWI713571B (zh) 半導體裝置及其製造方法
Rao et al. TSV interposer fabrication for 3D IC packaging
JP2004022990A (ja) シリコン基板のスルーホールプラギング方法
US7662665B2 (en) Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
Kayaba et al. A new adhesive for CoW Cu-Cu hybrid bonding with high throughput and room temperature pre-bonding
Loh et al. Wafer warpage evaluation of through Si interposer (TSI) with different temporary bonding materials
TW202427696A (zh) 半導體元件及其製造方法
Kayaba et al. A Thin Adhesive for 3D/2.5 D Si Chip Stacking at Low Temperature
WO2020261994A1 (ja) 複合部品およびその製造方法
TW202226396A (zh) 半導體裝置及其製造方法
US20240186268A1 (en) Directly bonded structure with frame structure
Puligadda Temporary Bonding for Enabling Three‐Dimensional Integration and Packaging
TWI799053B (zh) 半導體結構的製造方法
WO2024214219A1 (ja) 半導体装置の製造方法
US20240222319A1 (en) Debonding repair devices
JP2008187203A (ja) 半導体装置の製造方法
Liao et al. Enhanced Fabrication and Assembly of 3-D Chiplets Based on Active Interposer with Frontside Via-last TSVs
Lu et al. 3D integration based upon dielectric adhesive bonding
JP2005268552A (ja) 半導体装置およびその製造方法