JPS63160365A - 半導体装置用絶縁基板 - Google Patents

半導体装置用絶縁基板

Info

Publication number
JPS63160365A
JPS63160365A JP31042586A JP31042586A JPS63160365A JP S63160365 A JPS63160365 A JP S63160365A JP 31042586 A JP31042586 A JP 31042586A JP 31042586 A JP31042586 A JP 31042586A JP S63160365 A JPS63160365 A JP S63160365A
Authority
JP
Japan
Prior art keywords
film
silicon
aluminum oxide
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31042586A
Other languages
English (en)
Inventor
Takatoshi Takigawa
貴稔 瀧川
Seisaku Yamanaka
山中 正策
Tadashi Igarashi
五十嵐 廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP31042586A priority Critical patent/JPS63160365A/ja
Publication of JPS63160365A publication Critical patent/JPS63160365A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板上に絶縁体層を形成した半導体
装置用の絶縁基板に関する。
〔従来の技術〕
現在、薄膜マイクロモジュールや薄膜フンデンサーアレ
イ及び薄膜抵抗子レイ等の基板には、シリコン基板上に
絶縁体層として二酸化ケイ素膜又は窒化ケイ素膜を形成
した絶縁基板が一般に使用されている。
このような絶縁基板にシリコン基板が利用されている理
由として、シリフンウェハー製造技術の進歩により最近
では表面欠陥がなく、平滑性に優れ、表面清浄度の高い
シリフン基板が安価に得られるようになったことが挙げ
られる。
また、シリコン基板表面の絶縁化処理についても、半導
体素子製造技術の進歩により容易に絶縁体層を形成でき
るようになった。即ち、二酸化ケイ素膜は、例えば酸化
性溶液中での陽極酸化法及び酸素プラズマを利用する熱
酸化法等により形成される。又、窒化ケイ素膜はシラン
とアンモニアを用いた化学的気相成長法及びアンモニア
を用いる熱窒化法等により形成されている。
このようにして二酸化ケイ素又は窒化ケイ素の絶縁体層
を形成したシリコン基板の絶縁体層表面には、金やアル
ミニウムの配線層を形成した後に半導体素子を塔載し、
更にアルミニウム等のポンディングワイヤで内部結線し
て薄膜マイクロモジュール等の半導体装置が構成される
。また、このシリコン基板の絶縁体層表面に、金やアル
ミニウムを電極としたTa O等からなる薄膜受動素子
を直接形成して薄膜フンデンサーアレイや薄膜抵抗アレ
イとするのである。
〔発明が解決しようとする問題点〕
しかし、上記した従来の絶縁基板においては、絶縁体層
が二酸化ケイ素膜又は窒化ケイ素膜であるために十分な
絶縁性を確保することができず、特にパワー素子の搭載
に必要な絶縁抵抗10  Ω以上及び絶縁破壊電圧20
0v以上の絶縁性を満たすことができなかった。又、絶
縁性を向上させるために二酸化ケイ素膜又は窒化ケイ素
膜の膜厚を増加させる試みもあるが、膜厚が厚くなるほ
ど内部応力の増加により膜にクラックが発生しやすくな
るので実用上困難であった。
更に、最近では配線層の材料としてボンディング性の優
れたアルミニウムを使用することが多くなっているが、
このアルミニウム配線間に高電圧が印加された場合、配
線のアルミニウムが二酸化ケイ素膜又は窒化ケイ素膜の
表面や内部をマイグレーションし、配線間の電気的短絡
を生じやすい欠点があった。
本発明は、上記した従来の問題点に鑑み、近年共々高密
度化及び高出力化する薄膜マイクロモジュール等に使用
する絶縁基板として、十分に高い絶縁性を確保でき、し
かもアルミニウムのマイグレーションによる配線間の電
気的短絡を防ぐことができる半導体装置用絶縁基板を提
供することを目的とする。
〔問題点を解決するための手段〕
本発明の半導体装置用絶縁基板は、シリコン基板と、そ
の表面上に直接形成した二酸化ケイ素膜からなる第1の
絶縁体層と、二酸化ケイ素膜上に形成した窒化ケイ素膜
からなる第2の絶縁体層と、窒化ケイ素膜上に形成した
酸化アルミニウム膜からなる第3の絶縁体層とを有する
ことを特徴とする。
二酸化ケイ素(SiO)膜をシリコン(Sl)基板の表
面に形成する方法としては上記の如く陽極酸化法や熱酸
化法等があり、また二酸化ケイ素膜上に窒化ケイ素(S
i N )膜を形成する方法としては上記の如く化学的
気相成長(cvD)法等を使用することができる。
また、酸化アルミニウム(Aj! O)膜の形成方法と
しては、既に知られている蒸着法やスパッタリング法等
の通常の薄膜形成方法を利用でき、特に気化した原材料
をイオン化することにより良好な密着性を得ることがで
きるスパッタリング法やイオンブレーティング法等のイ
オンプロセスが好ましい。
〔作用〕
本発明の絶縁基板においては、シリコン基板表面の絶縁
体層として従来から使用されている二酸化ケイ素膜と窒
化ケイ素膜、及び更にその上に形成した熱的及び化学的
に安定で成膜上も均質な組織を得やすい酸化アルミニウ
ム膵の3層の絶縁体層を具えている。従って、二酸化ケ
イ素膜と窒化ケイ素膜と酸化アルミニウム膜の3Mの絶
縁体層全体で厚さ方向における絶縁抵抗が10  Ω以
上及び絶縁破壊電圧が200v以上の高絶縁性を確保T
ることができる。尚、酸化アルミニウム膜の膜厚はI 
X 103R〜5 X to6Rの範囲が好ましく、膜
厚が1×103R未満では二酸化ケイ素膜及び窒化ケイ
素膜と一緒でも上記の高絶縁性を安定して得ることが難
しく、膜厚が5xto5Zを超えると成膜フストが高く
なると共に膜の内部応力が高くなり膜にクランクが発生
しや丁いからである。
また、アルミニウムやアルミニウム合金で配線層を形成
する場合においても、この配線層の直下は同じアルミニ
ウム化合物である酸化アルミニウムの絶縁体層なので界
面の接合性が良好であり、配線層のアルミニウムが絶縁
体層の表面や内部をマイグレーションすることがなく、
配線間の電気的短絡を防止でさ、従って高出力素子の搭
載や高密度の配線が可能となる。
更に、二酸化ケイ素膜はシリコン基板表面に直接形成さ
れて該表面を均質化し、二酸化ケイ素膜上の窒化ケイ素
膜は高出力素子の動作時の発熱により基板のシリコンが
酸化アルミニウム膜更にはその上の配線層に拡散するこ
とを防止するバリヤ一層としての働きをする。また二酸
化ケイ素膜と窒化ケイ素膜は共同して、これらの下層の
シリコン基板とこれらの上層の酸化アルミニウム膜との
密着性を高める効果がある。二酸化ケイ素膜と窒化ケイ
素膜の合計の膜厚は10&〜100Xの範囲が好ましく
、この合計の膜厚が10.f未満では上記の作用効果を
奏し難く、また合計の膜厚が100^を超えても成膜フ
ストが高くなるだけで上記作用効果をそれ以上改善向上
させることができないからである。尚、二酸化ケイ素膜
と窒化ケイ素膜の夫々の膜厚は適宜選択することができ
る。
〔実施例〕
本発明の一興体例を図面により説明する。
シリコンウェハーから切り出したシリコン基板1の表面
を陽極酸化することにより第1の絶縁体層として膜厚7
0Rの二酸化ケイ素膜2を形成した。この二酸化ケイ素
膜2上にSiHとNHを用いたCVD法により第2の絶
縁体層として膜厚30Xの窒化ケイ素膜3を形成した。
更に、この窒化ケイ素膜3上に第3の絶縁体層としてス
パッタリング法により膜厚5.oxlo’、?の酸化ア
ルミニウム膜4を形成することにより絶縁基板を製造し
た。
この絶縁基板の絶縁体層全体の貫層絶縁抵抗は、2.2
X10  Ω及び貫層絶縁破壊電圧は380vであった
この絶縁基板の酸化アルミニウム膜4上にメタルマスク
を用いてイオンブレーティング法により膜厚3μmのア
ルミニウム配線層5を形成した。
更に、酸化アルミニウム膜4上の所定位置に半導体素子
6を銀ペースト7を用いて塔載し、半導体素子6の電極
とアルミニウム配線層5をアルミニウムワイヤー8で内
部結線して、図面に示す薄膜マイクロモジュールを製造
した。
〔発明の効果〕
本発明によれば、シリコン基板上の絶縁体層として二酸
化ケイ素と窒化ケイ素、及び安定な高絶縁性化合物であ
る酸化アルミニウムとを用いるので、薄い絶縁体層であ
りながらパワー素子の搭載に必要な絶縁抵抗10  Ω
以上及び絶縁破壊電圧200■以上の高い絶縁性を具え
た半導体装置用の絶縁基板を提供できる。
加えて、最上層の絶縁体層である酸化アルミニウム膜は
その上に形成したアルミニウム配線層からのアルミニウ
ムのマイグレーションを抑制するので、アルミニウム配
線間の電気的短絡を防止でき、高密度の配線が可能とな
る。
又、最下層の二酸化ケイ素膜はシリコン基板表面を均質
化させ、中間の窒化ケイ素膜はシリコン基板から上層へ
のシリコンの拡散を阻止でき、同時に二酸化ケイ素膜と
窒化ケイ素膜は酸化アルミニウム膜のシリコン基板への
密着性を向上させる。
このように三層からなる絶縁体層が一体となって薄くて
信頼性の高い絶縁基板を提供できる。
か\る本発明の半導体装置用絶縁基板は、益々高密度化
及び高出力化する薄膜マイクロモジュール用や薄膜受動
素子アレイ用等として特に有効である。
【図面の簡単な説明】
図面は本発明、の半導体装置用絶縁基板を用いた薄膜マ
イクロモジュールの一具体例を示す断面図である。

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン基板と、その表面上に直接形成した二酸
    化ケイ素膜からなる第1の絶縁体層と、二酸化ケイ素膜
    上に形成した窒化ケイ素膜からなる第2の絶縁体層と、
    窒化ケイ素膜上に形成した酸化アルミニウム膜からなる
    第3の絶縁体層とを有することを特徴とする半導体装置
    用絶縁基板。
  2. (2)二酸化ケイ素膜と窒化ケイ素膜の合計の膜厚が1
    0Å〜100Åであることを特徴とする、特許請求の範
    囲(1)項に記載の半導体装置用絶縁基板。
  3. (3)酸化アルミニウム膜の膜厚が1×10^3Å〜5
    ×10^5Åあることを特徴とする、特許請求の範囲(
    1)項又は(2)項に記載の半導体装置用絶縁基板。
JP31042586A 1986-12-24 1986-12-24 半導体装置用絶縁基板 Pending JPS63160365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31042586A JPS63160365A (ja) 1986-12-24 1986-12-24 半導体装置用絶縁基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31042586A JPS63160365A (ja) 1986-12-24 1986-12-24 半導体装置用絶縁基板

Publications (1)

Publication Number Publication Date
JPS63160365A true JPS63160365A (ja) 1988-07-04

Family

ID=18005098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31042586A Pending JPS63160365A (ja) 1986-12-24 1986-12-24 半導体装置用絶縁基板

Country Status (1)

Country Link
JP (1) JPS63160365A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189277A1 (fr) * 2000-09-15 2002-03-20 Alstom Substrat pour circuit électronique et module électronique utilisant un tel substrat
JP2017038090A (ja) * 2012-12-07 2017-02-16 信越化学工業株式会社 インターポーザー用基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189277A1 (fr) * 2000-09-15 2002-03-20 Alstom Substrat pour circuit électronique et module électronique utilisant un tel substrat
FR2814279A1 (fr) * 2000-09-15 2002-03-22 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat
JP2017038090A (ja) * 2012-12-07 2017-02-16 信越化学工業株式会社 インターポーザー用基板及びその製造方法

Similar Documents

Publication Publication Date Title
US7902083B2 (en) Passivation layer for a circuit device and method of manufacture
JPS63160365A (ja) 半導体装置用絶縁基板
JPS63188959A (ja) 半導体装置およびその製造方法
JPS63155748A (ja) 半導体装置用絶縁基板
JPS63155751A (ja) 半導体装置用絶縁基板
JPH0555199A (ja) 半導体装置
JP2715456B2 (ja) 半導体装置
JPH0419707B2 (ja)
KR100523658B1 (ko) 구리 확산 장벽 제조 방법
JPS63155749A (ja) 半導体装置用絶縁基板
JP3249071B2 (ja) 半導体装置の製造方法
JPH0117254B2 (ja)
JPS6240746A (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPS6037150A (ja) 半導体装置の製造方法
JPS63308924A (ja) 半導体装置
JPH0555455A (ja) 半導体装置の製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPS60142544A (ja) 半導体装置の製造方法
JP2961544B2 (ja) 半導体集積回路装置
JPH05347299A (ja) 半導体装置
JPS60180143A (ja) 半導体装置
JPS60246652A (ja) 平坦化導電体配線の形成方法
JPS61216322A (ja) 半導体装置の製造方法
JPH03173432A (ja) 半導体装置