JP2715456B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2715456B2 JP2715456B2 JP19767488A JP19767488A JP2715456B2 JP 2715456 B2 JP2715456 B2 JP 2715456B2 JP 19767488 A JP19767488 A JP 19767488A JP 19767488 A JP19767488 A JP 19767488A JP 2715456 B2 JP2715456 B2 JP 2715456B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- semiconductor device
- storage device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、非熔断固定記憶装置の構造及び材料構成に
関する。
関する。
従来、非熔断固定記憶装置は、第3図に示す如き構造
をとっていた。すなわち、Siから成る半導体基板21の表
面には、SiO2から成る絶縁膜22が形成され、該絶縁膜22
に開けられた窓から拡散層から成る第1の電極23を形成
し、該第1の電極23の表面の一部にオキシナイトライド
(SiON)から成る薄い絶縁膜24を形成し、該薄い絶縁膜
24の表面に第2の電極25を形成して成るのが通例であっ
た。本例の反熔断固定装置としての動作は、第1の電極
23と第2の電極25との間に電圧を印加し、薄い絶縁膜24
を絶縁破壊されて第1の電極23と第2の電極25とを導通
状態となさせるもので、非熔断固定記憶動作となるわけ
である。
をとっていた。すなわち、Siから成る半導体基板21の表
面には、SiO2から成る絶縁膜22が形成され、該絶縁膜22
に開けられた窓から拡散層から成る第1の電極23を形成
し、該第1の電極23の表面の一部にオキシナイトライド
(SiON)から成る薄い絶縁膜24を形成し、該薄い絶縁膜
24の表面に第2の電極25を形成して成るのが通例であっ
た。本例の反熔断固定装置としての動作は、第1の電極
23と第2の電極25との間に電圧を印加し、薄い絶縁膜24
を絶縁破壊されて第1の電極23と第2の電極25とを導通
状態となさせるもので、非熔断固定記憶動作となるわけ
である。
しかし、上記従来技術によると半導体基板には、出来
る限りトランジスタを多数形成し、集積度を高めようと
するのに対し、非熔断固定記憶装置を半導体基板に形成
するわけであるから集積回路の集積度の向上には向かな
いと云う課題があった。
る限りトランジスタを多数形成し、集積度を高めようと
するのに対し、非熔断固定記憶装置を半導体基板に形成
するわけであるから集積回路の集積度の向上には向かな
いと云う課題があった。
本発明、かかる従来技術の課題を解決し、半導体集積
回路装置における非熔断固定記憶装置部を3次元的に配
置し、半導体集積回路装置の集積度の向上を計る事を目
的とする。
回路装置における非熔断固定記憶装置部を3次元的に配
置し、半導体集積回路装置の集積度の向上を計る事を目
的とする。
本発明は、半導体基板上方に設けられた第一絶縁膜、
前記第一絶縁膜上の同一平面上に設けられた第一電極及
び第二電極、少なくとも前記第一電極及び前記第二電極
間に設けられ、且つ、前記第一電極と前記第二電極に電
圧を印加することで導通する薄い第二絶縁膜を有するこ
とを特徴とする半導体装置。
前記第一絶縁膜上の同一平面上に設けられた第一電極及
び第二電極、少なくとも前記第一電極及び前記第二電極
間に設けられ、且つ、前記第一電極と前記第二電極に電
圧を印加することで導通する薄い第二絶縁膜を有するこ
とを特徴とする半導体装置。
以下、実施例により本発明を詳述する。第1図及び第
2図は本発明の実施例を示す非熔断固定記憶装置の要部
の断面図である。
2図は本発明の実施例を示す非熔断固定記憶装置の要部
の断面図である。
第1図では、Siから成る半導体基板1の表面に、SiO2
から成る絶縁膜2を形成し、該絶縁膜2の表面に、多結
晶Si、Al、、WSi等から成る第1の電極3を形成し、C
VDSiO2等による、層間絶縁膜6を更に、その上に形成後
該層間絶縁膜6の第1の電極3上の一部を窓開けし、CV
D法や酸化法により、SiO2、SiON、Si3N4、Al2O3等の薄
い絶縁膜4を形成し、該薄い絶縁膜4上に、多結晶Si、
Al、W、WSi等から成る第2の電極5を形成して成る。
尚薄い絶縁膜4は第1の電極3の側面に迄形成され、そ
の上に、第2の電極5が第1の電極3の側面の一部に迄
延在して形成されてもよく、又、この場合には、必ずし
も空間絶縁膜6はなくても良い。
から成る絶縁膜2を形成し、該絶縁膜2の表面に、多結
晶Si、Al、、WSi等から成る第1の電極3を形成し、C
VDSiO2等による、層間絶縁膜6を更に、その上に形成後
該層間絶縁膜6の第1の電極3上の一部を窓開けし、CV
D法や酸化法により、SiO2、SiON、Si3N4、Al2O3等の薄
い絶縁膜4を形成し、該薄い絶縁膜4上に、多結晶Si、
Al、W、WSi等から成る第2の電極5を形成して成る。
尚薄い絶縁膜4は第1の電極3の側面に迄形成され、そ
の上に、第2の電極5が第1の電極3の側面の一部に迄
延在して形成されてもよく、又、この場合には、必ずし
も空間絶縁膜6はなくても良い。
第2図では、Siから成る半導体基板1の表面には、Si
O2等から成る絶縁膜12が形成され、該絶縁膜12の表面に
は多結晶Si、Al、、WSi等から成る第1の電極3と第
2の電極5が形成され、該第1の電極3と第2の電極5
の少くともギャップ間に、SiO2、SiON、Si3N4、Al2O3等
から成る薄い絶縁膜14がCVD法や酸化法により形成され
て成る。尚薄い絶縁膜4は第1の電極3や第2の電極5
の表面や側面に延在して形成されても良い。
O2等から成る絶縁膜12が形成され、該絶縁膜12の表面に
は多結晶Si、Al、、WSi等から成る第1の電極3と第
2の電極5が形成され、該第1の電極3と第2の電極5
の少くともギャップ間に、SiO2、SiON、Si3N4、Al2O3等
から成る薄い絶縁膜14がCVD法や酸化法により形成され
て成る。尚薄い絶縁膜4は第1の電極3や第2の電極5
の表面や側面に延在して形成されても良い。
本発明により半導体集積回路装置に非熔断固定記憶装
置を集積度高く形成する事ができる効果がある。
置を集積度高く形成する事ができる効果がある。
第1図及び第2図は本発明の実施例を示す非熔断固定記
憶装置の要部の断面図であり、第3図は従来技術におけ
る非熔断固定記憶装置の要部の断面図である。 1、11、21……半導体基板 2、12、22……絶縁膜 3、13、23……第1の電極 4、14、24……薄い絶縁膜 5、15、25……第2の電極 6……層間絶縁膜
憶装置の要部の断面図であり、第3図は従来技術におけ
る非熔断固定記憶装置の要部の断面図である。 1、11、21……半導体基板 2、12、22……絶縁膜 3、13、23……第1の電極 4、14、24……薄い絶縁膜 5、15、25……第2の電極 6……層間絶縁膜
Claims (4)
- 【請求項1】半導体基板上方に設けられた第一絶縁膜、
前記第一絶縁膜上の同一平面上に設けられた第一電極及
び第二電極、少なくとも前記第一電極及び前記第二電極
間に設けられ、且つ、前記第一電極と前記第二電極に電
圧を印加することで導通する薄い第二絶縁膜を有するこ
とを特徴とする半導体装置。 - 【請求項2】前記第二絶縁膜は、SiO2、SiON、Si3N4、A
l2O3から選ばれることを特徴とする請求項1記載の半導
体装置。 - 【請求項3】前記第一電極及び前記第二電極は多結晶Si
であることを特徴とする請求項1又は2記載の半導体装
置。 - 【請求項4】前記第一電極及び前記第二電極はAlである
ことを特徴とする請求項1又は2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19767488A JP2715456B2 (ja) | 1988-08-08 | 1988-08-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19767488A JP2715456B2 (ja) | 1988-08-08 | 1988-08-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0246764A JPH0246764A (ja) | 1990-02-16 |
JP2715456B2 true JP2715456B2 (ja) | 1998-02-18 |
Family
ID=16378452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19767488A Expired - Lifetime JP2715456B2 (ja) | 1988-08-08 | 1988-08-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2715456B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251710B1 (en) | 2000-04-27 | 2001-06-26 | International Business Machines Corporation | Method of making a dual damascene anti-fuse with via before wire |
JP3930854B2 (ja) | 2003-12-22 | 2007-06-13 | 本田技研工業株式会社 | マグネット吸着式コンベアシステム及びその運転設定方法 |
JP2008192883A (ja) * | 2007-02-06 | 2008-08-21 | Elpida Memory Inc | 半導体装置 |
-
1988
- 1988-08-08 JP JP19767488A patent/JP2715456B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0246764A (ja) | 1990-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6010773A (ja) | 1素子型fet−記憶キヤパシタ回路の形成方法 | |
KR840002162A (ko) | 반도체 장치(半導體裝置) | |
JPH0529576A (ja) | 誘電素子 | |
JP2715456B2 (ja) | 半導体装置 | |
JPH01251760A (ja) | 強誘電体記憶装置 | |
GB2180991A (en) | Silicide electrode for semiconductor device | |
JPH0254960A (ja) | 半導体装置の製造方法 | |
JPS6328069A (ja) | 半導体装置 | |
JPS61139067A (ja) | 半導体装置 | |
JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0224541U (ja) | ||
JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
JPS60186063A (ja) | 薄膜トランジスタ | |
JPS63160365A (ja) | 半導体装置用絶縁基板 | |
JPS57147252A (en) | Multilayer wiring method | |
JPH0311736A (ja) | 集積回路の配線電極 | |
JPS58197856A (ja) | 半導体装置 | |
JPS6233468A (ja) | 耐放射線性の強化された半導体装置 | |
JPS63182859A (ja) | 半導体集積回路装置 | |
JPH0529623A (ja) | 薄膜半導体装置 | |
JPS59194432A (ja) | 半導体装置の製造方法 | |
JPS60121769A (ja) | Mis半導体装置の製法 | |
JPS5994437A (ja) | 半導体装置 | |
JPS6239819B2 (ja) | ||
JPS62104170A (ja) | Mos型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |