JPS62104170A - Ｍｏｓ型半導体装置 - Google Patents
Ｍｏｓ型半導体装置Info
- Publication number
- JPS62104170A JPS62104170A JP24282785A JP24282785A JPS62104170A JP S62104170 A JPS62104170 A JP S62104170A JP 24282785 A JP24282785 A JP 24282785A JP 24282785 A JP24282785 A JP 24282785A JP S62104170 A JPS62104170 A JP S62104170A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- gate electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＭＯＳ半導体装置の改善に関する。
（従来の技術）
第３図は、従来のＭＯＳ型トランジスタの典型的な要部
構造を示した断面図である。従来のＭＯＳトランシタは
、図のように、シリコン基板１上にソースまたはドレイ
ン領域２．ゲート酸化膜３及び、ポリシリコンゲート電
極４を形成し、さらに酸化シリコンによる層間絶縁膜５
、及び必要部分にコンタクト窓を形成し、その部分にア
ルミニウム配線６を設けた公知の構造を有している。
構造を示した断面図である。従来のＭＯＳトランシタは
、図のように、シリコン基板１上にソースまたはドレイ
ン領域２．ゲート酸化膜３及び、ポリシリコンゲート電
極４を形成し、さらに酸化シリコンによる層間絶縁膜５
、及び必要部分にコンタクト窓を形成し、その部分にア
ルミニウム配線６を設けた公知の構造を有している。
（発明が解決しようとする問題点）
上記のような従来のＭＯＳトランジスタでは、チャネル
長が短かくなるとドレインの近傍で電界の集中を生じ、
そのためチャネル中のキャリアが加速されて、遂にはシ
リコン基板１とゲート酸化膜３との間に電位障壁を超え
て、そのゲート酸化膜３に上記キャリアが注入され、そ
れはゲート酸化膜３中のトラップに捕獲されて、当該ト
ランジスタのしきい値に変動を与えるようになる。この
ような現象は従来、ホットキャリア効果と呼ばれている
が１本発明は上述したような不都合を排除したＭＯＳ型
トランジスタを提供するものである。
長が短かくなるとドレインの近傍で電界の集中を生じ、
そのためチャネル中のキャリアが加速されて、遂にはシ
リコン基板１とゲート酸化膜３との間に電位障壁を超え
て、そのゲート酸化膜３に上記キャリアが注入され、そ
れはゲート酸化膜３中のトラップに捕獲されて、当該ト
ランジスタのしきい値に変動を与えるようになる。この
ような現象は従来、ホットキャリア効果と呼ばれている
が１本発明は上述したような不都合を排除したＭＯＳ型
トランジスタを提供するものである。
（問題点を解決するための手段）
本発明は上述したような、従来のＭＯＳ型トランジスタ
の欠点を排除するため、ＭＯＳ型トランジスタにおいて
、ゲート及びドレイン領域２を直接窒化シリコン膜また
は酸化アルミニウム膜により被贋する構造にして、ホッ
トキャリア効果を軽減させるものである。
の欠点を排除するため、ＭＯＳ型トランジスタにおいて
、ゲート及びドレイン領域２を直接窒化シリコン膜また
は酸化アルミニウム膜により被贋する構造にして、ホッ
トキャリア効果を軽減させるものである。
（作 用）
上述のような構造を有する本発明は、ＭＯＳ型トランジ
スタのしきい値の経時変化（時間）が、窒化シリコン膜
または酸化アルミニウム膜の介在により、従来構造のＭ
ＯＳトランジスタよりも約２桁長くなって、ホットキャ
リア効果が軽減され。
スタのしきい値の経時変化（時間）が、窒化シリコン膜
または酸化アルミニウム膜の介在により、従来構造のＭ
ＯＳトランジスタよりも約２桁長くなって、ホットキャ
リア効果が軽減され。
従って、しきい値の変動が抑えられる。
（実施例）
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例を示す断面図であり抵抗率１
０ないし１５Ω・１のＰ型シリコン基板１上に、４００
人のゲート酸化膜３及び、４０００人のポリシリコン膜
を形成してフォトリソグラフィ及びドライエツチング技
術によりポリシリコンゲート電極４を形成する。続いて
前記ポリシリコンゲート電極４をマスクにしてＡｓ”を
５ Ｘ １０” ａｎ−２の濃度にＰ型シリコン基板１
にイオン注入し活性化して、ソース及びドレイン領域２
を形成する。その後、ＬＰ−ＣＶＤ法により厚さ４００
人の窒化シリコン膜７を形成させ、さらに同じ＜ＬＰ−
ＣＶＤ法で燐（Ｐ）をドープした酸化シリコンによる層
間絶縁膜５を８００人の厚さに形成する。
０ないし１５Ω・１のＰ型シリコン基板１上に、４００
人のゲート酸化膜３及び、４０００人のポリシリコン膜
を形成してフォトリソグラフィ及びドライエツチング技
術によりポリシリコンゲート電極４を形成する。続いて
前記ポリシリコンゲート電極４をマスクにしてＡｓ”を
５ Ｘ １０” ａｎ−２の濃度にＰ型シリコン基板１
にイオン注入し活性化して、ソース及びドレイン領域２
を形成する。その後、ＬＰ−ＣＶＤ法により厚さ４００
人の窒化シリコン膜７を形成させ、さらに同じ＜ＬＰ−
ＣＶＤ法で燐（Ｐ）をドープした酸化シリコンによる層
間絶縁膜５を８００人の厚さに形成する。
つぎに、電極のためコンタクト窓を必要位置に形成して
、それにスパッタ法によりアルミニウムを１μｍの厚さ
に蒸着させ、フォトリソグラフィ及びドライエツチング
技術により、アルミニウム配線６を形成する。さらに１
図示しないが酸化シリコン膜、あるいはプラズマ窒化シ
リコン膜を保護膜として形成して、本発明のＭＯＳ型ト
ランジスタが形成される。
、それにスパッタ法によりアルミニウムを１μｍの厚さ
に蒸着させ、フォトリソグラフィ及びドライエツチング
技術により、アルミニウム配線６を形成する。さらに１
図示しないが酸化シリコン膜、あるいはプラズマ窒化シ
リコン膜を保護膜として形成して、本発明のＭＯＳ型ト
ランジスタが形成される。
なお、第１図ではソースまたはドレイン領域２において
、窒化シリコン膜７が直接接した構造となされているが
、それは製造法によっては、酸化シリコン膜を保護膜と
して窒化シリコン膜７と、ソースまたはドレイン領域２
との間に介在させてもよい。
、窒化シリコン膜７が直接接した構造となされているが
、それは製造法によっては、酸化シリコン膜を保護膜と
して窒化シリコン膜７と、ソースまたはドレイン領域２
との間に介在させてもよい。
第２図は、上記実施例の特性を示すもので、横軸はドレ
イン印加電圧Ｖｓ、縦軸は、しきい値が１０■Ｖレフト
するストレス時間ＴＬを示しており、黒・丸のプロット
が本発明による窒化シリコン膜を有する場合、白丸はそ
れを有しない従来の場合であり、本発明はこれからスト
レス時間の改善が明瞭である。この改善は、窒化シリコ
ン膜に代えて酸化アルミニウム膜を同様に形成しても、
同様に得ることができた。
イン印加電圧Ｖｓ、縦軸は、しきい値が１０■Ｖレフト
するストレス時間ＴＬを示しており、黒・丸のプロット
が本発明による窒化シリコン膜を有する場合、白丸はそ
れを有しない従来の場合であり、本発明はこれからスト
レス時間の改善が明瞭である。この改善は、窒化シリコ
ン膜に代えて酸化アルミニウム膜を同様に形成しても、
同様に得ることができた。
（発明の効果）
以上から、明らかなように本発明によれば、ホットキャ
リア効果を複雑な方法で回避する必要がなく、容易に低
減することができ、したがって特性の改善されたＭＯＳ
トランジスタの高集積化、微細化した装置を簡易に得る
ことが可能となり。
リア効果を複雑な方法で回避する必要がなく、容易に低
減することができ、したがって特性の改善されたＭＯＳ
トランジスタの高集積化、微細化した装置を簡易に得る
ことが可能となり。
用いる工業的価値は大きいものがある。
第１図は本発明の一実施例を示す断面図、第２図はその
特性を示す図、第３図は従来装置を示す断面図である。 １ ・・・シリコン基板、 ２・・・ソースまたはドレ
イン領域、 ３・・・ゲート酸化膜、４・・・ポリシリ
コンゲート電極、 ５ ・・・層間絶縁膜、 ６ ・・
・アルミニウム配線、７ ・・・窒化シリコン膜。 特許出願人 松下電子工業株式会社 第１図 ７−−−室イしシリコン隈 第２図 Ｖｓ−（Ｖ−’）
特性を示す図、第３図は従来装置を示す断面図である。 １ ・・・シリコン基板、 ２・・・ソースまたはドレ
イン領域、 ３・・・ゲート酸化膜、４・・・ポリシリ
コンゲート電極、 ５ ・・・層間絶縁膜、 ６ ・・
・アルミニウム配線、７ ・・・窒化シリコン膜。 特許出願人 松下電子工業株式会社 第１図 ７−−−室イしシリコン隈 第２図 Ｖｓ−（Ｖ−’）
Claims (2)
- （１）一導電型の半導体基板にソース、ドレイン領域を
形成する反対導電型の表面領域と、上記半導体基板表面
に反転電荷層を形成するための絶縁膜と、及びその絶縁
膜上のゲート電極と、上記表面領域及び前記ゲート電極
に直接被覆した窒化シリコン膜または酸化アルミニウム
膜とを有することを特徴とするＭＯＳ半導体装置。 - （２）表面領域が電界効果トランジスタのドレインとし
て形成されたことを特徴とする特許請求の範囲第（１）
項記載のＭＯＳ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24282785A JPS62104170A (ja) | 1985-10-31 | 1985-10-31 | Ｍｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24282785A JPS62104170A (ja) | 1985-10-31 | 1985-10-31 | Ｍｏｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104170A true JPS62104170A (ja) | 1987-05-14 |
Family
ID=17094880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24282785A Pending JPS62104170A (ja) | 1985-10-31 | 1985-10-31 | Ｍｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01110737A (ja) * | 1987-10-23 | 1989-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH04186675A (ja) * | 1990-11-16 | 1992-07-03 | Matsushita Electron Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53115173A (en) * | 1977-03-18 | 1978-10-07 | Hitachi Ltd | Production of semiconductor device |
-
1985
- 1985-10-31 JP JP24282785A patent/JPS62104170A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53115173A (en) * | 1977-03-18 | 1978-10-07 | Hitachi Ltd | Production of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01110737A (ja) * | 1987-10-23 | 1989-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH04186675A (ja) * | 1990-11-16 | 1992-07-03 | Matsushita Electron Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007377B1 (ko) | 반도체장치 | |
| US4757362A (en) | High voltage MOS transistor | |
| US3906620A (en) | Method of producing multi-layer structure | |
| JPH03268435A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| KR970011766B1 (ko) | Mos 트랜지스터 | |
| JPH0194664A (ja) | 電界効果トランジスタ | |
| US5895246A (en) | Method of making semiconductor device with air gap between the gate electrode and substrate during processing | |
| US4513304A (en) | Semiconductor memory device and process for producing the same | |
| GB2064866A (en) | Field effect semiconductor device | |
| KR930001888B1 (ko) | 불휘발성 반도체 기억장치 | |
| JPH0555560A (ja) | 半導体装置 | |
| JPS62104170A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0629524A (ja) | 半導体装置の製造方法 | |
| JPS63227060A (ja) | 半導体装置の製造方法 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6259466B2 (ja) | ||
| JPH03196572A (ja) | 半導体装置 | |
| JPH0346980B2 (ja) | ||
| JPH04280474A (ja) | Ｍｏｓ型トランジスタ | |
| JPH0220060A (ja) | 相補型薄膜電界効果トランジスタ | |
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| US6153909A (en) | Semiconductor device and method for fabricating the same | |
| JP2537354B2 (ja) | 半導体イオンセンサ | |
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ |