JP2008192883A - 半導体装置 - Google Patents

Abstract

【課題】 半導体装置においては、冗長回路や、基準電圧発生回路の調整のためにトランジスタのゲート絶縁膜を容量絶縁膜としたアンチヒューズが使用されている。しかしトランジスタのゲート絶縁膜が薄膜化されることで、ゲート絶縁膜を破壊した時にソフトブレークダウンとなり、良好なオーミック特性が得られにくいという問題がある。
【解決手段】 本発明のアンチヒューズは、容量絶縁膜として、サイドウォール絶縁膜を使用する。素子分離絶縁領域に基板と電気的にフローティングの状態で作られたトランジスタのゲート電極とＳＡＣ(セルフ・アライン・コンタクト)プロセスにより作成されたコンタクト電極を両電極として構成する。厚いサイドウォール絶縁膜を容量絶縁膜とすることで書き込み時にはハードブレークダウンとなり良好なオーミック特性が得られる。
【選択図】 図２

Description

本発明は半導体装置に係り、特に電気的にプログラム可能なアンチヒューズ及びこのアンチヒューズを備えた半導体装置に関する。

半導体装置は、年毎に大容量化、高集積化が進展している。例えばＤＲＡＭ（Dynamic Random Access Memory）においては、1Ｇビットの大容量製品が商品化されている。これらの大容量半導体メモリには、冗長回路が採用されている。製造中の異物混入により発生した欠陥セルや、プロセスのばらつきによってリフレッシュ特性が規格外となった不良セルを予備的な置換セル(冗長セル)に置き換えている。冗長回路により不良セルを予備的な置換セルに置き換えることで、製品の歩留まりを向上させている。この冗長回路においては、不良セルのアドレスをヒューズに書き込み、記憶させることで予備的な置換セルへの置き換えが行われる。

また半導体装置では、外部から供給される電源電圧を昇圧、または降圧して各種の基準電圧を生成している。これらの基準電圧発生回路においても、基準電圧を微調整するためにヒューズが用いられている。このように半導体装置には、冗長回路のアドレス記憶用や、回路の調整用として多くのヒューズが使用されている。これらのヒューズには大きく分けてレーザートリマヒューズとアンチヒューズとがある。

レーザートリマヒューズとは、ポリシリ配線や金属配線をレーザートリマ装置により切断することで、導通状態から非導通状態とするヒューズである。レーザーにより切断することから、そのスループットが低く、またパッケージングした後には使用できない。そのため、ウェハ状態での回路救済、調整用として用いられている。アンチヒューズは両電極間に容量絶縁膜を備えた容量から構成される。容量の両電極に臨界電圧値以上の高電圧を印加させ、容量の絶縁膜を破壊短絡させることで非導通状態から導通状態となるヒューズである。アンチヒューズの書き込みは電気的に行われることから、パッケージングした後にも書き込み可能である。そのためアンチヒューズが採用されるケースが多くなっている。

従来のアンチヒューズは、シリコン基板上に作られたゲート電極、ソース・ドレイン電極、基板電極を有した１つのトランジスタから構成される。ゲート絶縁膜を容量の絶縁膜としている。これらのアンチヒューズは、通常の回路用トランジスタと同じプロセスにより作成される。トランジスタの基板電極を接地電位にした状態で、ゲート電極に高電界の電圧を印加し、トランジスタのゲート絶縁膜を絶縁破壊させる。絶縁破壊させ、ゲート電極と基板をオーミックに導通させることでアンチヒューズとして利用している。

一般的に、ゲート絶縁膜破壊はトランジスタのゲート絶縁膜の膜厚が薄くなると、その絶縁膜破壊現象はソフトブレークダウンとなることが知られている。絶縁膜がハードブレークダウンする場合には、ゲート絶縁膜の破壊に伴いゲートリーク電流は数桁オーダの大きな電流が流れる。その破壊箇所は、オーミック接続となる。一方、ソフトブレークダウンの場合には、その破壊箇所は良好なオーミック接続とはならない。そのため一度の絶縁破壊によるゲートリーク電流値の増加が２倍に満たないことがある。

ゲート絶縁膜厚が薄くなると、その破壊現象はソフトブレークダウンが支配的となる。そのためゲート絶縁膜破壊後にオーミック特性とならないアンチヒューズが生じる可能性がある。ゲート絶縁膜破壊後に確実にオーミック特性をもつためには、ハードブレークダウン特性を持つゲート絶縁膜厚(Ｔox>３nm)以上にする必要がある。このように安定動作可能なアンチヒューズを作成するためには、厚いゲート絶縁膜厚を使用する必要がある。

一方、半導体装置のスケーリングによって半導体装置に搭載されるトランジスタのゲート絶縁膜は薄膜化されている。従って、安定した破壊特性を持つアンチヒューズを作成するためには、アンチヒューズ用の厚いゲート絶縁膜を導入する必要がある。アンチヒューズ用のゲート絶縁膜を厚くするためにマルチオキサイドＰＲ等の、通常の回路動作用トランジスタとは異なるプロセスを導入する必要がある。そのため工程数、工数が増加するという問題が発生する。また、従来のアンチヒューズは通常の回路動作用トランジスタと同じ構造であり、その面積はトランジスタと同じであり小さくない。そのためアンチヒューズを多く搭載するとチップ占有面積が大きくなるという問題があった。

図１に従来のアンチヒューズの模式図を示す。シリコン基板１に作られた素子分離絶縁膜２、Ｎ＋ゲート電極３、Ｎ＋ＳＤ拡散層（Ｎ−ＬＤＤを含む）４、Ｐ＋ＳＵＢ拡散層５、ゲート絶縁膜６からなる通常の回路動作用のトランジスタと同様の構造である。Ｎ＋ゲート電極３はドープドポリシリ層や金属層等を含む多層構造である。ソース（Ｓ）、ドレイン（Ｄ）であるＮ＋ＳＤ拡散層（Ｎ−ＬＤＤを含む）４と、シリコン基板（ＳＵＢ）の電位供給拡散層であるＰ＋ＳＵＢ拡散層５とを共通に、電位Ｖｓに接続する。トランジスタのＮ＋ゲート電極３には電位Ｖｇに接続する。ここでＶｇ＞０［Ｖ］、Ｖｓ＜０［Ｖ］とし、ゲート絶縁膜６に高電界バイアスを印加させ、ゲート絶縁膜６を絶縁破壊させる。Ｎ＋ゲート電極３とＰ＋ＳＵＢ拡散層５とをオーミック接続することでアンチヒューズとして利用している。

アンチヒューズを搭載した半導体装置に関する特許文献として下記特許文献がある。特許文献１(ＵＳＰ４８９９２０５)には、拡散層上に複数の絶縁膜層と電極を形成し、拡散層と電極間を容量としたアンチヒューズが開示されている。特許文献２（特許２７８３３９８）には、アクセストランジスタとアンチヒューズからなるＰＲＯＭアレイとして、ドレイン拡散層上に絶縁膜層と電極を形成したアンチヒューズが開示されている。特許文献３（特開２００３−１６８７３４）には、回路用トランジスタのゲート絶縁膜より薄い絶縁膜により形成されたアンチヒューズが開示されている。特許文献４（特許３２７５８９３）には、ゲート電極と、ソース・ドレイン及びサブを対向電極とするアンチヒューズが開示されている。

上記したこれらの先行文献は、いずれも半導体基板の表面あるいは拡散層を１つの電極とし、ゲート絶縁膜あるいは複数の絶縁膜を利用したアンチヒューズである。しかしいずれの先行文献も、本発明の課題や、その課題を解決する技術的思想を示唆するものではない。

ＵＳＰ４８９９２０５号公報 特許２７８３３９８号公報 特開２００３−１６８７３４号公報 特許３２７５８９３号公報

半導体装置においては、トランジスタのゲート絶縁膜を使用したアンチヒューズが使用されている。一方半導体装置のスケーリングによってトランジスタのゲート絶縁膜が薄膜化されている。薄膜化された絶縁膜の場合にはソフトブレークダウンが発生し、ゲート電極と基板とのオーミック特性が得られないという問題がある。さらにアンチヒューズはトランジスタと同じ構成であり、アンチヒューズのサイズが大きいという問題がある。本発明の目的は、これらの課題に鑑み、絶縁膜破壊においてオーミック特性を示し、サイズが小さいアンチヒューズ及びそれを備えた半導体装置を提供することにある。

本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。

本発明の半導体装置は、第１の導電体パターンと、その第１の導電体パターンの側面に形成されたサイドウォール絶縁膜と、そのサイドウォール絶縁膜を挟み前記第１の導電体パターンの側面に対向して形成された第２の導電体パターンとから構成されたアンチヒューズを備えたことを特徴とする。

本発明の半導体装置の前記アンチヒューズは、素子分離絶縁領域に形成されたことを特徴とする。

本発明の半導体装置において、前記第１の導電体パターンはゲート電極パターンであり、前記第２の導電体パターンはコンタクト電極パターンであることを特徴とする。

本発明の半導体装置において、前記サイドウォール絶縁膜はゲートサイドウォール窒化膜であることを特徴とする。

本発明の半導体装置において、前記サイドウォール絶縁膜は絶縁破壊時にハードブレークダウンする膜厚であることを特徴とする。

本発明の半導体装置において、前記サイドウォール絶縁膜は内部回路に使用されるトランジスタのゲート絶縁膜の膜厚よりも酸化膜換算膜厚として厚いことを特徴とする。

本発明のアンチヒューズは、第１の導電体パターンと、その第１の導電体パターンの側面に形成されたサイドウォール絶縁膜と、そのサイドウォール絶縁膜を挟み前記第１の導電体パターンの側面に対向して形成された第２の導電体パターンとから構成されたことを特徴とする。

本発明のアンチヒューズにおいて、前記第１、第２の導電体パターン及びサイドウォール絶縁膜は素子分離絶縁領域に形成されたことを特徴とする。

本発明のアンチヒューズにおいて、前記第１の導電体パターンはゲート電極パターンであり、前記第２の導電体パターンはコンタクト電極パターンであり、前記サイドウォール絶縁膜はゲートサイドウォール窒化膜であることを特徴とする。

本発明のアンチヒューズにおいて、前記サイドウォール絶縁膜は、内部回路に使用されるトランジスタのゲート絶縁膜の膜厚よりも厚く、絶縁破壊時にハードブレークダウンする膜厚であることを特徴とする。

本発明のアンチヒューズは、その容量絶縁膜としてサイドウォール絶縁膜を利用する。トランジスタのゲート絶縁膜を薄膜化した場合にも、アンチヒューズの容量絶縁膜厚と、ゲート絶縁膜厚とは独立して制御できる。そのためアンチヒューズの容量絶縁膜に特化したマルチオキサイドＰＲ等の追加工程は不要となる。厚いゲートサイドウォール絶縁膜を利用することで、絶縁破壊はハードブレークダウンとなり、良好なオーミック特性を有するアンチヒューズが得られる。さらにアンチヒューズは素子分離絶縁領域に基板と電気的にフローティングの状態で形成し、通常の回路動作用トランジスタのゲート電極とコンタクト電極から構成する。そのためトランジスタサイズよりも省スペースで形成でき、小さなサイズのアンチヒューズが得られる。

本発明のアンチヒューズについて、図２を参照して詳細に説明する。図２には本発明におけるアンチヒューズの模式図を示す。

シリコン基板１に素子分離絶縁膜２を形成し、その素子分離絶縁膜２上にアンチヒューズとなるトランジスタを形成する。回路トランジスタは活性領域に形成されるが、この工程と同時にアンチヒューズ用のトランジスタを素子分離領域に形成する。ゲート絶縁膜６、Ｎ＋ゲート電極３を形成し、トランジスタのゲート電極３のサイドウォール絶縁膜としてゲートサイドウォール窒化膜１０を形成する。ゲートサイドウォール窒化膜１０の膜厚としては、ソフトブレークダウンを発生させない厚い膜厚とする。Ｎ＋ゲート電極３は、本発明のアンチヒューズを適用するプロセスに応じてＰ＋ゲート電極に置き換えこともできる。

ゲート層間絶縁膜８を形成した後、コンタクト電極９をＳＡＣ(セルフ・アライン・コンタクト)プロセスにて形成する。通常トランジスタにおいては、コンタクト電極９はシリコン基板のソース・ドレイン拡散層と接続される。しかし、アンチヒューズ用のトランジスタの場合には、このコンタクト電極９はシリコン基板とは導通させないで、容量の一方の電極とする。アンチヒューズ用トランジスタは素子分離領域に形成され、Ｎ＋ゲート電極３およびコンタクト電極９は図２の紙面に対して左右および奥行き方向において、基板と電気的にフローティングの状態で作成する必要がある。

ゲート層間絶縁膜８形成前に、コンタクト電極９形成時のエッチングストッパーとして窒化膜等の膜を形成してもよい。このエッチングストッパー膜の形成に関して、アンチヒューズの機能面において影響は無い。このようにアンチヒューズの容量絶縁膜をゲートサイドウォール絶縁膜とし、容量の両電極はゲート電極とコンタクト電極とする。また図においては、ゲート電極３の両側面ともコンタクト電極９を形成しているが、片方のみのコンタクト電極９としてもよい。

このようにアンチヒューズを素子分離絶縁領域に形成することで、通常トランジスタと同じ工程であり同時に形成できることから、アンチヒューズ専用の工程は必要としない。しかし、とくにこれらのトランジスタと同じ工程に限定されることなく、より安定なアンチヒューズを得るために、部分的にアンチヒューズ専用の工程としてもよい。例えばサイドウォール絶縁膜をゲートサイドウォール絶縁膜としたが、アンチヒューズ専用のサイドウォール絶縁膜とすることもできる。

このようにトランジスタのＮ＋ゲート電極３を一方の電極とし、ゲートサイドウォール窒化膜１０を容量絶縁膜とし、コンタクト電極９を他方の電極とした容量を形成する。従来例のアンチヒューズは、シリコン基板表面に沿って下層の電極、容量絶縁膜、上層の電極として縦積みのアンチヒューズである。しかし本発明のアンチヒューズはＮ＋ゲート電極３の側面と、その側面のゲートサイドウォール窒化膜１０と、コンタクト電極９から構成され、横方向に形成された横積みのアンチヒューズである。また、素子分離の深さ方向膜厚はＥＯＴ(酸化膜換算膜厚)でゲートサイドウォール窒化膜１０の膜厚よりも十分厚くする必要がある(例：素子分離ＥＯＴ膜厚２００nmに対し、ゲートサイドウォールＥＯＴ膜厚(５nm))。

図２の構造をもつアンチヒューズは、容量絶縁膜に臨界電圧値以上の高電圧を印加することで書き込みが行われる。トランジスタのＮ＋ゲート電極３にＶｇ＞０［Ｖ］のバイアス、コンタクト電極９にＶｓ＜０［Ｖ］のバイアスを印加し、ゲートサイドウォール窒化膜１０を絶縁破壊させる。容量絶縁膜を破壊し、Ｎ＋ゲート電極３とコンタクト電極９とをオーミック接続することでアンチヒューズとして利用する。このときの電流は紙面の左右方向（矢印７）に、Ｎ＋ゲート電極３とコンタクト電極９間に流れることになる。アンチヒューズの容量絶縁膜を厚いゲートサイドウォール絶縁膜とすることでハードブレークダウンとなり、良好なオーミック特性が得られる。

本発明では、アンチヒューズの容量絶縁膜として、トランジスタのゲート絶縁膜ではなく、トランジスタのゲートサイドウォール絶縁膜を使用する。ゲート電極、ゲートサイドウォール絶縁膜、コンタクト電極を横方向に配置した横積みのアンチヒューズとする。素子分離絶縁膜上に基板と電気的にフローティングの状態で作られたトランジスタのゲート電極にＶｇ＞０［Ｖ］、コンタクト電極にＶｓ＜０［Ｖ］の高電界バイアスを印加する。高電界を印加し、ゲート電極とＳＡＣ(セルフ・アライン・コンタクト)プロセスにより作成されたコンタクト電極に挟まれたゲートサイドウォール絶縁膜を絶縁破壊させる。

厚いゲートサイドウォール絶縁膜を破壊することで、トランジスタのゲート電極とコンタクト電極間をオーミックに導通させることが可能となる。またアンチヒューズをゲート電極とＳＡＣのコンタクト電極とで構成することで、通常と同じ工程で、しかもトランジスタよりも小さなサイズのアンチヒューズが得られる。

以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。

従来例におけるアンチヒューズの模式図である。 本発明におけるアンチヒューズの模式図である。

符号の説明

１ シリコン基板
２ 素子分離用絶縁膜
３ Ｎ＋ゲート電極
４ Ｎ＋ＳＤ拡散層（Ｎ−ＬＤＤを含む）
５ Ｐ＋ＳＵＢ拡散層
６ ゲート絶縁膜
７ 容量絶縁膜破壊時の電流の流れ
８ ゲート層間絶縁膜
９ コンタクト電極
１０ ゲートサイドウォール窒化膜

Claims (10)

1. 第１の導電体パターンと、その第１の導電体パターンの側面に形成されたサイドウォール絶縁膜と、そのサイドウォール絶縁膜を挟み前記第１の導電体パターンの側面に対向して形成された第２の導電体パターンとから構成されたアンチヒューズを備えたことを特徴とする半導体装置。
2. 前記アンチヒューズは素子分離絶縁領域に形成されたことを特徴とする請求項１に記載の半導体装置。
3. 前記第１の導電体パターンはゲート電極パターンであり、前記第２の導電体パターンはコンタクト電極パターンであることを特徴とする請求項２に記載の半導体装置。
4. 前記サイドウォール絶縁膜は、ゲートサイドウォール窒化膜であることを特徴とする請求項３に記載の半導体装置。
5. 前記サイドウォール絶縁膜は、絶縁破壊時にハードブレークダウンする膜厚であることを特徴とする請求項４に記載の半導体装置。
6. 前記サイドウォール絶縁膜は、内部回路に使用されるトランジスタのゲート絶縁膜の膜厚よりも酸化膜換算膜厚として厚いことを特徴とする請求項４に記載の半導体装置。
7. 第１の導電体パターンと、その第１の導電体パターンの側面に形成されたサイドウォール絶縁膜と、そのサイドウォール絶縁膜を挟み前記第１の導電体パターンの側面に対向して形成された第２の導電体パターンとから構成されたことを特徴とするアンチヒューズ。
8. 前記第１、第２の導電体パターン及びサイドウォール絶縁膜は素子分離絶縁領域に形成されたことを特徴とする請求項７に記載のアンチヒューズ。
9. 前記第１の導電体パターンはゲート電極パターンであり、前記第２の導電体パターンはコンタクト電極パターンであり、前記サイドウォール絶縁膜は、ゲートサイドウォール窒化膜であることを特徴とする請求項８に記載のアンチヒューズ。
10. 前記サイドウォール絶縁膜は、内部回路に使用されるトランジスタのゲート絶縁膜の膜厚よりも厚く、絶縁破壊時にハードブレークダウンする膜厚であることを特徴とする請求項９に記載のアンチヒューズ。

Images