JP2006196079A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2006196079A JP2006196079A JP2005006434A JP2005006434A JP2006196079A JP 2006196079 A JP2006196079 A JP 2006196079A JP 2005006434 A JP2005006434 A JP 2005006434A JP 2005006434 A JP2005006434 A JP 2005006434A JP 2006196079 A JP2006196079 A JP 2006196079A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- fuse element
- potential
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】たとえば、プログラム動作時に、電圧ストレスの印加によってanti−fuse素子11のゲート絶縁膜がハードブレークダウンの状態に変化したことを、内部昇圧電源12で検知する。すると、内部昇圧電源12は、一定時間の経過を待って、書き込み終了信号ENDpを制御回路14に送る。これにより、制御回路14は、開閉スイッチ13を非導通状態とし、anti−fuse素子11に対するプログラム動作を終了させる構成となっている。
【選択図】 図1
Description
図1は、この発明の第1の実施形態にしたがった、anti−fuse素子(MOS構造の半導体素子)を記憶素子として用いた、情報を1度だけ書き込むことが可能なOTPメモリ(不揮発性半導体記憶装置)の基本構成を示すものである。ここでは、内部昇圧電源を設け、この内部昇圧電源によって、外部より供給される比較的低電圧(たとえば、2.5V)の電源から、anti−fuse素子に印加する第1の電圧としての書き込み用の高電圧VBP(たとえば、7V)を生成するように構成した場合について説明する。
ただし、“β”はチャージポンプ回路12Cを含めた装置全体のエネルギー効率、“C”はチャージポンプ回路12Cの容量、“VDD”はチャージポンプ回路12Cの電源電圧である。また、フリップフロップ回路FFの段数NFFの上限は、非プログラム状態のanti−fuse素子11までもが、ハードブレークダウンの状態へ至る程過度な電気的エネルギーを与えることがないように定められる。
図7は、この発明の第2の実施形態にしたがった、anti−fuse素子(MOS構造の半導体素子)を記憶素子として用いた、情報を1度だけ書き込むことが可能なOTPメモリ(不揮発性半導体記憶装置)における内部昇圧電源(電源回路)の他の構成を示すものである。ここでは、内部昇圧電源内の電位検知装置に、ブレークダウン検知回路を内在するように構成した場合について説明する。
図8は、この発明の第3の実施形態にしたがった、anti−fuse素子(MOS構造の半導体素子)を記憶素子として用いた、情報を1度だけ書き込むことが可能なOTPメモリ(不揮発性半導体記憶装置)の他の構成を示すものである。ここでは、64ビット分の情報を保持する繰り返し単位(記憶セル)41と図7に示した1つの内部昇圧電源12’とを有して構成される場合を例に示している。なお、同一部分には同一符号を付して、詳しい説明は割愛する。
まず、電源投入後、パワーオンリセット信号PORnを“0”に設定して、各繰り返し単位41内のラッチ回路をリセットする。これにより、データレジスタ31がリセットされ、データ出力端子DOp<0>〜DOp<63>が“0”に設定される。
次に、データレジスタ31に書き込み用のデータをセットする動作(data set)について説明する。まず、シフトセットコマンド信号SEpを“1”に設定し、書き込みデータ入力信号SIpとして、アドレス<0>のanti−fuse素子11に書き込むべきデータ、たとえば“1”(つまり、アドレス<0>のanti−fuse素子11をプログラムするためのデータ)を入力する。書き込みデータ入力信号SIpとして入力されたデータは、クロック信号CKpの立ち上がりエッジで取り込まれ、アドレス<63>のデータレジスタ31にセットされる。
次に、anti−fuse素子11へのデータの書き込み(anti−fuse programming)について説明する。本実施形態のOTPメモリの場合、プログラム動作において、クロック信号CKpの入力は必要としない。書き込みコマンド信号WEnを“1”に保持するだけで自動的に昇圧電源VBPが発生され、あらかじめデータレジスタ31に格納されている書き込み用のデータにしたがって、1ビットずつ順番にanti−fuse素子11へのデータの書き込みが行われ、最後に、書き込み終了信号WOpが出力される。
次に、データの読み出し(read sense & hold)について説明する。図9には、書き込み直後のリード動作(read sense & hold #1)と、パワーオンリセット後のリード動作(read sense & hold #2)とについて示しているが、これら2回の動作は全く同様である。
Claims (5)
- 電気的ストレスの印加によって絶縁膜を破壊することにより情報がプログラムされる記憶素子と、
前記記憶素子に対する、前記電気的ストレスの印加を制御する制御スイッチと、
前記制御スイッチの導通/非導通状態を制御する制御回路と、
プログラム動作時に、前記記憶素子に印加される前記電気的ストレスを発生させるための第1の電圧を生成する電圧生成回路、前記絶縁膜の破壊を検知する検知回路、および、前記検知回路により前記絶縁膜の破壊が検知されると、前記記憶素子に対する前記電気的ストレスの印加を一定時間経過後に遮断するように、前記制御回路を制御するカウンタ回路、を含む電源回路と
を具備したことを特徴とする不揮発性半導体記憶装置。 - 前記電源回路は内部昇圧電源であり、
前記内部昇圧電源は、非プログラム動作時に、前記第1の電圧よりも低い、リード動作用の第2の電圧を生成することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記検知回路は電位検知回路であり、
前記電位検知回路は、前記記憶素子に流れる電流量の変化から前記絶縁膜の破壊を検知することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記電位検知回路は、さらに、前記絶縁膜のブレークダウンを検知するブレークダウン検知回路を備えることを特徴とする請求項3に記載の不揮発性半導体記憶装置。
- 複数の記憶素子を備え、
前記カウンタ回路の出力は、前記複数の記憶素子を1ビットずつ書き込むための、プログラムカウンタのクロック信号としても用いられることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006434A JP4772328B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
US11/221,943 US7388770B2 (en) | 2005-01-13 | 2005-09-09 | One-time programable memory with additional programming time to ensure hard breakdown of the gate insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006434A JP4772328B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196079A true JP2006196079A (ja) | 2006-07-27 |
JP4772328B2 JP4772328B2 (ja) | 2011-09-14 |
Family
ID=36683703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006434A Expired - Fee Related JP4772328B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7388770B2 (ja) |
JP (1) | JP4772328B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008065963A (ja) * | 2006-09-11 | 2008-03-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008192883A (ja) * | 2007-02-06 | 2008-08-21 | Elpida Memory Inc | 半導体装置 |
JP2009087453A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | 情報記憶回路 |
JP2009110582A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法 |
JP2010267368A (ja) * | 2009-04-17 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
US8213209B2 (en) | 2009-07-23 | 2012-07-03 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
JP2012174283A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Semiconductor Ltd | 書き込み制御回路及び半導体装置 |
JP2014099243A (ja) * | 2008-04-16 | 2014-05-29 | Magnachip Semiconductor Ltd | 不揮発性メモリ装置の書き込み方法 |
JP2014146411A (ja) * | 2008-05-15 | 2014-08-14 | Magnachip Semiconductor Ltd | ワンタイムプログラマブル機能を有するメモリ装置 |
JP2020155193A (ja) * | 2019-03-22 | 2020-09-24 | タワー パートナーズ セミコンダクター株式会社 | 半導体装置 |
JP7372698B2 (ja) | 2021-11-15 | 2023-11-01 | イーメモリー テクノロジー インコーポレイテッド | アンチヒューズ型ワンタイムプログラミングメモリセルアレイのためのプログラム制御回路 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4946260B2 (ja) * | 2006-08-16 | 2012-06-06 | 富士通セミコンダクター株式会社 | アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置 |
JP4818024B2 (ja) * | 2006-08-23 | 2011-11-16 | 株式会社東芝 | 半導体記憶装置 |
US7626845B2 (en) * | 2006-12-13 | 2009-12-01 | Agere Systems Inc. | Voltage programming switch for one-time-programmable (OTP) memories |
US7512028B2 (en) * | 2007-04-17 | 2009-03-31 | Agere Systems Inc. | Integrated circuit feature definition using one-time-programmable (OTP) memory |
JP2010165397A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010165442A (ja) * | 2009-01-19 | 2010-07-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101878903B1 (ko) * | 2012-03-30 | 2018-07-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
FR2990291A1 (fr) * | 2012-05-03 | 2013-11-08 | St Microelectronics Sa | Procede de controle du claquage d'un antifusible |
EP2849183B1 (en) * | 2013-09-17 | 2017-03-22 | Dialog Semiconductor GmbH | On-chip Voltage Generation for a Programmable Memory Device |
FR3025927B1 (fr) | 2014-09-12 | 2018-01-12 | St Microelectronics Sa | Programmation de cellules anti-fusibles |
US9245648B1 (en) * | 2014-09-26 | 2016-01-26 | Qualcomm Incorporated | Logic high-dielectric-constant (HK) metal-gate (MG) one-time-programming (OTP) memory device sensing method |
JP2016134515A (ja) * | 2015-01-20 | 2016-07-25 | ソニー株式会社 | メモリセルおよびメモリ装置 |
US10333397B2 (en) * | 2017-07-18 | 2019-06-25 | Stmicroelectronics International N.V. | Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage |
US10205445B1 (en) * | 2017-09-25 | 2019-02-12 | Synopsys, Inc. | Clock duty cycle correction circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077080A (ja) * | 1992-11-18 | 1995-01-10 | Gemplus Card Internatl Sa | 集積回路内のヒューズを飛ばす方法及び回路 |
JPH08129894A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000082298A (ja) * | 1998-06-30 | 2000-03-21 | Hyundai Electronics Ind Co Ltd | クロスカップルされたフィ―ドバックル―プを有するアンチヒュ―ズのプログラミング回路 |
JP2000200498A (ja) * | 1999-01-05 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2001210094A (ja) * | 1999-12-29 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | Mos構造のアンチヒューズを利用したメモリリペア回路 |
JP2001243787A (ja) * | 1999-12-29 | 2001-09-07 | Hynix Semiconductor Inc | アンチヒューズプログラミング回路 |
JP2004303354A (ja) * | 2003-03-31 | 2004-10-28 | Elpida Memory Inc | リダンダンシ制御回路、及びそれを用いた半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6434060B1 (en) * | 2001-07-31 | 2002-08-13 | Hewlett-Packard Company | Write pulse limiting for worm storage device |
US6700151B2 (en) * | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
US6700176B2 (en) * | 2002-07-18 | 2004-03-02 | Broadcom Corporation | MOSFET anti-fuse structure and method for making same |
JP4928878B2 (ja) * | 2006-09-11 | 2012-05-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-01-13 JP JP2005006434A patent/JP4772328B2/ja not_active Expired - Fee Related
- 2005-09-09 US US11/221,943 patent/US7388770B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077080A (ja) * | 1992-11-18 | 1995-01-10 | Gemplus Card Internatl Sa | 集積回路内のヒューズを飛ばす方法及び回路 |
JPH08129894A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 不揮発性半導体記憶装置 |
JP2000082298A (ja) * | 1998-06-30 | 2000-03-21 | Hyundai Electronics Ind Co Ltd | クロスカップルされたフィ―ドバックル―プを有するアンチヒュ―ズのプログラミング回路 |
JP2000200498A (ja) * | 1999-01-05 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2001210094A (ja) * | 1999-12-29 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | Mos構造のアンチヒューズを利用したメモリリペア回路 |
JP2001243787A (ja) * | 1999-12-29 | 2001-09-07 | Hynix Semiconductor Inc | アンチヒューズプログラミング回路 |
JP2004303354A (ja) * | 2003-03-31 | 2004-10-28 | Elpida Memory Inc | リダンダンシ制御回路、及びそれを用いた半導体記憶装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008065963A (ja) * | 2006-09-11 | 2008-03-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008192883A (ja) * | 2007-02-06 | 2008-08-21 | Elpida Memory Inc | 半導体装置 |
JP2009087453A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | 情報記憶回路 |
JP2009110582A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法 |
JP2014099243A (ja) * | 2008-04-16 | 2014-05-29 | Magnachip Semiconductor Ltd | 不揮発性メモリ装置の書き込み方法 |
US9117412B2 (en) | 2008-05-15 | 2015-08-25 | Magnachip Semiconductor, Ltd. | Memory device with one-time programmable function, and display driver IC and display device with the same |
JP2014146411A (ja) * | 2008-05-15 | 2014-08-14 | Magnachip Semiconductor Ltd | ワンタイムプログラマブル機能を有するメモリ装置 |
US8964489B2 (en) | 2009-04-17 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device capable of optimizing an operation time of a boosting circuit during a writing period |
JP2010267368A (ja) * | 2009-04-17 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
US8213209B2 (en) | 2009-07-23 | 2012-07-03 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
JP2012174283A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Semiconductor Ltd | 書き込み制御回路及び半導体装置 |
JP2020155193A (ja) * | 2019-03-22 | 2020-09-24 | タワー パートナーズ セミコンダクター株式会社 | 半導体装置 |
JP7185573B2 (ja) | 2019-03-22 | 2022-12-07 | タワー パートナーズ セミコンダクター株式会社 | 半導体装置 |
JP7372698B2 (ja) | 2021-11-15 | 2023-11-01 | イーメモリー テクノロジー インコーポレイテッド | アンチヒューズ型ワンタイムプログラミングメモリセルアレイのためのプログラム制御回路 |
Also Published As
Publication number | Publication date |
---|---|
US7388770B2 (en) | 2008-06-17 |
US20060158923A1 (en) | 2006-07-20 |
JP4772328B2 (ja) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772328B2 (ja) | 不揮発性半導体記憶装置 | |
JP5119626B2 (ja) | 電気ヒューズ回路 | |
JP2006236511A (ja) | 半導体集積回路装置 | |
US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
US8134882B2 (en) | Semiconductor device including an anti-fuse element | |
US7688664B2 (en) | Electrical fuse circuit, memory device and electronic part | |
JP4886353B2 (ja) | 抵抗変化型ヒューズ回路 | |
JP2008198304A (ja) | 不揮発性半導体記憶装置 | |
JP2007116045A (ja) | 半導体装置 | |
JP2006172660A (ja) | 不揮発性半導体記憶装置 | |
JP4818024B2 (ja) | 半導体記憶装置 | |
US7257012B2 (en) | Nonvolatile semiconductor memory device using irreversible storage elements | |
JP2009277291A (ja) | 不揮発性半導体記憶装置 | |
US7855929B2 (en) | Apparatus for the dynamic detection, selection and deselection of leaking decoupling capacitors | |
JP2015167061A (ja) | 半導体装置 | |
US6654300B2 (en) | Semiconductor memory device having internal circuit screening function | |
JP2009283602A (ja) | 不揮発性半導体メモリ | |
JP5458236B2 (ja) | 電気ヒューズ判定回路及び判定方法 | |
JP4409567B2 (ja) | ヒューズメモリ素子を備えたメモリデバイスおよびその動作方法 | |
JP2001153924A (ja) | 半導体記憶装置 | |
KR102482147B1 (ko) | 이퓨즈 otp 메모리 | |
US8422329B2 (en) | Semiconductor device with anti-fuse elements | |
TWI281671B (en) | An option fuse circuit using standard CMOS manufacturing process | |
JP2004259320A (ja) | オプションフューズ回路 | |
JP5522079B2 (ja) | 書き込み制御回路及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |