KR101878903B1

KR101878903B1 - 반도체 장치 및 그의 구동 방법

Info

Publication number: KR101878903B1
Application number: KR1020120033371A
Authority: KR
Inventors: 박문필; 이정환
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2018-07-16
Also published as: CN103366819B; CN103366819A; KR20130110977A; US20130257520A1; US8686786B2

Abstract

퓨즈 회로를 포함하는 반도체 장치에 관한 것으로, 제1 구동전압을 생성하기 위한 제1 구동전압 생성부; 제1 구동전압의 출력노드와 퓨즈상태 감지노드 사이에 접속되는 퓨즈부; 제어신호에 응답하여 제2 구동전압으로 퓨즈상태 감지노드를 구동하기 위한 구동부; 퓨즈상태 감지노드의 전압레벨에 대응하는 퓨즈상태 감지신호에 응답하여 전압레벨 조절신호를 생성하기 위한 전압레벨 조절부; 및 전압레벨 조절신호에 따라 제2 구동전압의 전압레벨을 단계적으로 조절하여 출력하기 위한 제2 구동전압 생성부를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그의 구동 방법{SEMICONDUCTOR DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 장치 및 그의 구동 방법에 관한 것이다.

일반적으로, 디램(DRAM : Dynamic Random Access Memory)과 같은 반도체 장치는 퓨즈회로를 포함한다. 퓨즈 회로는 퓨즈 프로그래밍(Fuse Programming) 방식에 의해 이전의 옵션신호를 반전시켜 출력하는 회로로, 전압제어 회로, 리던던시 회로 등에서 선택적으로 옵션신호를 제공하기 위해 사용된다.

퓨즈 프로그래밍 방식에는 일반적으로 레이저 블로잉(Laser Blowing) 방식과 전기적인(Electrical) 방식이 사용된다. 레이저 블로잉 방식은 레이저 빔(Laser beam)을 이용하여 퓨즈의 연결상태를 끊어버리는 방식이다. 레이저를 이용한 물리적인 퓨즈 프로그래밍 방식은 반도체 장치가 패키지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서만 실시가 가능하다. 반면, 전기적인 방식은 패키지 상태에서 퓨즈의 연결상태를 변화시켜서 프로그래밍하는 방식으로, 이때 이용되는 퓨즈로는 안티퓨즈(Anti-fuse)가 있다.

안티퓨즈는 퓨즈의 반대 개념으로 반도체 장치의 제작 초기에는 끊어진 상태로 셋팅되어 있다가, 패키징 후 프로그램에 의해 연결된 상태로 전환된다. 다시 말해, 제작 초기의 안티퓨즈는 고정항 - MΩ이상의 전기저항 - 을 가진 절연체의 상태에 있다가 프로그램에 의해 저저항 - 몇 백 Ω이하의 전기저항 - 을 가진 도체로 전환하게 되는 것이다. 여기서, 안티퓨즈의 물리적인 변화는 전극 사이 즉, 두 개의 도전층 사이에 어느 수준 이상의 전압을 인가하여 절연체가 브레이크 다운(Breakdown) 현상을 일으킴으로써 도체로 전환되도록 이루어진다.

도 1에는 종래기술에 따른 퓨즈 회로가 블록 구성도로 도시되어 있고, 도 2에는 도 1에 도시된 펌핑전압 생성부의 내부 구성도가 도시되어 있다.

도 1을 참조하면, 안티퓨즈 회로(100)는 기판전압(VBBF)을 생성하기 위한 기판전압 생성부(110)와, 기판전압(VBBF)의 출력노드와 퓨즈상태 감지노드(DN01) 사이에 접속되는 안티퓨즈(120)와, 럽쳐 제어신호(RUPEN)에 응답하여 펌핑전압(VPP)으로 퓨즈상태 감지노드(DN01)를 구동하기 위한 구동부(130)와, 펌핑전압(VPP)을 생성하기 위한 펌핑전압 생성부(140)와, 안티퓨즈(120)의 저항값을 감지하여 퓨즈상태 감지신호(HIT)를 출력하기 위한 감지부(150)를 포함한다.

여기서, 기판전압 생성부(110)는 펌프 타입으로 구현될 수 있으며, 더욱 자세한 설명은 아래의 펌핑전압 생성부(140)를 참고한다.

그리고, 안티퓨즈(120)는 도면에 잘 도시되지 않았지만, 게이트단이 퓨즈상태 감지노드(DN01)에 접속되며 소오스단과 드레인단이 기판전압(VBBF)의 출력노드에 접속된 NMOS 트랜지스터를 포함하여 구성될 수 있다.

또한, 구동부(130)는 럽쳐 제어신호(RUPEN)를 반전시켜 출력하기 위한 인버터와, 인버터의 출력신호를 게이트 입력으로 하며 펌핑전압(VPP)의 출력노드와 퓨즈상태 감지노드(DN01) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함하여 구성될 수 있다.

또 펌핑전압 생성부(140)는 펌프 타입으로 구현 가능하며, 이하에서는 도 2를 참조하여 설명한다. 도 2를 보면, 펌핑전압 생성부(140)는 예정된 전압레벨을 가지는 기준전압(VREFP)을 생성하기 위한 기준전압 생성부(141)와, 기준전압(VREFP) 대비 펌핑전압(VPP)의 전압레벨을 검출하기 위한 펌핑전압 검출부(143)와, 펌핑전압 검출부(143)로부터 출력되는 펌핑전압 검출신호(DET)에 대응하는 발진신호(OSC)를 출력하기 위한 오실레이터(145)와, 발진신호(OSC)에 응답하여 펌핑전압(VPP)을 생성하기 위한 펌핑부(147)를 포함한다.

이하, 상기와 같은 구성을 가지는 안티퓨즈 회로(100)의 동작을 설명한다.

일단, 기판전압 생성부(110)가 기판전압(VBBF)을 타겟레벨에 대응하여 생성하고, 펌핑전압 생성부(140)가 펌핑전압(VPP)을 타겟레벨에 대응하여 생성한다. 여기서, 기판전압 생성부(110)와 펌핑전압 생성부(140)는 펌프 타입으로 구현 가능하므로, 펌핑전압 생성부(140)만을 대표적으로 설명한다. 우선, 기준전압 생성부(141)가 펌핑전압(VPP)에 대응하는 기준전압(VREFP)을 생성하면, 펌핑전압 검출부(143)가 기준전압(VREFP)과 펌핑전압(VPP)을 비교하고 그 비교결과에 대응하는 펌핑전압 검출신호(DET)를 출력한다. 이에 따라, 오실레이터(145)는 발진신호(OSC)를 출력하고, 펌핑부(147)는 펌핑전압(VPP)을 생성한다.

이러한 상태에서, 럽쳐 제어신호(RUPEN)가 예정된 구간 동안 활성화되면, 구동부(130)는 펌핑전압(VPP)으로 퓨즈상태 감지노드(DN01)퓨즈상태 감지노드(DN01), 안티퓨즈(120) 양단에는 펌핑전압(VPP)과 기판전압(VBBF)기판전압(VBBF)기판전압(VBBF)(120)는 양단의 전압차에 의하여 럽쳐된다.

이때, 감지부(150)는 안티퓨즈(120)의 저항값을 감지하고 감지결과에 대응하는 퓨즈상태 감지신호(HIT)를 출력한다. 다시 말해, 감지부(150)는 안티퓨즈(120)의 저항값이 타겟 저항값 이하로 낮아지게 되면 안티퓨즈(120)가 럽쳐되었음을 인식하고 그에 대응하는 퓨즈상태 감지신호(HIT)를 출력한다.

그러나, 상기와 같은 구성을 가지는 안티퓨즈 회로(100)는 다음과 같은 문제점이 있다.

주지한 바와 같이, 안티퓨즈(130)는 양단의 걸린 전압차에 의하여 럽쳐된다. 그런데, 공정, 전압 등의 조건에 따라 럽쳐가 정상적으로 수행되지 않는 경우가 빈번히 발생한다. 이러한 경우 잘못된 퓨즈상태 감지신호(HIT)가 출력되므로, 안티퓨즈 회로(100)의 동작 신뢰성이 저하되는 문제점이 발생한다.

본 발명은 퓨즈상태 감지신호를 모니터링하여 럽쳐 동작을 반복 실시하기 위한 반도체 장치 및 그의 구동 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 본 발명은 제1 구동전압을 생성하기 위한 제1 구동전압 생성부; 제1 구동전압의 출력노드와 퓨즈상태 감지노드 사이에 접속되는 퓨즈부; 제어신호에 응답하여 제2 구동전압으로 퓨즈상태 감지노드를 구동하기 위한 구동부; 퓨즈상태 감지노드의 전압레벨에 대응하는 퓨즈상태 감지신호에 응답하여 전압레벨 조절신호를 생성하기 위한 전압레벨 조절부; 및 전압레벨 조절신호에 따라 제2 구동전압의 전압레벨을 단계적으로 조절하여 출력하기 위한 제2 구동전압 생성부를 포함한다.

본 발명의 다른 측면에 따르면, 본 발명은 저전압을 생성하기 위한 저전압 생성부; 저전압의 출력노드와 퓨즈상태 감지노드 사이에 접속되는 퓨즈부; 럽쳐 제어신호에 응답하여 고전압으로 퓨즈상태 감지노드를 구동하기 위한 구동부; 검출 인에이블신호와, 퓨즈상태 감지노드의 전압레벨에 대응하는 퓨즈상태 감지신호에 응답하여 전압레벨 조절신호를 생성하기 위한 전압레벨 조절부; 및 전압레벨 조절신호에 따라 고전압의 전압레벨을 단계적으로 증가시켜 출력하기 위한 고전압 생성부를 포함한다.

본 발명의 또 다른 측면에 따르면, 본 발명은 퓨즈부 양단에 디폴트 레벨의 고전압 및 저전압을 예정된 구간 동안 공급하여 퓨즈부를 럽쳐하는 단계; 퓨즈부의 럽쳐상태를 검출하는 단계; 검출결과 퓨즈부가 럽쳐되지 않은 경우 고전압과 저전압의 전압차를 예정된 레벨만큼 상승시키는 단계; 및 상기의 단계들을 퓨즈부가 럽쳐될 때까지 반복적으로 수행하고, 퓨즈부가 럽쳐되는 경우 고전압 및 저전압을 디폴트 레벨로 초기화하는 단계를 포함한다.

퓨즈부의 럽쳐 여부에 따라 럽쳐 동작을 반복적으로 실시함으로써 정상적인 출력을 얻을 수 있다. 따라서, 퓨즈부를 포함하는 반도체 장치의 동작 신뢰성이 향상되는 효과가 있다.

도 1은 종래기술에 따른 반도체 장치의 구성도이다.
도 2는 도 1에 도시된 펌핑전압 생성부의 내부 구성도이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 장치의 구성도이다.
도 4는 도 3에 도시된 전압레벨 조절부의 내부 구성도이다.
도 5는 도 3에 도시된 기준전압 생성부의 내부 구성도이다.
도 6은 본 발명의 제1 실시예에 따른 반도체 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 제2 실시예에 따른 반도체 장치의 구동 방법을 설명하기 위한 타이밍도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3에는 본 발명의 제1 실시예에 따른 반도체 장치가 도시되어 있고, 도 4에는 도 3에 도시된 전압레벨 조절부의 내부 구성도가 도시되어 있으며, 도 5에는 도 3에 도시된 기준전압 생성부의 내부 구성도가 도시되어 있다.

도 3을 참조하면, 반도체 장치(200)는 기판전압(VBBF)을 생성하기 위한 기판전압 생성부(210)와, 기판전압(VBBF)의 출력노드와 퓨즈상태 감지노드(DN11) 사이에 접속되는 퓨즈부(220)와, 럽쳐 제어신호(RUPEN)에 응답하여 펌핑전압(VPP)으로 퓨즈상태 감지노드를 구동하기 위한 구동부(230)와, 럽쳐 제어신호(RUPEN)를 예정된 지연시간만큼 지연시켜 검출 인에이블신호(DETEN)를 출력하기 위한 지연부(240)와, 검출 인에이블신호(DETEN) 및 퓨즈상태 감지노드(DN11)의 전압레벨에 대응하는 퓨즈상태 감지신호(HIT)에 응답하여 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 생성하기 위한 전압레벨 조절부(250)와, 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)에 따라 펌핑전압(VPP)의 전압레벨을 단계적으로 증가시켜 출력하기 위한 펌핑전압 생성부(260)와, 퓨즈부(220)의 저항값을 감지하여 퓨즈상태 감지신호(HIT)를 출력하기 위한 감지부(270)를 포함한다.

여기서, 기판전압 생성부(210)는 펌프 타입으로 구현 가능하며, 이는 공지된 기술이므로, 자세한 설명은 생략하도록 한다.

그리고, 퓨즈부(220)는 안티퓨즈를 포함하여 구성된다. 예컨대, 퓨즈부(220)는 게이트단이 퓨즈상태 감지노드(DN11)에 접속되며 소오스단과 드레인단이 기판전압(VBBF)의 출력노드에 접속된 NMOS 트랜지스터를 포함하여 구성될 수 있다.

또한, 구동부(230)는 럽쳐 제어신호(RUPEN)를 반전시켜 출력하기 위한 인버터와, 인버터의 출력신호를 게이트 입력으로 하며 펌핑전압(VPP)의 출력노드와 퓨즈상태 감지노드(DN11) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함하여 구성될 수 있다. 한편, 럽쳐 제어신호(RUPEN)는 예정된 구간 동안 예정된 주기로 토글링되는 신호이며, 토글링 횟수는 럽쳐 동작을 반복적으로 실시하기 위한 횟수를 고려하여 정의된다. 그리고, 럽쳐 제어신호(RUPEN)는 활성화 상태가 퓨즈부(220) 럽쳐를 위한 스트레스(stress) 시간을 고려하여 결정된다. 예컨대, 럽쳐 제어신호(RUPEN)는 셀프 리프레쉬 신호로부터 파생된 내부신호를 이용할 수도 있고, 외부로부터 입력되는 커맨드를 이용할 수도 있다.

또 지연부(240)는 럽쳐 제어신호(RUPEN)가 활성화 상태에서 비활성화 상태로 천이된 시점부터 예정된 구간 동안 활성화되는 검출 인에이블신호를 생성한다. 이는 퓨즈부(220)의 럽쳐 동작이 충분히 이루어진 다음에 전압레벨 조절부(250)가 인에이블되도록 하기 위함이다.

한편, 전압레벨 조절부(250)는 검출 인에이블신호(DETEN)에 응답하여 인에이블되며, 퓨즈상태 감지신호(HIT)를 모니터링하여 퓨즈부(220)의 럽쳐 여부에 따른 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 생성한다. 이와 같은 전압레벨 조절부(250)는 도 4에 도시된 바와 같이, 검출 인에이블신호(DETEN)와 퓨즈상태 감지신호(HIT)에 응답하여 퓨즈부(220)의 럽쳐상태를 검출하기 위한 럽쳐상태 검출부(251)와, 럽쳐상태 검출부(251)로부터 출력되는 카운팅 인에이블신호(CNTEN)에 응답하여 카운팅을 수행하는 카운터(253)와, 카운터(253)로부터 출력되는 카운팅 코드신호(CNT0, CNT1)를 디코딩하여 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 출력하기 위한 디코더(255)를 포함한다. 이를 더욱 자세하게 설명하면, 럽쳐상태 검출부(251)는 검출 인에이블신호(DETEN)가 활성화될 때마다 퓨즈상태 감지신호(HIT)의 전압레벨을 검출하고, 그 검출결과에 따라 카운팅 인에이블신호(CNTEN)를 선택적으로 활성화한다. 예컨대, 럽쳐상태 검출부(251)는 퓨즈상태 감지신호(HIT)가 논리 하이 레벨이면 카운팅 인에이블신호(CNTEN)를 비활성화 상태를 유지하고 반대로 퓨즈상태 감지신호(HIT)가 논리 로우 레벨이면 카운팅 인에이블신호(CNTEN)를 일정 구간 동안 활성화 상태로 출력한다. 그리고, 카운터(253)는 카운팅 인에이블신호(CNTEN)가 활성화될 때마다 카운팅 코드신호(CNT0, CNT1)를 1비트씩 증가시키고 카운팅 인에이블신호(CNTEN)가 예정된 구간 동안 비활성화되면 카운팅 코드신호(CNT0, CNT1)를 초기화한다. 예컨대, 카운터(253)는 카운팅 코드신호(CNT0, CNT1)를 디폴트 값으로 '00'을 출력하고, 카운팅 인에이블신호(CNTEN)가 활성화될 때마다 카운팅 코드신호(CNT0, CNT1)를 '01', '10', '11'로 순차적으로 출력한다. 이때, 카운터(253)는 카운팅 인에이블신호(CNTEN)가 예정된 구간 동안 비활성화되면 카운팅 코드신호(CNT0, CNT1)를 '00'으로 초기화한다. 또한, 디코더(255)는 통상적인 디코딩 방식을 이용하는 공지공용의 기술이므로 자세한 설명은 생략하도록 한다. 다만, 디코더(255)는 카운팅 코드신호(CNT0, CNT1)에 대응하는 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 출력한다. 예컨대, 디코더(255)는 디폴트 값의 카운팅 코드신호(CNT0, CNT1)에 대응하여 디폴트 값의 제1 전압레벨 조절신호(PB2<0>/PB2B<0>)를 출력한다.

다시 도 3을 참조하면, 펌핑전압 생성부(260)는 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)에 응답하여 기준전압(VREFP)을 단계적으로 상승시켜 출력하기 위한 기준전압 생성부(261)와, 기준전압(VREFP) 대비 펌핑전압(VPP)의 전압레벨을 검출하기 위한 펌핑전압 검출부(263)와, 펌핑전압 검출부(263)로부터 출력되는 펌핑전압 검출신호(DET)에 대응하는 발진신호(OSC)를 출력하기 위한 오실레이터(265)와, 발진신호(OSC)에 응답하여 펌핑전압(VPP)을 생성하기 위한 펌핑부(267)를 포함한다.

여기서, 펌핑전압 검출부(263), 오실레이터(265) 및 펌핑부(267)는 공지공용의 기술이므로, 자세한 설명은 생략하도록 한다. 한편, 기준전압 생성부(261)는 제1 전압단과 제2 전압단 사이에 접속되며, 제1 전압과 제2 전압 사이에서 단계적으로 분배된 제1 내지 제4 분배전압(V0, V1, V2, V3)을 제공하기 위한 분배부(261A)와, 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)에 응답하여 제1 내지 제4 분배전압(V0, V1, V2, V3) 중 어느 하나를 기준전압(VREFP)으로서 출력하기 위한 선택부(261B)를 포함한다. 예컨대, 기준전압 생성부(261)는 제1 전압레벨 조절신호(PB2<0>/PB2B<0>)에 응답하여 기준전압(VREFP)으로서 출력되는 제1 분배전압(V0)이 디폴트 레벨로 설정되며, 제2 내지 제4 전압레벨 조절신호(PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)에 응답하여 제2 내지 제4 분배전압(V1, V2, V3)을 순차적으로 기준전압(VREFP)으로서 출력한다.

이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 반도체 장치의 구동 방법을 도 6을 참조하여 설명한다.

도 6에는 본 발명의 제1 실시예에 따른 반도체 장치의 구동 방법을 설명하기 위한 타이밍도가 도시되어 있다.

도 6을 참조하면, 기판전압 생성부(210)는 기판전압(VBBF)을 대응하는 디폴트 레벨로 생성하고 펌핑전압 생성부(260)는 펌핑전압(VPP)을 대응하는 디폴트 레벨로 생성하고 있는 상태에서, 럽쳐 제어신호(RUPEN)의 첫 번째 펄싱(STRESS0)에 의하여 구동부(230)는 퓨즈상태 감지노드(DN11)를 펌핑전압(VPP)으로 구동한다.

그러면, 퓨즈부(220) 양단에는 럽쳐 제어신호(RUPEN)가 활성화된 구간 동안 디폴트 레벨의 펌핑전압(VPP) 및 기판전압(VBBF)이 공급된다. 이때, 감지부(270)는 퓨즈부(220)의 저항값을 지속적으로 감지하고 그 감지결과에 대응하여 퓨즈상태 감지신호(HIT)를 출력한다.

그리고, 럽쳐 제어신호(RUPEN)가 비활성화되면, 지연부(240)는 검출 인에이블신호(DETEN)를 활성화한다. 다시 말해, 지연부(240)는 럽쳐 제어신호(RUPEN)가 활성화 상태에서 비활성화 상태로 천이될 때 예정된 구간 동안 검출 인에이블신호(DETEN)를 활성화한다. 이에 따라, 전압레벨 조절부(250)는 인에이블되고 퓨즈상태 감지신호(HIT)에 응답하여 퓨즈부(220)의 럽쳐 여부에 대응하는 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 출력한다. 예컨대, 전압레벨 조절부(250)는 퓨즈상태 감지신호(HIT)가 논리 하이 레벨이면 퓨즈부(220)가 정상적으로 럽쳐되었음을 인식하고 제1 전압레벨 조절신호(PB2<0>/PB2B<0>)의 활성화 상태를 유지한다. 이와는 달리, 전압레벨 조절부(250)는 퓨즈상태 감지신호(HIT)가 논리 로우 레벨이면 퓨즈부(220)가 럽쳐되지 않았음을 인식하고 제2 전압레벨 조절신호(PB2<1>/PB2B<1>)만을 활성화한다.

한편, 전압레벨 조절부(250)로부터 제2 전압레벨 조절신호(PB2<1>/PB2B<1>)가 활성화된 경우에는 펍핑전압 생성부(260)가 펌핑전압(VPP)을 일정 레벨만큼 증가시켜 생성한다. 이러한 상태에서, 구동부(230)는 럽쳐 제어신호(RUPEN)의 두 번째 펄싱(STRESS1)에 의하여 퓨즈상태 감지노드(DN11)를 전압레벨이 1단계 상승한 펌핑전압(VPP)으로 구동한다. 즉, 퓨즈부(220)의 양단에 걸린 전압차를 상승시켜 퓨즈부(220)에 더 큰 스트레스(stress)를 준다. 이때에도 감지부(270)는 퓨즈부(220)의 저항값을 지속적으로 감지하고 그 감지결과에 대응하여 퓨즈상태 감지신호(HIT)를 출력한다. 그리고, 럽쳐 제어신호(RUPEN)가 다시 비활성화될 때 검출 인에이블신호(DETEN)가 지연부(240)에 의하여 다시 활성화된다. 이에 따라, 전압레벨 조절부(250)는 인에이블되고 퓨즈상태 감지신호(HIT)에 응답하여 퓨즈부(220)의 럽쳐 여부에 대응하는 제1 내지 제4 전압레벨 조절신호(PB2<0>/PB2B<0>, PB2<1>/PB2B<1>, PB2<2>/PB2B<2>, PB2<3>/PB2B<3>)를 출력한다. 예컨대, 전압레벨 조절부(250)는 퓨즈상태 감지신호(HIT)가 논리 하이 레벨이면 퓨즈부(220)가 정상적으로 럽쳐되었음을 인식하고 제1 전압레벨 조절신호(PB2<0>/PB2B<0>)만을 활성화하면서 초기화된다. 이와는 달리, 전압레벨 조절부(250)는 퓨즈상태 감지신호(HIT)가 논리 로우 레벨이면 퓨즈부(220)가 럽쳐되지 않았음을 인식하고 제3 전압레벨 조절신호(PB2<2>/PB2B<2>)만을 활성화한다. 만약 전압레벨 조절부(250)로부터 제3 전압레벨 조절신호(PB2<2>/PB2B<2>)가 활성화되면, 펍핑전압 생성부(260)는 전압레벨이 2단계 상승된 펌핑전압(VPP)을 생성한다.

상기와 같이 본 발명의 제1 실시예에서는 퓨즈부(220) 양단에 펌핑전압(VPP)과 기판전압(VBBF)을 예정된 구간 동안 공급하여 퓨즈부(220)를 럽쳐하는 과정과, 퓨즈부(220)의 럽쳐상태를 검출하는 과정과, 그 검출결과 퓨즈부(220)가 럽쳐되지 않은 경우 펌핑전압(VPP)의 전압레벨을 단계적으로 상승시켜 펌핑전압(VPP)과 기판전압(VBBF)의 전압차를 예정된 레벨만큼 상승시키는 과정과, 상기의 과정들을 퓨즈부(220)가 럽쳐될 때까지 반복적으로 수행하는 과정을 포함한다. 한편, 퓨즈부(220)가 럽쳐되는 경우 다른 퓨즈부(도면에 미도시)의 프로그램을 실시하기 위하여 펌핑전압(VPP)을 디폴트 레벨로 초기화한다. 또는 퓨즈부(220)가 럽쳐된 다음에 더 이상 프로그램할 퓨즈부가 없는 경우에는 펌핑전압(VPP) 및 기판전압(VBBF)을 생성하기 위한 동작을 종료한다. 이때, 펌핑전압(VPP)은 소오스 전압(예:VDD) 레벨을 가지거나 또는 노말 펌핑전압(normal VPP)을 가질 수 있으며, 기판전압(VBBF)은 소오스 전압(예:VSS) 레벨을 가지거나 또는 노말 기판전압(normal VBBF)을 가질 수 있다.

한편, 본 발명의 제1 실시예에서는 펌핑전압(VPP)과 기판전압(VBBF)의 전압차를 상승시킬 때 펌핑전압(VPP)의 전압레벨을 증가시키는 것을 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 도 7에 도시된 바와 같이 기판전압(VBBF)의 전압레벨을 단계적으로 감소시켜 펌핑전압(VPP)과 기판전압(VBBF)의 전압차를 상승시킬 수도 있다. 이때, 본 발명에는 기판전압(VBBF)의 전압레벨을 단계적으로 감소시키기 위한 구체적인 실시예가 도시되지 않았지만, 도 3 내지 도 5를 통해 충분히 설계 가능하다.

또한, 본 발명은 펌핑전압(VPP)과 기판전압(VBBF)의 전압차를 상승시킴에 있어서 펌핑전압(VPP)과 기판전압(VBBF)을 동시에 증가 또는 감소시켜 전압차를 상승시킬 수도 있으며, 이 또한 구체적인 실시예가 도시되지 않았지만, 도 3 내지 도 5를 통해 충분히 설계 가능하다.

이와 같은 본 발명의 실시예에 따르면, 퓨즈부의 럽쳐 여부에 따라 럽쳐 동작을 반복적으로 실시함으로써 퓨즈부의 럽쳐 불량을 방지할 수 있는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예컨대, 본 발명의 실시예에서는 공급전압의 전압레벨을 4단계로 조절하는 것을 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 그 이하 또는 그 이상의 단계로 공급전압의 전압레벨을 조절할 수 있다.

200 : 반도체 장치 210 : 기판전압 생성부
220 : 퓨즈부(anti fuse) 230 : 구동부
240 : 지연부 250 : 전압레벨 조절부
251 : 럽쳐상태 검출부 253 : 카운터
255 : 디코더 260 : 펌핑전압 생성부
261 : 기준전압 생성부 263 : 펌핑전압 검출부
265 : 오실레이터 267 : 펌핑부
270 : 감지부

Claims

제1 구동전압을 생성하기 위한 제1 구동전압 생성부;
상기 제1 구동전압의 출력노드와 퓨즈상태 감지노드 사이에 접속되는 퓨즈부;
제어신호에 응답하여 제2 구동전압으로 상기 퓨즈상태 감지노드를 구동하기 위한 구동부;
상기 퓨즈상태 감지노드의 전압레벨에 대응하는 퓨즈상태 감지신호에 응답하여 전압레벨 조절신호를 생성하기 위한 전압레벨 조절부; 및
상기 전압레벨 조절신호에 따라, 상기 제1 구동전압과 상기 제2 구동전압의 전압차가 상승하도록 상기 제2 구동전압의 전압레벨을 단계적으로 조절하여 출력하기 위한 제2 구동전압 생성부
를 포함하는 반도체 장치.
[청구항 2은(는) 설정등록료 납부시 포기되었습니다.]

제1항에 있어서,
상기 제어신호는 예정된 구간 동안 예정된 주기로 토글링되는 반도체 장치.
[청구항 3은(는) 설정등록료 납부시 포기되었습니다.]

제2항에 있어서,
상기 제어신호는 셀프 리프레쉬 신호로부터 파생된 신호 또는 외부로부터 입력된 커맨드를 포함하는 반도체 장치.
[청구항 4은(는) 설정등록료 납부시 포기되었습니다.]

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 구동전압 생성부는 상기 전압레벨 조절신호에 응답하여 상기 제1 구동전압의 전압레벨을 단계적으로 조절하여 출력하는 반도체 장치.
[청구항 5은(는) 설정등록료 납부시 포기되었습니다.]

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 전압레벨 조절부는 상기 제어신호에 응답하여 인에이블되는 반도체 장치.
[청구항 6은(는) 설정등록료 납부시 포기되었습니다.]

제5항에 있어서,
상기 전압레벨 조절부는 상기 제어신호가 활성화 상태에서 비활성화 상태로 천이된 다음 예정된 구간 동안 인에이블되는 반도체 장치.
[청구항 7은(는) 설정등록료 납부시 포기되었습니다.]

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 퓨즈부는 안티퓨즈를 포함하는 반도체 장치.
[청구항 8은(는) 설정등록료 납부시 포기되었습니다.]

제7항에 있어서,
상기 퓨즈부의 저항값을 감지하여 상기 퓨즈상태 감지신호를 출력하기 위한 감지부를 더 포함하는 반도체 장치.
저전압을 생성하기 위한 저전압 생성부;
상기 저전압의 출력노드와 퓨즈상태 감지노드 사이에 접속되는 퓨즈부;
럽쳐 제어신호에 응답하여 고전압으로 상기 퓨즈상태 감지노드를 구동하기 위한 구동부;
검출 인에이블신호와, 상기 퓨즈상태 감지노드의 전압레벨에 대응하는 퓨즈상태 감지신호에 응답하여 전압레벨 조절신호를 생성하기 위한 전압레벨 조절부; 및
상기 전압레벨 조절신호에 따라 상기 고전압의 전압레벨을 단계적으로 증가시켜 출력하기 위한 고전압 생성부
를 포함한는 반도체 장치.
[청구항 10은(는) 설정등록료 납부시 포기되었습니다.]

제9항에 있어서,
상기 럽쳐 제어신호는 예정된 구간 동안 예정된 주기로 토글링되는 반도체 장치.
[청구항 11은(는) 설정등록료 납부시 포기되었습니다.]

제10항에 있어서,
상기 럽쳐 제어신호는 셀프 리프레쉬 신호로부터 파생된 신호 또는 외부로부터 입력된 커맨드를 포함하는 반도체 장치.
[청구항 12은(는) 설정등록료 납부시 포기되었습니다.]

제9항 내지 제11항 중 어느 한 항에 있어서,
상기 저전압 생성부는 상기 전압레벨 조절신호에 응답하여 상기 저전압의 전압레벨을 단계적으로 감소시켜 출력하는 반도체 장치.
[청구항 13은(는) 설정등록료 납부시 포기되었습니다.]

제12항에 있어서,
상기 저전압은 기판전압을 포함하는 반도체 장치.
[청구항 14은(는) 설정등록료 납부시 포기되었습니다.]

제9항 내지 제11항 중 어느 한 항에 있어서,
상기 전압레벨 조절부는,
상기 검출 인에이블신호와 상기 퓨즈상태 감지신호에 응답하여 상기 퓨즈부의 럽쳐상태를 검출하기 위한 럽쳐상태 검출부; 및
상기 럽쳐상태 검출부로부터 출력되는 카운팅 인에이블신호에 응답하여 카운팅을 수행하는 카운터; 및
상기 카운터로부터 출력되는 카운팅 코드신호를 디코딩하여 상기 전압레벨 조절신호를 출력하기 위한 디코더를 포함하는 반도체 장치.
[청구항 15은(는) 설정등록료 납부시 포기되었습니다.]

제14항에 있어서,
상기 카운터는 상기 카운팅 인에이블신호가 활성화된 경우 1비트씩 카운팅하고 상기 카운팅 인에이블신호가 비활성화된 경우 초기화되는 반도체 장치.
[청구항 16은(는) 설정등록료 납부시 포기되었습니다.]

제9항 내지 제11항 중 어느 한 항에 있어서,
상기 고전압은 펌핑 전압을 포함하는 반도체 장치.
[청구항 17은(는) 설정등록료 납부시 포기되었습니다.]

제16항에 있어서,
상기 고전압 생성부는,
상기 전압레벨 조절신호에 응답하여 기준전압을 단계적으로 상승시켜 출력하기 위한 기준전압 생성부;
상기 기준전압 대비 상기 고전압의 전압레벨을 검출하기 위한 고전압 검출부;
상기 고전압 검출부로부터 출력되는 고전압 검출신호에 대응하는 발진신호를 출력하기 위한 오실레이터; 및
상기 발진신호에 응답하여 상기 고전압을 생성하기 위한 펌핑부를 포함하는 반도체 장치.
[청구항 18은(는) 설정등록료 납부시 포기되었습니다.]

제17항에 있어서,
상기 기준전압 생성부는,
제1 전압단과 제2 전압단 사이에 접속되며, 제1 전압과 제2 전압 사이에서 단계적으로 분배된 복수의 분배전압을 제공하기 위한 분배부; 및
상기 전압레벨 조절신호에 응답하여 상기 복수의 분배전압 중 어느 하나를 상기 기준전압으로서 출력하기 위한 선택부를 포함하는 반도체 장치.
[청구항 19은(는) 설정등록료 납부시 포기되었습니다.]

제9항 내지 제11항 중 어느 한 항에 있어서,
상기 럽쳐 제어신호를 예정된 지연시간만큼 지연시켜 상기 검출 인에이블신호를 출력하기 위한 지연부를 더 포함하는 반도체 장치.
[청구항 20은(는) 설정등록료 납부시 포기되었습니다.]

제9항 내지 제11항 중 어느 한 항에 있어서,
상기 퓨즈부는 안티퓨즈를 포함하는 반도체 장치.
[청구항 21은(는) 설정등록료 납부시 포기되었습니다.]

제20항에 있어서,
상기 퓨즈부의 저항값을 감지하여 상기 퓨즈상태 감지신호를 출력하기 위한 감지부를 더 포함하는 반도체 장치.
퓨즈부 양단에 디폴트 레벨의 고전압 및 저전압을 예정된 구간 동안 공급하여 상기 퓨즈부를 럽쳐하는 단계;
상기 퓨즈부의 럽쳐상태를 검출하는 단계;
검출결과 상기 퓨즈부가 럽쳐되지 않은 경우 상기 고전압과 저전압의 전압차를 예정된 레벨만큼 상승시키는 단계; 및
상기의 단계들을 상기 퓨즈부가 럽쳐될 때까지 반복적으로 수행하고, 상기 퓨즈부가 럽쳐되는 경우 상기 고전압 및 저전압을 상기 디폴트 레벨로 초기화하는 단계
를 포함하는 반도체 장치의 구동 방법.
[청구항 23은(는) 설정등록료 납부시 포기되었습니다.]

제22항에 있어서,
상기 전압차를 예정된 레벨만큼 상승시키는 단계는 상기 고전압을 예정된 레벨만큼 증가시키는 반도체 장치의 구동 방법.
[청구항 24은(는) 설정등록료 납부시 포기되었습니다.]

제22항에 있어서,
상기 전압차를 예정된 레벨만큼 상승시키는 단계는 상기 저전압을 예정된 레벨만큼 감소시키는 반도체 장치의 구동 방법.
[청구항 25은(는) 설정등록료 납부시 포기되었습니다.]

제22항에 있어서,
상기 전압차를 예정된 레벨만큼 상승시키는 단계는 상기 고전압을 예정된 레벨만큼 증가시키고 상기 저전압을 예정된 레벨만큼 감소시키는 반도체 장치의 구동 방법.