CN103366819A - 半导体器件及其驱动方法 - Google Patents

半导体器件及其驱动方法 Download PDF

Info

Publication number
CN103366819A
CN103366819A CN2012103315767A CN201210331576A CN103366819A CN 103366819 A CN103366819 A CN 103366819A CN 2012103315767 A CN2012103315767 A CN 2012103315767A CN 201210331576 A CN201210331576 A CN 201210331576A CN 103366819 A CN103366819 A CN 103366819A
Authority
CN
China
Prior art keywords
voltage
voltage level
signal
fuse
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103315767A
Other languages
English (en)
Other versions
CN103366819B (zh
Inventor
朴文必
李政桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103366819A publication Critical patent/CN103366819A/zh
Application granted granted Critical
Publication of CN103366819B publication Critical patent/CN103366819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种半导体器件。半导体器件包括：第一驱动电压发生单元，其被配置成产生第一驱动电压；熔丝单元，其被耦接在接收第一驱动电压的输出节点与熔丝状态感测节点之间；驱动单元，其被配置成响应于控制信号用第二驱动电压来驱动熔丝状态感测节点；电压电平控制单元，其被配置成响应于与熔丝状态感测节点的电压电平相对应的熔丝状态感测信号产生电压电平控制信号；以及第二驱动电压发生单元，其被配置成响应于电压电平控制信号控制并输出第二驱动电压的电压电平。半导体器件通过监控熔丝状态感测信号来重复地执行断裂操作。

Description

半导体器件及其驱动方法
相关申请的交叉引用
本申请要求2012年3月30日提交的申请号为10-2012-0033371的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种半导体器件及其驱动方法。
背景技术
半导体器件，诸如动态随机存取存储器（DRAM）器件，通常包括熔丝电路。熔丝电路是一种用于经由熔丝编程工艺将先前的选项信号反相并来输出反相的信号的电路，且用于在电压控制电路或冗余电路中选择性地提供选项信号。
熔丝编程工艺包括激光吹气（laser blowing）工艺和电工艺。激光吹气工艺是一种用激光束来切断熔丝的方法。可以仅在封装制造的半导体器件之前，例如在晶圆阶段执行使用激光的熔丝编程工艺。另一方面，电工艺是一种在制造的半导体器件的封装状态下改变熔丝的连接状态并执行编程操作的方法。根据一个实例，可以使用反熔丝来代替熔丝。
反熔丝具有与熔丝相反的特性，其中在半导体器件的制造的初始阶段将反熔丝设定成切断状态，并且在封装之后，反熔丝的状态经由编程操作转变成连接状态。另言之，反熔丝在制造的初始阶段开始于电阻高达兆欧（Ω）的绝缘体状态，并随后经由编程操作变为电阻低达诸如几百欧姆（Ω）的导体。这里，通过将指定电平或更高的电压施加到作为两个导电层的电极之间的间隙并导致绝缘体破坏，来将反熔丝物理改变为导体。
图1是现有的反熔丝电路的框图，且图2是说明图1所示的高电压发生单元的内部结构的框图。
参见图1，现有的反熔丝电路100包括衬底电压发生单元110、反熔丝单元120、驱动单元130、高电压发生单元140以及感测单元150。衬底电压发生单元110产生衬底电压VBBF。反熔丝单元120耦接在衬底电压VBBF的输出节点与熔丝状态感测节点DN01之间。驱动单元130响应于断裂控制信号RUPEN而用高电压VPP来驱动熔丝状态感测节点DN01。高电压发生单元140产生高电压VPP。感测单元150感测反熔丝单元120的电阻状态并输出熔丝状态感测信号HIT。
衬底电压发生单元110可以被实现为以下结合高电压发生单元140详细描述的电荷泵衬底电压发生单元。
尽管在附图中未详细示出反熔丝单元120，但是反熔丝单元120可以由NMOS晶体管来形成，所述NMOS晶体管包括与熔丝状态感测节点DN01相耦接的栅极、以及与衬底电压VBBF的输出节点相耦接的源极和漏极。
此外，驱动单元130可由反相器和PMOS晶体管形成。反相器将断裂控制信号RUPEN反相，输出反相的断裂控制信号。PMOS晶体管包括用于接收反相器的输出信号的栅极、以及耦接在高电压VPP的输出节点与熔丝状态节点DN01之间的源极和漏接。
可以用电荷泵电压发生单元来实现高电压发生单元140，下面将参照图2更详细地描述高电压发生单元140。参见图2，高电压发生单元140包括参考电压发生器141、电压检测器143、振荡器145、以及泵147。参考电压发生器141产生具有指定电压电平的参考电压VREFP。电压检测器143检测与参考电压VREFP相比较的高电压VPP的电压电平。振荡器145输出与从电压检测器143中输出的电压检测信号DET相对应的振荡信号OSC。电荷泵147响应于振荡信号OSC而产生高电压VPP。
在下文中，描述具有上述结构的反熔丝电路100的操作。
首先，衬底电压发生单元110根据目标电平产生衬底电压VBBF，并且高电压发生单元140根据目标电平产生高电压VPP。由于衬底电压发生单元110和高电压发生单元140每个都可以被实现为电荷泵电压发生单元，本文以高电压发生单元140为例进行代表性地描述。首先，在参考电压发生器141产生与高电压VPP相对应的参考电压VREFP时，电压检测器143将参考电压VREFP与高电压VPP进行比较，以便产生比较结果并输出与比较结果相对应的电压检测信号DET。相应地，振荡器145输出振荡信号OSC，并且电荷泵147产生高电压VPP。
在这种状态下，在断裂控制信号RUPEN在期望的定时被使能时，驱动单元130用高电压VPP来驱动熔丝状态感测节点DN01。因而，高电压VPP和衬底电压VBBF被分别施加到反熔丝单元120的端部，并且反熔丝单元120由于端部之间的电压电平差而断裂。
这里，感测单元150感测反熔丝单元120的电阻状态，并输出与感测的电阻状态相对应的熔丝状态感测信号HIT。另言之，感测单元150在反熔丝单元120的电阻值变得比目标电阻值低时检测到反熔丝单元120断裂，且输出与检测结果相对应的熔丝状态感测信号HIT。
这里，具有上述结构的反熔丝电路100具有以下特点。
如上所述的，反熔丝单元120由于反熔丝单元120的端部之间的电压电平差而断裂。然而，由于工艺和电压电平的条件可能不能正确地执行断裂。在这种情况下，输出错误的熔丝状态感测信号HIT，并且反熔丝电路100的操作可靠性恶化。
发明内容
本发明的一个实施例涉及一种通过监控熔丝状态感测信号而重复执行断裂操作的半导体器件及其驱动方法。
根据本发明的一个实施例，一种半导体器件包括：第一驱动电压发生单元，所述第一驱动电压发生单元被配置成产生第一驱动电压；熔丝单元，所述熔丝单元耦接在用于接收第一驱动电压的输出节点与熔丝状态感测节点之间；驱动单元，所述驱动单元被配置成响应于控制信号而用第二驱动电压来驱动熔丝状态感测节点；电压电平控制单元，所述电压电平控制单元被配置成响应于与所述熔丝状态感测节点的电压电平相对应的熔丝状态感测信号，而产生电压电平控制信号；以及第二驱动电压发生单元，所述第二驱动电压发生单元被配置成响应于所述电压电平控制信号而控制和输出所述第二驱动电压的电压电平。
根据本发明的另一个实施例，一种半导体器件包括：第一电压发生单元，所述第一电压发生单元被配置成产生第一电压；熔丝单元，所述熔丝单元耦接在用于接收所述第一电压的输出节点与熔丝状态感测节点之间；驱动单元，所述驱动单元被配置成响应于断裂控制信号而用第二电压来驱动所述熔丝状态感测节点；电压电平控制单元，所述电压电平控制单元被配置成响应于检测使能信号和与所述熔丝状态节点相对应的熔丝状态感测信号而产生电压电平控制信号；以及第二电压发生单元，所述第二电压发生单元被配置成响应于所述电压电平控制信号而增加并输出所述第二电压的电压电平。
根据本发明的另一个实施例，一种用于驱动半导体器件的方法包括以下步骤：将第一电压和第二电压分别施加到熔丝单元的两个端部；检测熔丝单元是否断裂；在熔丝单元未断裂时，增加第一电压与第二电压之间的电压电平差；以及按顺序重复施加第一电压和第二电压的步骤、用增加的电压电平差检测断裂的步骤、并增加电压电平差的步骤直到熔丝单元断裂。
附图说明
图1是现有的反熔丝电路的框图。
图2是说明图1所示的高电压发生单元的内部结构的框图。
图3是根据本发明的第一实施例的半导体器件的框图。
图4是说明图3所示的电压电平控制器的内部结构的框图。
图5是说明图3所示的参考电压电平发生单元的内部结构的框图。
图6是描述用于驱动根据本发明的第一实施例的半导体器件的方法的时序图。
图7是描述用于驱动根据本发明的第二实施例的半导体器件的方法的时序图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分且完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图与实施例中表示相同的部分。
图3是根据本发明的第一实施例的半导体器件的框图。图4是说明图3所示的电压电平控制器的内部结构的框图。图5是说明图3所示的参考电压电平发生单元的内部结构的框图。
参见图3，根据本发明的第一实施例的半导体器件200包括衬底电压发生单元210、熔丝单元220、驱动单元230、延迟单元240、电压电平控制单元250、高电压发生单元260以及感测单元270。
衬底电压发生单元210产生衬底电压VBBF。熔丝单元220耦接在衬底电压VBBF的输出节点与熔丝状态感测节点DN11之间。驱动单元230响应于断裂控制信号RUPEN而用高电压VPP来驱动熔丝状态感测节点DN11。延迟单元240通过将断裂控制信号RUPEN延迟期望的延迟时间来输出检测使能信号DETEN。电压电平控制单元250响应于检测使能信号DETEN和与熔丝状态感测节点DN11的电压电平相对应的熔丝状态感测信号HIT，而产生第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>。高电压发生单元260根据第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>以及PB2<3>/PB2B<3>来逐步地增加高电压VPP的电压电平，并输出增加的高电压。感测单元270感测熔丝单元220的电阻，并输出熔丝状态感测信号HIT。
这里，衬底电压发生单元210可以通过任何合理适用的、已知的电荷泵衬底电压发生单元来实现。
熔丝单元220被形成为包括反熔丝。例如，熔丝单元220可以由NMOS晶体管形成，所述NMOS晶体管包括与熔丝状态感测节点DN11相耦接的栅极、以及包括与衬底电压VBBF的输出节点相耦接的源极和漏极。
此外，驱动单元230包括反相器和PMOS晶体管，所述反相器用于将断裂控制信号RUPEN反相并输出反相的断裂控制信号，所述PMOS晶体管包括用于接收反相器的输出信号的栅极和耦接在高电压VPP的输出节点与熔丝状态感测节点DN11之间的源极和漏极。此外，断裂控制信号RUPEN是在期望的时段触发期望的持续时间的信号，并且触发的数目基于重复执行断裂操作的次数来确定。根据用于使熔丝单元220断裂的应力时间来决定是否将断裂控制信号RUPEN使能。例如，断裂控制信号RUPEN可以使用源于自我刷新信号的内部信号或从外部输入的外部命令。
此外，延迟单元240在断裂控制信号RUPEN从使能状态转变成禁止状态的时刻开始，产生被使能期望的持续时间的检测使能信号DETEN。这是为了在充分执行熔丝单元220的断裂操作之后，将电压电平控制单元250使能。
此外，电压电平控制单元250响应于检测使能信号DETEN而被使能，并通过监控熔丝状态感测信号HIT根据熔丝单元220是否断裂，来产生第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>以及PB2<3>/PB2B<3>。如图4所示的电压电平控制单元250包括断裂状态检测器251、计数器253以及译码器255。断裂状态检测器251响应于检测使能信号DETEN和熔丝状态感测信号HIT而检测熔丝单元220是否断裂。计数器253响应于从断裂状态检测器251输出的计数使能信号CNTEN来执行计数操作。译码器255对从计数器253输出的计数码信号CNT0和CNT1进行译码，并输出第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>。
至于电压电平控制单元250的部件，断裂状态检测器251每当检测使能信号DETEN被使能时就检测熔丝状态感测信号HIT的电压电平，并基于检测结果选择性地将计数使能信号CNTEN使能。例如，断裂状态检测器251在熔丝状态感测信号HIT处于逻辑高电平时，将计数使能信号CNTEN保持在禁止状态，而在熔丝状态感测信号HIT处于逻辑低电平时，在期望的持续时间内断裂状态检测器251输出使能状态下的输出计数使能信号CNTEN。每当计数使能信号CNTEN被使能时，计数器253将计数码信号CNT0和CNT1的值增加1，而在计数使能信号CNTEN被禁止达特定的持续时间时，计数器253将计数码信号CNT0和CNT1初始化。例如，计数器253初始化地输出“00”作为计数码信号CNT0和CNT1的默认值，且每当计数使能信号CNTEN被使能时，顺序输出“01”、“10”、以及“11”分别作为计数码信号CNT0和CNT1。这里，当计数使能信号CNTEN被禁止特定的持续时间时，计数器253将计数码信号CNT0和CNT1初始化为“00”。这里，可以通过任何合理适用的、已知的译码器来实现译码器255。如果有的话，则译码器255响应于计数码信号CNT0和CNT1而输出第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>。例如，译码器255输出与具有默认值的计数码信号CNT0和CNT1相对应的具有默认值的第一电压电平控制信号PB2<0>/PB2B<0>。
再次参见图3，高电压发生单元260包括参考电压发生器261、电压检测器263、振荡器265以及电荷泵267。参考电压发生器261响应于第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>而逐步地增加参考电压VREFP，并输出增加的参考电压。电压检测器263检测与参考电压VREFP相比较的高电压VPP的电压电平。振荡器265输出与从电压检测器263输出的电压检测信号DET相对应的振荡信号OSC。电荷泵267响应于振荡信号OSC而产生高电压VPP。
这里，电压检测器263、振荡器265以及电荷泵267可以分别通过任何合理适用的、已知的电压检测器、振荡器以及电荷泵来实施。此外，参考电压发生器261包括分压元件261A和选择元件261B。分压元件261A耦接在第一电压端子与第二电压端子之间，并提供在第一电压端子与第二电压端子之间的逐步分压成的第一至第四分压电压V0、V1、V2以及V3。选择元件261B响应于第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>而选择并输出第一至第四分压电压V0、V1、V2以及V3之中的任何一个。例如，参考电压发生器261响应于处于默认电平的第一电压电平控制信号PB2<0>/PB2B<0>而输出被输出作为参考电压VREFP的第一分压电压V0，并响应于第二至第四电压电平控制信号PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>而顺序输出第二至第四分压电压V1、V2以及V3作为参考电压VREFP。
在下文中，将参照图6来描述用于驱动具有上述结构的根据本发明的第一实施例的半导体器件200的方法。
图6是描述用于驱动根据本发明的第一实施例的半导体器件的方法的时序图。
参见图6，在衬底电压发生单元210产生处于相应的默认电平的参考电压VREFP且高电压发生单元260产生处于相应的默认电平的高电压VPP的同时，驱动单元230响应于断裂控制信号RUPEN的第一脉冲STRESS0，用高电压VPP来驱动熔丝状态感测节点DN11。
结果，在断裂控制信号RUPEN被使能的时段期间，具有默认电平的高电压VPP和衬底电压VBBF被分别施加到熔丝单元220的端部。感测单元270连续感测熔丝单元220的电阻状态，并根据感测的电阻状态输出熔丝状态感测信号HIT。
在断裂控制信号RUPEN被禁止时，延迟单元240将检测使能信号DETEN禁止。另言之，在断裂控制信号RUPEN从使能状态转变成禁止状态时，延迟单元240将检测使能信号DETEN使能期望的持续时间。因此，电压电平控制单元250被使能，且响应于熔丝状态感测信号HIT而输出第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>。例如，在熔丝状态感测信号HIT处于逻辑高电平时，电压电平控制单元250检测到熔丝单元220正确地断裂，且维持第一电压电平控制信号PB2<0>/PB2B<0>处于使能状态。另一方面，在熔丝状态感测信号HIT处于逻辑低电平时，电压电平控制单元250检测到熔丝单元220未被断裂，且将第二电压电平控制信号PB2<1>/PB2B<1>使能。
此外，在电压电平控制单元250将第二电压电平控制信号PB2<1>/PB2B<1>使能时，高电压发生单元260将高电压VPP增加第一增量。在这种状态下，驱动单元230响应于断裂控制信号RUPEN的第二脉冲STRESS1用电压电平增加了的高电压VPP来驱动熔丝状态感测节点DN11。另言之，通过增加熔丝单元220的端部之间的电压电平差，在熔丝单元220两端施加更大的电压应力。在将更大的应力施加到熔丝单元220的同时，感测单元270继续监控熔丝单元220的电阻状态，并输出与感测的电阻状态相对应的熔丝状态感测信号HIT。在断裂控制信号RUPEN再次被禁止时，延迟单元240再次将检测使能信号DETEN使能。结果，电压电平控制单元250被使能，且响应于熔丝状态感测信号HIT而输出第一至第四电压电平控制信号PB2<0>/PB2B<0>、PB2<1>/PB2B<1>、PB2<2>/PB2B<2>、以及PB2<3>/PB2B<3>。
例如，在熔丝状态感测信号HIT处于逻辑高电平时，电压电平控制单元250检测到熔丝单元220正确地断裂，并且电压电平控制单元250通过将第一电压电平控制信号PB2<0>/PB2B<0>使能而被初始化。另一方面，在熔丝状态感测信号HIT处于逻辑低电平时，电压电平控制单元250检测到熔丝单元220未被断裂，并且将第三电压电平控制信号PB2<2>/PB2B<2>使能。在电压电平控制单元250将第三电压电平控制信号PB2<2>/PB2B<2>使能时，高电压发生单元260将高电压VPP额外地增加第二增量。
如上所述，所述方法包括：通过在期望的持续时间内将高电压VPP和衬底电压VBBF分别施加到熔丝单元220的端部来使熔丝单元220断裂的处理；检测熔丝单元220是否断裂的处理；在结果是熔丝单元220未断裂时，通过将高电压VPP的电压电平增加一个增量，来增加高电压VPP与衬底电压VBBF之间的电压电平差的处理；以及重复执行以上工艺直到熔丝单元220断裂的处理。此外，在熔丝单元220断裂时，高电压VPP被初始化成默认电平以对其它的熔丝单元（未示出）编程；在熔丝单元220断裂且没有要编程的熔丝单元时，终止用于产生高电压VPP和衬底电压VBBF的操作。这里，高电压VPP可以具有电源的电压电平，所述电源的电压电平可以是VDD或正常高电压VPP，然而衬底电压VBBF可以具有电源的电压电平，所述电源的电压电平可以是VSS或正常衬底电压VBBF。
尽管已经说明如下情况，即，在高电压VPP和衬底电压VBBF之间的电压电平差增大时增大高电压VPP的电压电平，但是本发明的示例性实施例不限定于此。例如，如图7所示，图7是描述一种用于驱动根据本发明的第二实施例的半导体器件的方法的时序图，通过响应于断裂控制信号RUPEN的每个脉冲而在每一步逐步地减小衬底电压VBBF的电压电平，来增加高电压VPP与衬底电压VBBF之间的电压电平差，直到熔丝单元断裂。这里，衬底电压VBBF的电压电平可以响应于断裂控制信号RUPEN的每个脉冲而逐步地减小，其中用于产生衬底电压VBBF的电荷泵电路的配置在经过适当的改变之后可以基于图3至图5来设计。
此外，在增加高电压VPP与衬底电压VBBF之间的电压电平差时，电压电平差可以通过如下方式来增加：响应于熔丝状态感测信号HIT而同时增加高电压VPP和降低衬底电压VBBF，或改变两个电压中的一个，其中高电压VPP和衬底电压VBBF通过各个电荷泵来产生，所述各个电荷泵具有上述配置且每个分别响应于熔丝状态感测信号HIT来增加或减小其输出电压（VPP或VBBF）。根据本发明的一个实施例，可以通过在检测驱动单元是否被断裂之后，重复执行断裂操作，来防止熔丝单元的断裂故障。
根据本发明的一个实施例，半导体器件可以通过根据熔丝单元是否断裂的检测结果重复执行断裂操作，来产生正确的输出。以这种方式，可以改善包括熔丝单元的半导体器件的操作可靠性。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
例如，尽管本发明的示例性实施例说明了以四个分开的步骤来调整施加的电压的电压电平，但是本发明的示例性实施例不限定于此，且可以用不同数目的步骤来调整施加的电压的电压电平。

Claims (26)

1.一种半导体器件，包括：
第一驱动电压发生单元，所述第一驱动电压发生单元被配置成产生第一驱动电压；
熔丝单元，所述熔丝单元被耦接在用于接收第一驱动电压的输出节点与熔丝状态感测节点之间；
驱动单元，所述驱动单元被配置成响应于控制信号而用第二驱动电压来驱动所述熔丝状态感测节点；
电压电平控制单元，所述电压电平控制单元被配置成响应于与所述熔丝状态感测节点的电压电平相对应的熔丝状态感测信号而产生电压电平控制信号；以及
第二驱动电压发生单元，所述第二驱动电压发生单元被配置成响应于所述电压电平控制信号而控制并输出所述第二驱动电压的电压电平。
2.如权利要求1所述的半导体器件，其中，所述控制信号是周期性的信号，且所述电压控制单元被配置成响应于所述周期性的信号的每个脉冲而逐步地增加所述第二驱动电压的大小，直到所述熔丝状态感测信号指示所述熔丝单元具有目标状态。
3.如权利要求2所述的半导体器件，其中，所述控制信号包括源于自我刷新信号的信号或从半导体器件外部输入的外部命令。
4.如权利要求1所述的半导体器件，其中，所述第一驱动电压发生单元被配置成响应于所述电压电平控制信号而控制并输出所述第一驱动电压的电压电平。
5.如权利要求1所述的半导体器件，其中，所述电压电平控制单元被配置成响应于所述控制信号而使能所述电压电平控制信号的改变。
6.如权利要求5所述的半导体器件，其中，所述电压电平控制单元被配置成在所述控制信号从使能状态转变成禁止状态之后，使能所述电压电平控制信号的改变。
7.如权利要求1所述的半导体器件，其中，所述熔丝单元包括反熔丝。
8.如权利要求7所述的半导体器件，还包括：
感测单元，所述感测单元被配置成感测所述熔丝单元的电阻状态，并输出所述熔丝状态感测信号。
9.一种半导体器件，包括：
第一电压发生单元，所述第一电压发生单元被配置成产生第一电压；
熔丝单元，所述熔丝单元被耦接在用于接收所述第一电压的输出节点与熔丝状态感测节点之间；
驱动单元，所述驱动单元被配置成响应于断裂控制信号而用第二电压来驱动所述熔丝状态感测节点；
电压电平控制单元，所述电压电平控制单元被配置成响应于检测使能信号和与所述熔丝状态感测节点的电压电平相对应的熔丝状态感测信号，而产生电压电平控制信号；
第二电压发生单元，所述第二电压发生单元被配置成响应于所述电压电平控制信号而增加并输出所述第二电压的电压电平。
10.如权利要求9所述的半导体器件，其中，所述断裂控制信号是周期性的信号，并且所述电压电平控制单元被配置成响应于所述周期性的信号的每个脉冲而逐步地增加所述第二电压的大小，直到所述熔丝状态感测信号指示所述熔丝单元具有目标状态。
11.如权利要求10所述的半导体器件，其中，所述断裂控制信号包括源于自我刷新信号或从半导体器件外部输入的外部命令。
12.如权利要求9所述的半导体器件，其中，所述第一电压发生单元被配置成响应于所述电压电平控制信号而减小并输出所述第一电压的电压电平。
13.如权利要求12所述的半导体器件，其中，所述低电压包括衬底电压。
14.如权利要求9所述的半导体器件，其中，所述电压电平控制单元包括：
断裂状态检测器，所述断裂状态检测器用于响应于所述检测使能信号和所述熔丝状态感测信号而检测所述熔丝单元是否断裂；
计数器，所述计数器用于响应于从所述断裂状态检测器输出的计数使能信号而执行计数操作；以及
译码器，所述译码器用于将从所述计数器输出的计数码信号译码，并输出所述电压电平控制信号。
15.如权利要求14所述的半导体器件，其中，所述计数器被配置成在所述计数使能信号被使能时将计数输出的值增加1，而在所述计数使能信号被禁止多于第一时段的时间时，将所述计数器复位。
16.如权利要求9所述的半导体器件，其中，所述第二电压发生单元包括用于产生所述第二电压的电荷泵。
17.如权利要求16所述的半导体器件，其中，所述第二电压发生单元包括：
参考电压发生器，所述参考电压发生器用于响应于所述电压电平控制信号而增加并输出参考电压；
电压检测器，所述电压检测器用于检测与所述参考电压相比较的所述第二电压的电压电平；
振荡器，所述振荡器用于输出振荡信号，所述振荡信号与从所述第二电压发生单元输出的第二电压检测信号相对应；以及
电荷泵，所述电荷泵用于响应于所述振荡信号而产生所述第二电压。
18.如权利要求17所述的半导体器件，其中，所述参考电压发生器包括：
分压元件，所述分压元件被耦接在第一电压端子与第二电压端子之间，并提供通过将所述第一电压端子的第一电压与所述第二电压端子的第二电压之间的电压差分压而获得的多个分压电压；以及
选择元件，所述选择元件用于响应于所述电压电平控制信号而输出所述分压电压中的选中的一个分压电压作为所述参考电压。
19.如权利要求9所述的半导体器件，还包括：
延迟单元，所述延迟单元被配置成将所述断裂控制信号延迟，并输出延迟的断裂控制信号作为所述检测使能信号。
20.如权利要求9所述的半导体器件，其中，所述熔丝单元包括反熔丝。
21.如权利要求20所述的半导体器件，还包括：
感测单元，所述感测单元被配置成感测所述熔丝单元的电阻状态，并输出所述熔丝状态感测信号。
22.一种用于驱动半导体器件的方法，包括以下步骤：
将第一电压和第二电压分别施加到所述熔丝单元的两个端部；
检测所述熔丝单元是否断裂；
在所述熔丝单元未断裂时，增加所述第一电压与所述第二电压之间的电压电平；以及
重复以下处理：施加所述第一电压和所述第二电压、用增加的电压电平差来检测断裂以及顺序增加电压电平差，直到所述熔丝单元断裂。
23.如权利要求22所述的方法，其中，增加所述第一电压与所述第二电压之间的电压电平差的步骤包括增加所述第一电压。
24.如权利要求22所述的方法，其中，增加所述第一电压与所述第二电压之间的电压电平差的步骤包括减小所述第二电压。
25.如权利要求22所述的方法，其中，增加所述第一电压与所述第二电压之间的电压电平差的步骤包括增加所述第一电压并减小所述第二电压。
26.如权利要求22所述的方法，还包括在所述熔丝单元断裂之后将所述第一电压和所述第二电压初始化成初始电压电平的步骤。
CN201210331576.7A 2012-03-30 2012-09-07 半导体器件及其驱动方法 Active CN103366819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120033371A KR101878903B1 (ko) 2012-03-30 2012-03-30 반도체 장치 및 그의 구동 방법
KR10-2012-0033371 2012-03-30

Publications (2)

Publication Number Publication Date
CN103366819A true CN103366819A (zh) 2013-10-23
CN103366819B CN103366819B (zh) 2017-07-28

Family

ID=49234106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210331576.7A Active CN103366819B (zh) 2012-03-30 2012-09-07 半导体器件及其驱动方法

Country Status (3)

Country Link
US (1) US8686786B2 (zh)
KR (1) KR101878903B1 (zh)
CN (1) CN103366819B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244819A (zh) * 2018-11-27 2019-01-18 深圳市创鑫激光股份有限公司 一种激光器及其出光控制方法、装置及激光设备
CN111147066A (zh) * 2018-11-05 2020-05-12 爱思开海力士有限公司 半导体系统及其操作方法
CN111276178A (zh) * 2018-12-05 2020-06-12 爱思开海力士有限公司 用于检测电压降水平的半导体器件和半导体系统
CN111354387A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
US20230317600A1 (en) * 2022-03-31 2023-10-05 Nanya Technology Corporation Anti-fuse sensing device and operation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887760A (zh) * 2009-05-13 2010-11-17 海力士半导体有限公司 熔丝电路及冗余电路
US20110235452A1 (en) * 2010-03-29 2011-09-29 Kim Kwi-Dong Semiconductor memory device and method for operating the same
US20110291744A1 (en) * 2010-05-31 2011-12-01 Hynix Semiconductor Inc. Fuse circuit of semiconductor apparatus
CN102385931A (zh) * 2010-08-30 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801574A (en) 1996-10-07 1998-09-01 Micron Technology, Inc. Charge sharing detection circuit for anti-fuses
JP3688899B2 (ja) * 1998-09-08 2005-08-31 株式会社東芝 半導体集積回路装置
JP2002217295A (ja) * 2001-01-12 2002-08-02 Toshiba Corp 半導体装置
JP4772328B2 (ja) * 2005-01-13 2011-09-14 株式会社東芝 不揮発性半導体記憶装置
KR100808052B1 (ko) * 2005-09-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치
JP4988190B2 (ja) * 2005-12-02 2012-08-01 富士通セミコンダクター株式会社 不揮発性半導体メモリ
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
KR100839489B1 (ko) * 2006-11-22 2008-06-19 삼성전자주식회사 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치
KR20100001161A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 반도체 메모리 장치
KR20100018271A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 반도체 메모리 장치
JP2010165397A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 不揮発性半導体記憶装置
KR20110060739A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 반도체 장치
KR101096204B1 (ko) * 2009-12-24 2011-12-22 주식회사 하이닉스반도체 반도체 장치
KR101062775B1 (ko) * 2009-12-28 2011-09-06 주식회사 하이닉스반도체 퓨즈 회로 및 그 제어 방법
JP2011227957A (ja) * 2010-04-19 2011-11-10 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887760A (zh) * 2009-05-13 2010-11-17 海力士半导体有限公司 熔丝电路及冗余电路
US20110235452A1 (en) * 2010-03-29 2011-09-29 Kim Kwi-Dong Semiconductor memory device and method for operating the same
US20110291744A1 (en) * 2010-05-31 2011-12-01 Hynix Semiconductor Inc. Fuse circuit of semiconductor apparatus
CN102385931A (zh) * 2010-08-30 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147066A (zh) * 2018-11-05 2020-05-12 爱思开海力士有限公司 半导体系统及其操作方法
CN111147066B (zh) * 2018-11-05 2023-07-07 爱思开海力士有限公司 半导体系统及其操作方法
US11735236B2 (en) 2018-11-05 2023-08-22 SK Hynix Inc. Semiconductor system and method of operating the same
CN109244819A (zh) * 2018-11-27 2019-01-18 深圳市创鑫激光股份有限公司 一种激光器及其出光控制方法、装置及激光设备
WO2020108490A1 (zh) * 2018-11-27 2020-06-04 苏州创鑫激光科技有限公司 一种激光器及其出光控制方法、装置及激光设备
CN111276178A (zh) * 2018-12-05 2020-06-12 爱思开海力士有限公司 用于检测电压降水平的半导体器件和半导体系统
CN111276178B (zh) * 2018-12-05 2023-07-21 爱思开海力士有限公司 用于检测电压降水平的半导体器件和半导体系统
CN111354387A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法
CN111354387B (zh) * 2018-12-24 2023-03-17 爱思开海力士有限公司 内部电压发生装置以及用于产生内部电压的方法

Also Published As

Publication number Publication date
US8686786B2 (en) 2014-04-01
US20130257520A1 (en) 2013-10-03
CN103366819B (zh) 2017-07-28
KR101878903B1 (ko) 2018-07-16
KR20130110977A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
CN103366819A (zh) 半导体器件及其驱动方法
CN107148650B (zh) 执行封装后修整的设备及方法
US8493809B2 (en) Refresh control circuit and semiconductor memory apparatus using the same
CN104112478A (zh) 集成电路和存储器件
US8174862B2 (en) Fuse circuit and redundancy circuit
CN104700898B (zh) 半导体器件和驱动半导体器件的方法
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR101124250B1 (ko) 퓨즈 회로와 그의 구동 방법
CN101110258A (zh) 半导体器件
US8767490B2 (en) Electrical fuse rupture circuit
US9459882B2 (en) Monitoring circuit of semiconductor device to monitor a read-period signal during activation of a boot-up enable signal
US7502268B2 (en) Voltage control apparatus and method of controlling voltage using the same
US9025406B2 (en) Semiconductor integrated circuit and method of driving the same
KR101240256B1 (ko) 반도체 집적회로
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN102903389A (zh) 半导体集成电路及其驱动方法
KR20120076438A (ko) 반도체 메모리 장치
US8717834B2 (en) Programming circuit using antifuse
CN103137206A (zh) 反熔丝控制电路
KR20000050452A (ko) 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로
KR20150123378A (ko) 반도체 메모리 장치 및 그의 동작 방법
US11894082B2 (en) Anti-fuse memory and control method thereof
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
KR20110073905A (ko) 반도체 장치
KR20070096508A (ko) 멀티 칩 패키지에서 리페어 상태를 판단할 수 있는반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant