CN102903389B - 半导体集成电路及其驱动方法 - Google Patents
半导体集成电路及其驱动方法 Download PDFInfo
- Publication number
- CN102903389B CN102903389B CN201210114045.2A CN201210114045A CN102903389B CN 102903389 B CN102903389 B CN 102903389B CN 201210114045 A CN201210114045 A CN 201210114045A CN 102903389 B CN102903389 B CN 102903389B
- Authority
- CN
- China
- Prior art keywords
- order
- fracture
- antifuse
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体集成电路，包括：命令发生单元，其被配置成响应于第一命令而产生多个第二命令，每个第二命令用于指示相应的反熔丝电路的操作区段；以及多个反熔丝电路，每个反熔丝电路包括反熔丝，且被配置成接收相应的第二命令且响应于所接收的相应的第二命令而执行反熔丝的断裂操作。
Description
相关申请的交叉引用
本申请要求2011年7月26日提交的申请号为10-2011-0074199号的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，且更具体而言涉及一种半导体集成电路及其驱动方法。
背景技术
一般而言，半导体集成电路附加地配备有冗余存储器单元，且执行用冗余存储器单元替换有缺陷的存储器单元的修复操作，以便达成高的成品率。可以利用熔丝电路来执行修复操作。例如，可以使用通过使过电流流动至熔丝来切断熔丝的方法、通过使用激光束来熔断熔丝的方法、通过使用激光束来连接切断的熔丝的方法、或通过使用可擦除可编程只读存储器(EPROM)的方法来对熔丝编程。此处，由于通过使用激光束来熔断熔丝的方法简单且在熔断熔丝方面具有很好的可靠性，故广泛地使用这种方法。
然而，通过使用激光束来熔断熔丝的方法只可以在封装半导体存储器件之前的晶片状态下执行。因此，引入了使用反型熔丝(在下文中被称为“反熔丝”)的方法。
使用反熔丝的方法可以用在封装状态下用冗余存储器单元替换有缺陷的存储器单元。作为参考，反熔丝具有与熔丝相反的电特性。具体而言，反熔丝是一种在未编程状态下具有高于或等于100MΩ的高电阻而在编程状态下具有低于100KΩ的低电阻的阻变元件。也就是说，当用其中源极和漏极电连接的晶体管来实施反熔丝时，反熔丝可以在未编程状态下充当电容器而在编程状态下充当电阻器。
作为薄绝缘材料，反熔丝可以包括两个导电层及位于这两个导电层之间的绝缘层。此处，绝缘层可以包括氧化硅(SiO2)、氮化硅(SiN)、氧化钽(TaOx)、或二氧化硅-氮化硅-二氧化硅(ONO)。通过将高电压例如约10V施加至反熔丝的两个导电层来执行对反熔丝的编程操作，由此破坏位于这两个导电层之间的绝缘层的绝缘特性。因此，当对反熔丝编程时，与反熔丝的两个导电层耦接的两个端子短路，从而反熔丝具有低电阻。
然而，当对多个反熔丝执行编程操作时，反熔丝中的一些反熔丝可能未被编程。这是因为难以将所有的反熔丝制造成具有相同的特性。因此，即使对多个反熔丝同时编程，反熔丝中的一些反熔丝也有可能在其余反熔丝被编程之前断裂。此时，形成从高供应电压端子至低供应电压端子的泄漏电流路径，且因此，高电源电压端子的电压电平可能会下降。
此外，只要多个反熔丝中有任何反熔丝断裂，高电源电压端子的电压电平就可能会下降得更严重。如果高电源电压端子的电压电平下降到断裂容限范围之下，则编程操作可能在一些反熔丝可能未被编程的状态下就结束。作为参考，由于高电源电压通常产生于半导体集成电路内部，因此在当同时使用高电源电压时使高电源电压端子的电压电平保持在目标电压电平可能存在限制。
结果，当对多个反熔丝执行编程操作时，由于形成在高电源电压端子与低电源电压端子之间的泄漏电流路径而可能存在一些未被正确地执行编程操作的反熔丝。
发明内容
本发明的示例性实施例涉及一种半导体集成电路及其驱动方法，其能够在同时编程多个反熔丝时稳定地供应编程电压。
根据本发明的一个示例性实施例，一种半导体集成电路包括：命令发生单元，其被配置成响应于第一命令而产生多个第二命令，每个第二命令用于指示相应的反熔丝电路的操作区段；以及多个反熔丝电路，每个反熔丝电路包括反熔丝且被配置成接收相应的第二命令并且响应于所接收的相应的第二命令而执行反熔丝的断裂操作。
根据本发明的另一个示例性实施例，一种用于驱动半导体集成电路的方法包括以下步骤：响应于复位信号和第一断裂命令而产生断裂源信号；响应于第一断裂命令和断裂源信号而顺序地产生多个第二断裂命令，每个第二断裂命令指示对相应的反熔丝编程的操作区段；以及响应于第二断裂命令中的每个第二断裂命令而对相应的反熔丝编程。
附图说明
图1示出根据本发明的一个实施例的包括反熔丝电路的半导体集成电路的框图。
图2示出图1所示的顺序断裂命令发生单元的详细电路图。
图3是说明图1所示的包括反熔丝电路的半导体集成电路的操作的波形图。
具体实施方式
下文将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的形式实施且不应解释为局限于本文中所述的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，且将把本发明的范围完全传达给本领域技术人员。在本说明书中，相同的附图标记在本说明书的各个附图和实施例中表示相同的部件。
图1示出根据本发明的一个实施例的包括反熔丝电路的半导体集成电路的框图。
例如，在本优选实施例中，在半导体集成电路中提供4个反熔丝。
参见图1，半导体集成电路100包括顺序断裂命令发生单元110、以及第一至第四反熔丝电路120A、120B、120C及120D。顺序断裂命令发生单元110被配置成产生第一至第四顺序断裂命令RUPT_<1:4>，每个顺序断裂命令指示每个反熔丝电路响应于断裂命令RUPT_CMD的断裂操作的区段，所述断裂命令RUPT_CMD被触发预定的时间。第一至第四反熔丝电路120A、120B、120C及120D每个都包括反熔丝以响应于第一至第四顺序断裂命令RUPT_<1:4>中的相应的顺序断裂命令来执行各自的断裂操作。出于参考起见，断裂命令RUPT_CMD与半导体集成电路100中使用的时钟信号(未示出)同步，且可以将断裂命令RUPT_CMD的周期设定成为时钟信号的周期(tCK)的N倍，N为自然数。
在下文中，由于反熔丝电路120A至120D具有实质上相同的结构，因此出于说明的目的仅解释和图示第一反熔丝电路120A。
第一反熔丝电路120A包括电压供应单元122A和反熔丝124A。电压供应单元122A被配置成响应于第一顺序断裂命令RUPT_<1>而供应高电源电压VEXT，且反熔丝124A耦接在电压供应单元122A的输出端子与低电源电压VBBF端子之间。
具体而言，电压供应单元122A包括反相器INV1及PMOS晶体管PM1。反相器INV1被配置成将第一顺序断裂命令RUPT_<1>反相，且PMOS晶体管PM1被配置成响应于反相器INV1的输出而将高电源电压VEXT端子选择性地耦接至电压供应单元122A的输出端子。这里，高电源电压VEXT和低电源电压VBBF产生于半导体集成电路内部。例如，高电源电压VEXT可以包括升压电压(boosting voltage)，且低电源电压VBBF可以包括反偏置电压(back-bias voltage)。
图2示出图1所示的顺序断裂命令发生单元110的详细电路图。
参见图2，顺序断裂命令发生单元110包括断裂源信号发生单元112和顺序断裂命令输出单元114。断裂源信号发生单元112被配置成响应于复位信号RST和断裂命令RUPT_CMD而产生断裂源信号RUPT_SOURCE。顺序断裂命令输出单元114被配置成响应于复位信号RST而被复位，且响应于断裂命令RUPT_CMD和断裂源信号RUPT_SOURCE而顺序地输出第一至第四顺序断裂命令RUPT_<1:4>。
断裂源信号发生单元112可以包括RS锁存器，且顺序断裂命令输出单元114可以包括串联耦接并被反相的复位信号复位的第一至第四D触发器。可以提供反相器116以将复位信号RST反相以输出反相的复位信号。
下面详细解释根据本示例性实施例的包括反熔丝电路的半导体集成电路的操作。
图3是说明图1所示的半导体集成电路的操作的波形图。
参见图3，断裂源信号发生单元112响应于复位信号RST和断裂命令RUPT_CMD而产生断裂源信号RUPT_SOURCE，断裂命令RUPT_CMD从复位信号RST的激活起触发预定的时间。
接着，顺序断裂命令输出单元114顺序地输出第一至第四顺序断裂命令RUPT_<1:4>，每个顺序断裂命令RUPT_<1:4>指示相应的反熔丝电路响应于断裂命令RUPT_CMD和断裂源信号RUPT_SOURCE的断裂操作的区段。此时，将断裂命令RUPT_CMD的周期设定成为时钟信号(未示出)的周期(tCK)的N倍，且将断裂源信号RUPT_SOURCE顺序地移位断裂命令RUPT_CMD的周期、即N＊tCK，且将断裂源信号RUPT_SOURCE输出作为第一至第四顺序断裂命令RUPT_<1:4>。结果，第一至第四顺序断裂命令RUPT_<1:4>响应于断裂命令RUPT_CMD的触发而被顺序地激活，且所述顺序断裂命令具有与断裂命令RUPT_CMD的周期即N＊tCK相对应的激活持续时间。
因此，反熔丝电路120A至120D响应于各个顺序断裂命令RUPT_<1:4>而断裂各自的反熔丝以执行编程操作。
出于参考起见，尽管在示例性实施例中描述了一个反熔丝电路响应于断裂命令而执行编程操作，但本发明不限于此结构。例如，两个或更多个反熔丝电路可以响应于断裂命令而执行编程操作，只要高电源电压的电压电平没有下降到断裂容限范围之下。
根据本发明的示例性实施例，当同时对多个反熔丝电路编程时，半导体集成电路可以确保每个反熔丝电路的断裂操作的区段。因此，可以针对编程操作来增加在反熔丝电路的操作方面的可靠性。
虽然已参照具体实施例描述了本发明，但本领域技术人员会理解的是，在不脱离所附权利要求所限定的本发明的精神和范围的前提下可以做出各种变化和修改。
Claims (16)
1.一种半导体集成电路，包括：
命令发生单元，所述命令发生单元被配置成响应于第一命令而产生多个第二命令，每个第二命令用于指示相应的反熔丝电路的操作区段；以及
多个反熔丝电路，所述多个反熔丝电路每个都包括反熔丝，且被配置成接收相应的第二命令并且响应于所接收的相应的第二命令而执行所述反熔丝的断裂操作，
其中，所述命令发生单元包括：
源信号发生单元，所述源信号发生单元被配置成响应于复位信号和所述第一命令而产生源信号；以及
顺序命令输出单元，所述顺序命令输出单元被配置成响应于所述复位信号而被复位，且被配置成响应于所述第一命令和所述源信号而顺序地输出所述多个第二命令。
2.如权利要求1所述的半导体集成电路，其中，所述第一命令与时钟信号同步地触发预定的时间。
3.如权利要求1所述的半导体集成电路，其中，所述第一命令的周期被设定成时钟信号的周期的N倍，N为自然数。
4.如权利要求1所述的半导体集成电路，其中，所述多个第二命令通过将所述第一命令移位而顺序地产生。
5.如权利要求1所述的半导体集成电路，其中，所述源信号发生单元包括RS锁存器。
6.如权利要求1所述的半导体集成电路，其中，所述顺序命令输出单元包括串联耦接的多个D触发器。
7.如权利要求6所述的半导体集成电路，其中，所述顺序命令输出单元还包括反相器，所述反相器被配置成将所述复位信号反相以将反相的复位信号输出至所述D触发器的复位信号输入端子。
8.如权利要求1所述的半导体集成电路，其中，所述反熔丝电路每个都包括：
电压供应单元，所述电压供应单元被配置成响应于所述相应的第二命令而供应高电源电压；以及
所述反熔丝，所述反熔丝耦接在所述电压供应单元的输出端子与低电源电压的供应端子之间。
9.如权利要求8所述的半导体集成电路，其中，高电源电压与低电源电压包括产生于所述半导体集成电路内部的升压电压和反偏置电压。
10.如权利要求1所述的半导体集成电路，其中，所述反熔丝电路每个都被配置成通过在相应的操作区段期间向所述反熔丝供应高电源电压来对所述反熔丝进行编程。
11.一种用于驱动半导体集成电路的方法，所述方法包括以下步骤：
响应于复位信号和第一断裂命令而产生断裂源信号；
响应于所述第一断裂命令和所述断裂源信号而顺序地产生多个第二断裂命令，每个第二断裂命令指示用于对相应的反熔丝编程的操作区段；以及
响应于所述第二断裂命令中的每个而对相应的反熔丝进行编程。
12.如权利要求11所述的方法，其中，所述第一断裂命令从所述复位信号的激活起触发预定的时间。
13.如权利要求11所述的方法，其中，所述第一断裂命令的周期被设定成时钟信号的周期的N倍，N为自然数。
14.如权利要求11所述的方法，其中，产生所述多个第二断裂命令的步骤包括以下步骤：
将所述断裂源信号顺序地移位所述第一断裂命令的周期；以及
将所述移位的信号输出作为所述第二断裂命令。
15.如权利要求11所述的方法，其中，所述第二断裂命令是响应于所述第一断裂命令的触发而被顺序地激活的，且所述第二断裂命令具有与所述第一断裂命令的周期相对应的激活持续时间。
16.如权利要求11所述的方法，其中，对所述反熔丝编程的步骤包括在各个指示的操作区段期间向所述反熔丝供应高电源电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2011-0074199 | 2011-07-26 | ||
| KR1020110074199A KR101811303B1 (ko) | 2011-07-26 | 2011-07-26 | 반도체 집적회로 및 그의 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102903389A CN102903389A (zh) | 2013-01-30 |
| CN102903389B true CN102903389B (zh) | 2016-08-17 |
Family
ID=47575590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210114045.2A Active CN102903389B (zh) | 2011-07-26 | 2012-04-18 | 半导体集成电路及其驱动方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8570094B2 (zh) |
| KR (1) | KR101811303B1 (zh) |
| CN (1) | CN102903389B (zh) |
| TW (1) | TWI541812B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130097922A (ko) * | 2012-02-27 | 2013-09-04 | 에스케이하이닉스 주식회사 | 펄스 쉬프팅 회로 및 이를 이용한 반도체 집적 회로 |
| KR20150019442A (ko) * | 2013-08-14 | 2015-02-25 | 삼성전자주식회사 | 퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법 |
| KR20170002565A (ko) * | 2014-05-09 | 2017-01-06 | 산토리 홀딩스 가부시키가이샤 | 메톡시플라본을 함유하는 NOX 저해제 및 NFκB 저해제 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439104B1 (ko) | 2002-07-11 | 2004-07-05 | 주식회사 하이닉스반도체 | 안티퓨즈 제어 회로 |
| US7071729B2 (en) * | 2002-11-18 | 2006-07-04 | Infineon Technologies Ag | Dual-purpose shift register |
| JP4614775B2 (ja) * | 2005-01-14 | 2011-01-19 | パナソニック株式会社 | 電気ヒューズ回路 |
| US7224630B2 (en) | 2005-06-24 | 2007-05-29 | Freescale Semiconductor, Inc. | Antifuse circuit |
| JP2007048394A (ja) * | 2005-08-11 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 電気ヒューズモジュールを備えた半導体記憶装置 |
| JP2008042054A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 電気ヒューズ装置 |
| US7486535B2 (en) | 2007-03-28 | 2009-02-03 | Freescale Semiconductor, Inc. | Method and device for programming anti-fuses |
| JP2010182365A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | アンチヒューズ回路及び半導体記憶装置 |
| JP5299014B2 (ja) * | 2009-03-25 | 2013-09-25 | 富士通セミコンダクター株式会社 | 電気フューズ切断制御回路および半導体装置 |
| KR101204665B1 (ko) * | 2010-03-31 | 2012-11-26 | 에스케이하이닉스 주식회사 | 퓨즈회로 |
-
2011
- 2011-07-26 KR KR1020110074199A patent/KR101811303B1/ko active IP Right Grant
- 2011-11-01 US US13/286,462 patent/US8570094B2/en active Active
-
2012
- 2012-03-26 TW TW101110434A patent/TWI541812B/zh active
- 2012-04-18 CN CN201210114045.2A patent/CN102903389B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201306036A (zh) | 2013-02-01 |
| CN102903389A (zh) | 2013-01-30 |
| US20130027095A1 (en) | 2013-01-31 |
| TWI541812B (zh) | 2016-07-11 |
| US8570094B2 (en) | 2013-10-29 |
| KR20130012802A (ko) | 2013-02-05 |
| KR101811303B1 (ko) | 2017-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1316744C (zh) | 管芯的反熔丝改路由 | |
| CN107148650B (zh) | 执行封装后修整的设备及方法 | |
| KR101847541B1 (ko) | 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법 | |
| CN102412239B (zh) | 半导体器件及其制造方法 | |
| KR20090084531A (ko) | 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치 | |
| CN101241764A (zh) | 电熔丝电路 | |
| CN102903389B (zh) | 半导体集成电路及其驱动方法 | |
| CN103943624A (zh) | 存储元件、半导体器件和写入方法 | |
| CN102347080B (zh) | 存储元件以及内存结构 | |
| CN108346449B (zh) | 一种eFuse存储电路 | |
| US9025406B2 (en) | Semiconductor integrated circuit and method of driving the same | |
| CN101794769A (zh) | 熔丝电路及其布线设计方法 | |
| US20230139833A1 (en) | Method for preparing semiconductor device including an electronic fuse control circuit | |
| US7956671B2 (en) | Circuit structure and method for programming and re-programming a low power, multiple states, electronic fuse (e-fuse) | |
| CN103137205A (zh) | 具有熔丝电路的半导体集成电路和熔丝电路的驱动方法 | |
| US6886117B2 (en) | Field repairable embedded memory in system-on-a-chip | |
| CN102708924A (zh) | 半导体集成电路 | |
| KR101096204B1 (ko) | 반도체 장치 | |
| CN103137206B (zh) | 反熔丝控制电路 | |
| US8717087B2 (en) | Anti-fuse circuit | |
| US8749298B2 (en) | Anti-fuse circuit | |
| US8472234B2 (en) | Anti-fuse circuit and integrated circuit including the same | |
| TW591794B (en) | Pure CMOS latch-type fuse circuit | |
| US20100226193A1 (en) | Semiconductor memory device | |
| KR20100099886A (ko) | 병렬 연결 안티퓨즈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |