KR20130012802A

KR20130012802A - 반도체 집적회로 및 그의 구동 방법

Info

Publication number: KR20130012802A
Application number: KR1020110074199A
Authority: KR
Inventors: 김연욱; 유정택
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2011-07-26
Filing date: 2011-07-26
Publication date: 2013-02-05
Also published as: US8570094B2; US20130027095A1; CN102903389B; TW201306036A; CN102903389A; KR101811303B1; TWI541812B

Abstract

안티퓨즈를 프로그램하기 위한 반도체 집적회로 및 그의 구동 방법에 관한 것으로, 제1 럽쳐 커맨드에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 다수의 제2 럽쳐 커맨드를 생성하기 위한 럽쳐 커맨드 생성부; 및 안티퓨즈를 각각 구비하며, 각각의 제2 럽쳐 커맨드에 응답하여 안티퓨즈의 럽쳐 동작이 수행되는 다수의 안티퓨즈 회로부를 포함하며, 다수의 제2 럽쳐 커맨드는 순차적으로 생성되는 반도체 집적회로가 제공된다.

Description

반도체 집적회로 및 그의 구동 방법{SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF DRIVING THE SAME}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 집적회로 및 그의 구동 방법에 관한 것이다.

일반적으로, 반도체 집적회로는 수율을 높이기 위하여 리페어 작업이 수행되고 있다. 예컨대, 리페어 작업은 결함이 발생한 메모리 셀을 미리 구비해둔 리던던시 메모리 셀로 대체하기 위한 일련의 작업을 말한다. 리페어 작업은 통상적으로 퓨즈(fuse)를 사용하며, 퓨즈에 과전류를 흘려서 퓨즈를 끊어버리는 방식, 레이저 빔으로 퓨즈를 태워 끊는 방식, 레이저 빔으로 접합부위를 서로 연결시키는 방식 및 EPROM으로 프로그램하는 방식 등을 사용한다. 여기서, 레이저 빔으로 퓨즈를 끊는 방식은 단순하면서도 잘못 프로그램될 확률이 적어 널리 사용되고 있다. 그러나 퓨즈를 이용하여 반도체 집적회로를 리페어하는 방식은 웨이퍼 상태에서 리페어를 하기 때문에, 패키지까지 완료된 상태에서는 적용할 수 없는 한계가 존재한다. 따라서 이러한 한계를 극복할 필요가 있는데, 퓨즈 방식의 한계를 극복하기 위한 것으로 개발된 것이 안티퓨즈(Anti-fuse) 방식이다.

안티퓨즈는 패키지 단계에서도 간단하게 결함 구제를 위한 프로그램을 할 수 있다. 일반적으로 안티퓨즈는 앞서 설명한 퓨즈와 반대되는 전기적 특성을 가진다. 즉, 안티퓨즈는 일반적으로 저항성 퓨즈 소자로서, 프로그램되지 않은 상태에서는 높은 저항(예:100MΩ)을 가지며 프로그램 동작 이후에는 낮은 저항(예:100KΩ 이하)을 가지게 된다. 다시 말해, 안티퓨즈가 소오스와 드레인이 전기적으로 접속된 트랜지스터로 구현된 경우, 프로그램되지 않은 상태에서는 캐패시터(capacitor) 성분을 가지며 프로그램 동작 이후에는 저항(resister) 성분을 가진다. 안티퓨즈는 일반적으로 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicon dioxide - silicon nitride - silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼어 있는 복합체 등과 같은 매우 얇은 유전체 물질로 구성된다. 이와 같은 안티퓨즈의 프로그램 동작은 충분한 시간 동안 안티퓨즈 단자들을 통해 고전원전압(예:10V)을 인가하여 양 도전체 사이의 유전체를 파괴하는 방식으로 프로그래밍한다. 따라서, 안티퓨즈가 프로그램되면, 안티퓨즈의 양 단의 도전체가 단락되어 작은 저항값을 가지게 된다.

그러나, 다수의 안티퓨즈를 일괄적으로 프로그램하는 경우에는 다수의 안티퓨주들이 모두 프로그램되지 못하는 경우가 발생한다. 이는 다수의 안티퓨즈들이 이상적으로 동일하게 제조되지 않아, 안티퓨즈의 특성이 조금씩 다르기 때문이다. 이와 같은 이유로 인하여 다수의 안티퓨즈가 동시에 프로그램되더라도 안티퓨즈의 특성상 먼저 럽쳐(rupture)되는 안티퓨즈가 발생하게 된다. 이러한 경우, 고전원전압단에서 저전원전압단으로 리크 경로(leak path)가 형성됨에 따라 고전원전압단의 전압레벨이 드롭(drop)된다. 더욱이, 다른 안티퓨즈의 럽쳐 동작이 완료될 때마다 고전원전압단의 전압레벨은 더 드롭되는데, 이때, 고전원전압단의 전압레벨이 럽쳐 가능 허용범위 이외로 드롭되는 경우에는 럽쳐 동작이 완료되지 않은 안티퓨즈가 존재하게 되는 것이다. 참고로, 고전원전압은 통상적으로 내부에서 생성된 전압이기 때문에, 고전원전압이 한꺼번에 많이 사용될수록 고전원전압의 전압레벨이 타겟레벨을 유지하는데에는 한계가 있다.

결론적으로, 다수의 안티퓨즈를 동시에 프로그램하는 경우에는 고전원전압단과 저전원전압단 사이에 발생하는 리크 경로(leak path)로 인하여 프로그래밍 동작이 정상적으로 수행되지 않은 안티퓨즈가 발생하는 문제점이 있다.

본 발명은 다수의 안티퓨즈를 일괄적으로 프로그램할 때 프로그램 전압을 균일하게 공급하여 정상적인 프로그램 동작을 수행하기 위한 반도체 집적회로 및 그의 구동 방법을 제공하는데 그 목적이 있다.

본 발명의 일 측면에 따르면, 본 발명은 제1 럽쳐 커맨드에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 다수의 제2 럽쳐 커맨드를 생성하기 위한 럽쳐 커맨드 생성부; 및 안티퓨즈를 각각 구비하며, 각각의 제2 럽쳐 커맨드에 응답하여 안티퓨즈의 럽쳐 동작이 수행되는 다수의 안티퓨즈 회로부를 포함한다. 여기서, 다수의 제2 럽쳐 커맨드는 순차적으로 생성되는 것을 특징으로 한다.

본 발명의 다른 측면에 따르면, 본 발명은 리셋 신호 및 리셋 신호가 활성화된 이후에 예정된 구간 동안 토글링되는 제1 럽쳐 커맨드에 응답하여 럽쳐 소오스 신호를 생성하는 단계; 제1 럽쳐 커맨드와 럽쳐 소오스 신호에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 다수의 제2 럽쳐 커맨드를 순차적으로 출력하는 단계; 및 각각의 제2 럽쳐 커맨드에 응답하여 다수의 안티퓨즈를 럽쳐하는 단계를 포함한다.

다수의 안티퓨즈를 프로그램할 때 각각의 안티퓨즈의 럽쳐 동작 수행 구간을 개별적으로 보장함으로써, 다수의 안티퓨즈가 모두 정상적으로 프로그램될 수 있는 효과가 있다.

도 1은 종래기술에 따른 반도체 집적회로의 구성도이다.
도 2는 본 발명의 실시예에 따른 반도체 집적회로의 구성도이다.
도 3은 도 2에 도시된 순차적 럽쳐 커맨드 생성부의 내부 구성도이다.
도 4는 도 2에 도시된 반도체 집적회로의 동작을 설명하기 위한 타이밍도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1에는 본 발명의 실시예에 따른 반도체 집적회로의 구성도가 도시되어 있다.

본 발명의 실시예에서는 4 개의 안티퓨즈 회로부가 구성되는 것을 예로 들어 설명한다.

도 1을 참조하면, 반도체 집적회로(100)는 예정된 구간 동안 토글링되는 럽쳐 커맨드(RUPT_CMD)에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 제1 내지 제4 순차적 럽쳐 커맨드(RUPT_<1:4>)를 생성하기 위한 순차적 럽쳐 커맨드 생성부(110)와, 안티퓨즈를 각각 구비하며 각각의 순차적 럽쳐 커맨드(RUPT_<1:4>)에 응답하여 자신에게 포함된 안티퓨즈의 럽쳐 동작을 수행하는 제1 내지 제4 안티퓨즈 회로부(120A, 120B, 120C, 120D)를 포함한다. 참고로, 럽쳐 커맨드(RUPT_CMD)는 반도체 집적회로(100)에서 사용되는 클럭 신호(도면에 미도시)에 동기되며, 럽쳐 커맨드(RUPT_CMD)의 주기는 클럭 신호의 주기(tCK)의 'N'배수 - 'N'은 자연수임 - 를 가지는 것이 좋다.

여기서, 제1 내지 제4 안티퓨즈 회로부(120A, 120B, 120C, 120D)는 모두 동일하게 설계되므로, 설명의 편의상 제1 안티퓨즈 회로부(120A)만을 설명하기로 한다. 제1 안티퓨즈 회로부(120A)는 제1 순차적 럽쳐 커맨드(RUPT_CMD)에 응답하여 고전원전압(VEXT)을 공급하기 위한 전원 공급부(122A)와, 전원 공급부(122A)의 출력단과 저전원전압(VBBF)단 사이에 접속되는 안티퓨즈(124A)를 포함한다. 전원 공급부(122A)는 제1 순차적 럽쳐 커맨드(RUPT_CMD)를 반전하기 위한 인버터와 인버터의 출력신호에 응답하여 고전원전압(VEXT)단과 전원 공급부(122A)의 출력단을 선택적으로 연결하기 위한 PMOS 트랜지스터를 포함한다. 여기서, 고전원전압(VEXT)와 저전원전압(VBBF)은 반도체 집적회로(100)의 내부에서 생성되는 전압이며, 예컨대 고전원전압(VEXT)은 승압전압이 적용될 수 있고, 저전원전압(VBBF)는 백 바이어스 전압이 적용될 수 있다.

한편, 도 3에는 도 2에 도시된 순차적 럽쳐 커맨드 생성부(110)의 내부 구성도가 도시되어 있다.

순차적 럽쳐 커맨드 생성부(110)는 리셋 신호(RST)와 럽쳐 커맨드(RUPT_CMD)에 응답하여 럽쳐 소오스 신호(RUPT_SOURCE)를 생성하기 위한 럽쳐 소오스 신호 생성부(112)와, 리셋 신호(RST)에 의하여 초기화되며 럽쳐 커맨드(RUPT_CMD)와 럽쳐 소오스 신호(RUPT_SOURCE)에 응답하여 제1 내지 제4 순차적 럽쳐 커맨드(RUPT_<1:4>)를 순차적으로 출력하기 위한 순차적 럽쳐 커맨드 출력부(114)를 포함한다. 래치부(112)는 RS 래치로 구현될 수 있고, 순차적 럽쳐 커맨드 출력부(114)는 인버터(116)에 의해 리셋 신호(RST)가 반전된 신호에 응답하여 초기화되며 직렬 연결된 제1 내지 제4 D 플립플롭으로 구현될 수 있다.

이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 집적회로(100)의 동작을 도 4를 참조하여 설명한다.

도 4에는 본 발명의 실시예에 따른 반도체 집적회로(100)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.

도 4를 참조하면, 순차적 럽쳐 커맨드 출력부(114)는 리셋 신호(RST) 및 리셋 신호(RST)가 활성화된 이후에 예정된 구간 동안 토글링되는 럽쳐 커맨드(RUPT_CMD)에 응답하여 럽쳐 소오스 신호(RUPT_SOURCE)를 생성한다.

계속해서, 순차적 럽쳐 커맨드 출력부(114)는 럽쳐 커맨드(RUPT_CMD)와 럽쳐 소오스 신호(RUPT_SOURCE)에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 제1 내지 제4 순차적 럽쳐 커맨드(RUPT_<1:4>)를 순차적으로 출력한다. 이때, 럽쳐 커맨드(RUPT_CMD)의 주기는 클럭 신호(도면에 미도시)의 1주기의 정수 배수(N*tCK)에 대응하여 토글링되므로, 제1 내지 제4 순차적 럽쳐 커맨드(RUPT_<1:4>)는 럽쳐 커맨드(RUPT_CMD)의 주기(N*tCK)만큼 순차적으로 쉬프팅되어 출력된다.

이에 따라, 제1 내지 제4 안티퓨즈 회로부(120A, 120B, 120C, 120D)는 각각의 순차적 럽쳐 커맨드(RUPT_<1:4>)에 응답하여 자신에게 포함된 안티퓨즈를 럽쳐하여 프로그램을 수행한다.

이와 같은 본 발명의 실시예에 따르면, 다수의 안티퓨즈를 프로그램하고자 할 때 안티퓨즈별로 럽쳐 동작 수행 구간을 보장함으로써 정상적인 프로그램 동작이 수행되는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예컨대, 본 발명에 도시된 실시예에서는 순차적으로 생성되는 하나의 럽쳐 커맨드당 하나의 안티퓨즈 회로부가 프로그램 동작을 수행하는 것으로 설명하고 있지만, 반드시 이에 한정되는 것은 아니고, 고전원전압의 전압레벨이 럽쳐 가능 허용범위 이외로 드롭(drop)되지 않는 한도 내에서 순차적으로 생성되는 하나의 럽쳐 커맨드당 두 개 이상의 안티퓨즈 회로부가 동시에 프로그램 동작을 수행할 수도 있다.

100 : 반도체 집적회로 110 : 순차적 럽쳐 커맨드 생성부
112 : 럽쳐 소오스 신호 생성부 114 : 순차적 럽쳐 커맨드 출력부
116 : 인버터 120A : 제1 안티퓨즈 회로부
122A : 전원 공급부 124A : 안티퓨즈(anti-fuse)
120B ~ 120D : 제2 내지 제4 안티퓨즈 회로부

Claims

제1 럽쳐 커맨드에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 다수의 제2 럽쳐 커맨드를 생성하기 위한 럽쳐 커맨드 생성부; 및
상기 안티퓨즈를 각각 구비하며, 각각의 제2 럽쳐 커맨드에 응답하여 상기 안티퓨즈의 럽쳐 동작이 수행되는 다수의 안티퓨즈 회로부
를 포함하는 반도체 집적회로.
제1항에 있어서,
상기 제1 럽쳐 커맨드는 예정된 구간 동안 토글링되는 반도체 집적회로.
제2항에 있어서,
상기 제1 럽쳐 커맨드는 클럭 신호에 동기되어 토글링되는 반도체 집적회로.
제1항에 있어서,
상기 다수의 제2 럽쳐 커맨드는 순차적으로 생성되는 반도체 집적회로.
제4항에 있어서,
상기 럽쳐 커맨드 생성부는,
리셋 신호와 상기 제1 럽쳐 커맨드에 응답하여 럽쳐 소오스 신호를 생성하기 위한 럽쳐 소오스 신호 생성부; 및
상기 리셋 신호에 의하여 초기화되며, 상기 제1 럽쳐 커맨드와 상기 럽쳐 소오스 신호에 응답하여 상기 다수의 제2 럽쳐 커맨드를 순차적으로 출력하기 위한 순차적 럽쳐 커맨드 출력부를 포함하는 반도체 집적회로.
제5항에 있어서,
상기 럽쳐 소오스 신호 생성부는 RS 래치를 포함하는 반도체 집적회로.
제5항에 있어서,
상기 순차적 럽쳐 커맨드 출력부는 직렬로 연결된 다수의 D 플립플롭을 포함하는 반도체 집적회로.
제7항에 있어서,
상기 순차적 럽쳐 커맨드 출력부는 상기 리셋 신호를 반전하여 상기 다수의 D 플립플롭으로 전달하기 위한 인버터를 더 포함하는 반도체 집적회로.
제1항에 있어서,
상기 다수의 안티퓨즈 회로부 각각은,
각각의 제2 럽쳐 커맨드에 응답하여 고전원전압을 공급하기 위한 전원 공급부; 및
상기 전원 공급부의 출력단과 저전원전압단 사이에 접속되는 상기 안티퓨즈를 포함하는 반도체 집적회로.
제9항에 있어서,
상기 고전원전압과 저전원전압 - 상기 저전원전압단에서 공급되는 전압임 - 은 내부에서 생성되는 반도체 집적회로.
리셋 신호 및 상기 리셋 신호가 활성화된 이후에 예정된 구간 동안 토글링되는 제1 럽쳐 커맨드에 응답하여 럽쳐 소오스 신호를 생성하는 단계;
상기 제1 럽쳐 커맨드와 상기 럽쳐 소오스 신호에 응답하여 안티퓨즈의 럽쳐 동작 수행 구간이 보장된 다수의 제2 럽쳐 커맨드를 순차적으로 출력하는 단계; 및
각각의 제2 럽쳐 커맨드에 응답하여 다수의 안티퓨즈를 럽쳐하는 단계
를 포함하는 반도체 집적회로의 구동 방법.
제11항에 있어서,
상기 다수의 제2 럽쳐 커맨드는 상기 안티퓨즈의 럽쳐 동작 수행 구간만큼 쉬프팅되어 출력되는 반도체 집적회로의 구동 방법.
제11항 또는 제12항에 있어서,
상기 안티퓨즈의 럽쳐 동작 수행 구간은 클럭 신호의 1주기의 정수 배수에 대응하는 반도체 집적회로의 구동 방법.