KR20000050452A - 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 - Google Patents

앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 Download PDF

Info

Publication number
KR20000050452A
KR20000050452A KR1019990000345A KR19990000345A KR20000050452A KR 20000050452 A KR20000050452 A KR 20000050452A KR 1019990000345 A KR1019990000345 A KR 1019990000345A KR 19990000345 A KR19990000345 A KR 19990000345A KR 20000050452 A KR20000050452 A KR 20000050452A
Authority
KR
South Korea
Prior art keywords
voltage
fuse
program
transistor
unit
Prior art date
Application number
KR1019990000345A
Other languages
English (en)
Other versions
KR100687848B1 (ko
Inventor
김필중
오진근
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990000345A priority Critical patent/KR100687848B1/ko
Publication of KR20000050452A publication Critical patent/KR20000050452A/ko
Application granted granted Critical
Publication of KR100687848B1 publication Critical patent/KR100687848B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Abstract

본 발명은 양전압과 음전압의 전위차를 이용하여 앤티퓨즈를 프로그래밍할 수 있으며 외부 전원이 0V에서 Vcc로 상승되는 시간동안에 프로그램 상태를 확인하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로에 관한 것이다. 이 프로그램/리드 장치는 외부전원이 소정 전압이상으로 상승되는 것을 검출하여 내부 전압을 발생하는 전원 상승 검출부와, 일정 주기를 갖는 클럭신호를 발생하는 발진기와, 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 양전위의 전압을 발생하는 양전압 발생부와, 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 음전위의 전압을 발생하는 음전압 발생부와, 전원 상승 검출부로부터 인가된 내부 전압에 의해 구동되며 프로그램할 앤티퓨즈를 선택할 어드레스 신호에 응답하여 양전압 발생부 및 음전압 발생부로부터 전압을 인가받아서 해당 앤티퓨즈에 프로그램하고 전원 상승 검출부를 통해 외부 전원이 소정 전압까지 상승되는 시간동안 출력된 전압에 응답하여 상기 앤티퓨즈에 프로그램된 데이터 값을 리드해서 이를 저장 및 출력하는 앤티퓨즈 프로그램 및 리드부를 포함한다.

Description

앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 {REPAIR CIRCUIT INCLUDING PROGRAM AND READ DEVICE OF ANTI-FUSE}
본 발명은 반도체 메모리장치의 리페어회로에 관한 것으로서, 특히 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 하부전극/절연막/상부전극으로 구성된 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 메모리의 여분 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 여분 메모리 셀로 치환시킨다. 이 리페어회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 여분 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 여분 셀의 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식, 레이저 빔으로 접합부를 단락시키는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다.
그러나, 레이저 방식의 프로그래밍 방법은 별도의 불량 셀을 러던던시 셀로 교체하기 위한 고가의 레이저 장비를 이용한 리페어 공정이 필요하며, 제조 공정 중에 퓨즈 윈도우(window) 공정을 실시하여 퓨즈를 절단하고자 하는 부분에 레이저를 조사하여 프로그래밍을 실시하고 패시베이션 공정을 실시하기 때문에 리페어 공정이 복잡하며 번거러운 문제점이 있었다.
이러한 문제점을 해결하기 위해 프로그램가능한 로직 어레이, 프로그램가능한 로직 소자, 프로그램가능한 ROM 및 DRAM 등의 반도체 메모리장치는 패키지 레벨에서도 간단하게 프로그래밍할 수 있는 앤티퓨즈를 구비하게 되었는데, 이 앤티퓨즈는 프로그램시 통상의 커패시터 구조와 유사하게 하부전극/절연막/상부전극로 구성되어 있다. 이러한 앤티퓨즈를 프로그램하기 위해서는 앤티퓨즈 양단에 고전압을 공급하여 앤티퓨즈에 인가되는 프로그래밍 전압(약 8∼11V)에 의해 절연막을 절연파괴시켜 두 전극을 단락된 상태(on state)로 만든다.
그러나, 상기 앤티퓨즈에 프로그래밍 전압을 공급하는 소자를 일반적인 트랜지스터로 사용할 경우 대개의 소자들은 고전압에 의해 파괴되기 때문에 안정되게 프로그래밍 동작을 수행할 수 없다는 문제점이 있었다.
그러므로, 본 발명의 목적은 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 하부전극/절연막/상부전극으로 구성된 앤티퓨즈를 갖는 리페어회로에 있어서, 양전압과 음전압의 전위차를 앤티퓨즈의 프로그래밍 전압으로 이용하며 앤티퓨즈의 프로그램상태 여부를 확인할 수 있는 프로그램 및 리드 장치를 구비함으로써 고가의 레이저 장비를 사용하지 않고서도 고전압을 이용한 전기적 프로그래밍 방식에 의해 패키지 상태와 번인(burn-in) 테스트시 발생된 불량 메모리 셀을 리던던시 셀로 교체하기 위한 리페어 공정이 가능하여 메모리장치의 수율을 높일 수 있는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로를 제공함에 있다.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그램/리드 장치의 블럭도,
도 2는 도 1에 도시된 앤티퓨즈의 프로그램/리드 장치내의 프로그램 및 리드부의 상세한 회로도.
도 3a는 본 발명에 따른 앤티퓨즈의 프로그램/리드 장치의 프로그램 동작시 관련된 신호들의 타이밍도, 도 3b는 리드 동작시 관련된 신호들의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 전원 상승 검출부
20: 양전압 발생부
30: 음전압 발생부
40: 발진부
50: 앤티퓨즈 프로그램/리드부
상기 목적을 달성하기 위하여 본 발명의 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로는 외부전원이 소정 전압이상으로 상승되는 것을 검출하여 내부 전압을 발생하는 전원 상승 검출부와, 일정 주기를 갖는 클럭신호를 발생하는 발진기와, 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 양전위의 전압을 발생하는 양전압 발생부와, 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 음전위의 전압을 발생하는 음전압 발생부와, 전원 상승 검출부로부터 인가된 내부 전압에 의해 구동되며 프로그램할 앤티퓨즈를 선택할 어드레스 신호에 응답하여 양전압 발생부 및 음전압 발생부로부터 전압을 인가받아서 해당 앤티퓨즈에 프로그램하고 전원 상승 검출부를 통해 외부 전원이 소정 전압까지 상승되는 시간동안 출력된 전압에 응답하여 상기 앤티퓨즈에 프로그램된 데이터 값을 리드해서 이를 저장 및 출력하는 앤티퓨즈 프로그램 및 리드부를 구비한다.
본 발명에 따른 앤티퓨즈의 프로그램/리드장치를 갖는 리페어회로는 앤티퓨즈 프로그램 및 리드부를 다수개 구비하여 병렬로 배치시키며 앤티퓨즈의 프로그램시에는 순차적으로 진행하는 반면에 프로그램상태를 확인하는 리드 동작시에는 다수개의 앤티퓨즈 프로그램 및 리드부를 동시에 리드하는 것이 바람직하다.
또한, 본 발명의 앤티퓨즈 프로그램 및 리드부는 어드레스 신호에 응답하여 앤티퓨즈의 어느 한 전극에 양전압 발생부의 전압을 인가하는 제 1프로그램전압 공급부와, 앤티퓨즈의 다른 한 전극에 상기 음전압 발생부의 전압을 인가하는 제 2프로그램전압 공급부를 갖는 프로그래밍부를 구비하며, 게다가 전원 상승 검출부의 신호에 응답하여 구동되는 리드 구동부와, 리드 구동부로부터 인가된 전원 또는 전원 상승 검출부의 신호에 의해 스위칭되어 앤티퓨즈의 프로그램상태에 따른 데이터를 출력하는 감지부와, 리드 동작시 감지부로부터 출력된 값을 전송하는 전송부로 이루어진 리드부를 구비하며, 또한 리드부로부터 전송된 앤티퓨즈의 프로그램 리드값을 저장하여 출력하는 출력부를 포함한다.
본 발명에 의하면, 앤티퓨즈의 프로그램 및 리드장치는 앤티퓨즈의 양단에 양전압과 음전압을 인가하여 모든 앤티퓨즈의 프로그램을 수행한 후에 앤티퓨즈의 프로그램 성공 여부를 확인하는 리드 과정을 실시하므로 정확하고 간단하게 리페어 공정을 구현할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 앤티퓨즈의 프로그램/리드 장치의 블럭도로서, 상기 프로그램/리드 장치는 하부전극/절연막/상부전극으로 이루어지며 불량 메모리 셀을 리던던시 셀로 교체하기 위한 프로그램시 절연막이 단락되는 앤티퓨즈(도시되지 않음)를 갖는 리페어회로 내에 있어서, 외부전원(Vext)이 소정 전압이상으로 상승되는 것을 검출하여 내부 전압(pwrup)을 발생하는 전원 상승 검출부(10)와, 일정 주기를 갖는 클럭신호(CLK)를 발생하는 발진기(40)와, 발진기(40)의 클럭신호(CLK)에 응답하여 동작하며 외부 전원(Vext)을 인가받아 앤티퓨즈의 프로그램시 요구되는 양전위의 전압(P4V)을 발생하는 양전압 발생부(20)와, 발진기(40)의 클럭신호(CLK)에 응답하여 동작하며 외부 전원(Vext)을 인가받아 앤티퓨즈의 프로그램시 요구되는 음전위의 전압(N4V)을 발생하는 음전압 발생부(30)와, 전원 상승 검출부(10)로부터 인가된 내부 전압(pwrup)에 의해 구동되며 프로그램할 앤티퓨즈를 선택할 어드레스 신호(Address)에 응답하여 양전압 발생부(20) 및 음전압 발생부(30)로부터 전압을 인가받아서 해당 앤티퓨즈에 프로그램하고 전원 상승 검출부(10)를 통해 외부 전원(Vext)이 소정 전압까지 상승되는 시간동안 출력된 전압(pwrup)에 응답하여 상기 앤티퓨즈에 프로그램된 데이터 값(R_data)을 저장 및 출력하는 앤티퓨즈 프로그램 및 리드부(50)로 구성된다.
상기와 같이 구성된 앤티퓨즈의 프로그램/리드 장치는 프로그래밍 전압 크기가 8V∼11V되도록 양전압 발생부(20)의 전압(P4V)과 음전압 발생부(30)의 전압(N4V) 차가 설정된 전압 크기를 갖도록 미리 조정한다. 이에 본 발명에서는 양전압 발생부(20)는 약 +4V를 발생하고, 음전압 발생부(30)는 약 -4V를 발생한다.
그러면, 본 발명의 프로그램/리드장치는 앤티퓨즈를 프로그램밍 할 때 상기 발진기(40)에서 발생된 클럭신호(CLK)가 상기 양전압 및 음전압 발생부(20,30)로 공급되어 이들 전압 발생부(20,30)가 위에서 설정된 전압(P4V,N4V)을 발생하면, 앤티퓨즈 프로그램 및 리드부(50)가 전원 상승 검출부(10)로부터 인가된 내부 전압(pwrup)에 의해 구동되며 프로그램할 앤티퓨즈를 선택할 어드레스 신호(Address)에 응답하여 양전압 발생부(20) 및 음전압 발생부(30)로부터 전압을 인가받아서 해당 앤티퓨즈에 프로그램한다. 모든 앤티퓨즈의 프로그램이 종료되고 난 후에, 프로그램/리드장치는 발진기(40), 양전압 발생부(20), 및 음전압 발생부(30)의 동작을 정지시키고, 어드레스의 신호(Address)를 중단한다. 그리고나서, 앤티퓨즈가 프로그램되었는지를 확인하는 리드 동작을 실시한다. 프로그램/리드부(50)는 전원 상승 검출부(10)를 통해 외부 전원(Vext)이 소정 전압까지 상승되는 시간동안 출력된 전압(pwrup)을 입력받아서 상기 앤티퓨즈에 프로그램된 데이터 값(R_data)을 리드한다.
도 2는 도 1에 도시된 앤티퓨즈의 프로그램/리드 장치내의 프로그램 및 리드부의 상세한 회로도로서, 이 회로(50)는 어드레스 신호(Address)에 응답하여 앤티퓨즈(60)의 어느 한 전극에 양전압 발생부의 전압(P4V=+4V)을 인가하는 제 1프로그램전압 공급부(524)와, 앤티퓨즈(60)의 다른 한 전극에 음전압 발생부의 전압(N4V=-4V)을 인가하는 제 2프로그램전압 공급부(G4)를 갖는 프로그래밍부(52)를 포함한다. 여기서, 제 1프로그램전압 공급부(524)는 어드레스 신호(Address)에 응답하여 턴온되어 양전압(P4V=+4V)을 인가하는 제 1트랜지스터(P0), 제 1트랜지스터(P0)와 직렬로 연결되며 전원 상승 검출부의 출력(pwrup)을 반전한 신호(pwrupb)에 의해 구동되는 제 2트랜지스터(P2)와, 제 2트랜지스터(P2)와 직렬로 연결되며 접지전압에 의해 구동되는 제 3트랜지스터(P1)로 구성되어 있다. 이때, 제 1 및 제 2트랜지스터(P0, P2)는 소스와 웰이 공통 연결된 피모스 트랜지스터이며, 제 3트랜지스터(P1)는 제 2트랜지스터(P2)와 리드부(54)가 연결된 노드(N01)와 웰이 상호 연결된 피모스 트랜지스터이다. 그리고, 제 2프로그램전압 공급부(G4)는 앤티퓨즈(60)의 전극과 접지 사이에 연결되며 웰과 드레인이 공통 연결되며 게이트 및 드레인에 상기 음전압 발생부의 전압(N4V)이 인가되는 엔모스 트랜지스터이다.
게다가, 상기 프로그램/리드부(50)는 전원 상승 검출부의 신호(pwrup)에 응답하여 구동되는 리드 구동부(P5)와, 리드 구동부(P5)로부터 인가된 전원 또는 전원 상승 검출부의 신호(pwrup)에 의해 스위칭되어 앤티퓨즈(60)의 프로그램상태에 따른 데이터를 출력하는 감지부(542)와, 리드 동작시 감지부(542)로부터 출력된 값을 전송하는 전송부(546)로 이루어진 리드부(54)를 포함한다. 여기서, 리드 구동부(P5)는 게이트에 상기 전원 상승 검출부의 신호(pwrup)를 인가받으며 제 1프로그램전압 공급부(524)의 제 2트랜지스터(P2)와 제 3트랜지스터(P1)가 연결된 노드(N01)에 드레인이 연결된 피모스 트랜지스터이다. 상기 감지부(542)는 게이트에 상기 전원 상승 검출부의 신호(pwrup)를 인가받아 전원전압보다 소정 전위 낮은 전압(Vdd, 약 2.5V)을 공급하는 제 4트랜지스터(P8)와, 상기 제 4트랜지스터(P8)와 접지사이에 직렬로 연결되며 게이트에 상기 리드 구동부(P5)의 출력단과 연결된 제 5트랜지스터(G9)를 포함한다. 상기 전송부(546)는 전원 상승 검출부의 신호(pwrup) 및 인버터(I3)을 통해서 반전된 신호(pwrupb)에 응답하여 턴온되는 전송트랜지스터(P7,G12)로 구성된다.
또한, 본 발명의 프로그램/리드부는 상기 리드부(54)의 전송부(546)의 출력단자(N03)로부터 전송된 앤티퓨즈(60)의 프로그램 리드값(R_data)을 저장해서 출력하는 래치구조의 인버터(I10,I11)를 갖는 출력부(56)를 더 포함한다.
도 3a는 본 발명에 따른 앤티퓨즈의 프로그램/리드 장치의 프로그램 동작시 관련된 신호들의 타이밍도이며 도 3b는 리드 동작시 관련된 신호들의 타이밍도로서, 이하 상기 도면들을 참조하여 본 발명의 앤티퓨즈의 프로그램/리드 장치의 작동을 상세하게 설명하면 다음과 같다.
우선, 도 3a에 도시된 바와 같이 프로그램 동작시(a) 프로그램/리드부(50)는 제 1프로그램전압 공급부(524)의 제 1트랜지스터(P0) 및 제 2트랜지스터(P2)가 각각 어드레스 신호(Address) 및 pwrupb의 로우 레벨에 의해 턴온되어 양전압(P4V=+4V)을 인가한다. 이때, 제 2트랜지스터(P1)는 항상 턴온 상태이므로 앤티퓨즈(60)의 한쪽 전극, 즉 노드 N04에 상기 전압(P4V=+4V)을 인가한다. 이와 동시에, 앤티퓨즈(60)의 다른 한 전극에 제 2프로그램전압 공급부(G4)를 통해서 음전압 발생부의 전압(N4V=-4V)이 인가된다. 이때, 제 2프로그램전압 공급부(G4)는 프로그램시에는 음전압(N4V)이 접지단자로 인가되는 것을 차단하지만 프로그램이 종료된 후에는 이 전압이 접지단자로 빠져나가는 다이오드 역할을 한다.
그러면, 상기와 같은 프로그래밍과정에 따라 어드레스 신호에 해당하는 앤티퓨즈가 선택된 후 퓨즈 양단에 걸리는 전압 차에 의해 절연막이 절연파괴되어 프로그램된다.
상기와 같은 프로그램 동작이 종료된 다음, 앤티퓨즈에 프로그램된 상태를 확인하기 위한 리드 동작시(b)에는 어드레스 신호(Address), 양전압 발생기(20) 및 음전압 발생기(30)의 출력 전압(P4V,N4V), 전원 상승 검출부(10)의 신호(pwrup)가 모두 로우 레벨을 갖는다. 또한, pwrup의 반전신호(pwrupb)와 외부 전원이 0V에서 전원 전압(Vcc, 약 3.3V)으로 증가된다. 이에, 프로그램/리드부(50)는 앤티퓨즈(60)가 프로그램되었다면, 리드 구동부(P5)를 통해 노드 N01로 약 3.3V의 전압이 공급된다. 이에, 제 1프로그램전압 공급부(524)의 제 1 트랜지스터(P0)는 턴오프되고, 제 3트랜지스터(P1)에서부터 앤티퓨즈(60) 및 제2프로그램전압 공급부(G4)까지 전류 경로가 형성되어 노드 N01의 전압은 약 1V로 떨어진다. 따라서, 감지부(542)의 제 4트랜지스터(P8)는 턴온되며 제 5트랜지스터(G9)는 턴오프되어 출력 단자(N02)의 전압 레벨이 하이로 상승한다. 또한, 전송부(546)의 트랜지스터(P7,G12)는 모두 턴온되고 노드 N03(출력단자)의 전압은 하이 레벨, 즉 Vcc로 된다. 그리고, 출력부(56)는 전송부(546)의 출력단자(N03)로부터 전송된 앤티퓨즈(60)의 프로그램 리드값(R_data)이 인버터(I10)를 통해서 반전되기 때문에 로우 레벨(L)이 되고 다시 출력값(R_data)을 피이드백하는 다른 인버터(I11)에 의해 이 리드값을 계속 저장한다.
그러나, 리드 동작시 앤티퓨즈가 프로그램된 상태가 아닐 경우 리드 구동부(P5)에서부터 제 3트랜지스터(P1), 앤티퓨즈(60) 및 제2프로그램전압 공급부(G4)까지 이어지는 전류 경로가 앤티퓨즈(60)에 의해 차단되어 결국, 노드 N01의 전압은 Vcc가 된다. 이에, 감지부(542)의 제 4트랜지스터(P8)는 턴온되며 제 5트랜지스터(G9)도 턴온되어 출력 단자(N02)의 전압 레벨이 로우로 떨어진다. 그러면, 전송부(546)의 트랜지스터(P7,G12)는 모두 턴온되어 상기 노드에 걸리는 로우레벨의 전압을 노드 N03(출력단자)에 전송한다. 그리고, 출력부(56)는 전송부(546)의 출력단자(N03)로부터 전송된 전압이 인버터(I10)를 통해서 하이 레벨로 천이하고 앤티퓨즈(60)의 프로그램 리드값(R_data)은 하이 레벨(H)을 유지한다.
리드 동작이 종료되고 난 후에 프로그램/리드부(50)는 래치동작(c)을 수행하는데, 전위 상승 검출부(10)의 출력신호(pwrup)가 Vcc로 상승되며 이 신호의 반전신호(pwrupb)가 로우레벨로 떨어지면 리드부(54)의 동작이 중단된다. 그래서 상기 리드부(54)의 출력노드 N03의 전압은 상기 프로그래밍부(52)의 노드 N01의 전압이 변동되더라도 전혀 영향을 받지 않기 때문에 출력부(56)는 저장된 프로그램 데이터값을 계속 일정하게 유지한다.
한편, 본 발명은 앤티퓨즈의 프로그램 및 리드 동작을 원할하게 수행하도록 메모리 장치내에 앤티퓨즈 프로그램 및 리드부(50)를 다수개의 병렬 어레이구조로 설계할 수도 있는데, 양전압(P4V), 외부 전원(Vext), 전원(Vdd), 음전압(N4V), 전위 상승 검출부의 전압(pwrup), 전위 상승 검출부의 반전된 전압(pwrupb)은 각각 동일한 라인으로부터 입력받고 다수개의 어드레스 신호를 각각 입력받는 어드레스 라인은 별개로 한다. 이로 인해 프로그램 및 리드부(50)의 출력값인 R_data는 어레이 수만큼 출력된다. 그러므로, 이러한 앤티퓨즈의 프로그램/리드장치는 프로그램시 순차적으로 어드레스를 하나씩 선택하여 해당 앤티퓨즈를 프로그램시키고, 리드시 모든 어드레스와 전압 발생기를 오프시키고 다수개의 앤티퓨즈 프로그램 및 리드부를 동시에 리드하여 각 앤티퓨즈의 프로그램 데이터 여부를 확인한다.
상기한 바와 같이 본 발명은 앤티퓨즈를 이용한 프로그래밍 방식에 의해 패키지 상태와 번인(burn-in) 테스트시에도 리페어 공정이 가능하며 이로 인해 메모리장치의 수율을 높일 수 있는 효과가 있다.
또한, 본 발명은 양전압과 음전압의 전위차를 이용하여 앤티퓨즈를 프로그래밍할 수 있기 때문에 프로그램시 요구되는 고전압을 보통 트랜지스터를 통해서 앤티퓨즈에 인가하게 될 경우 야기되는 소자파괴(breakdown)의 문제점을 예방할 수 있다.
게다가, 본 발명은 외부 전원이 0V에서 Vcc로 상승되는 시간동안에 프로그램 상태를 확인하는 리드가 가능하므로 앤티퓨즈의 프로그램/리드 장치를 병렬로 어레이 구조로 형성할 경우 동시에 다수개의 앤티퓨즈를 리드할 수 있기 때문에 리드 시간 및 전력 소모를 크게 줄일 수 있다.

Claims (10)

  1. 불량 메모리 셀을 리던던시 셀로 교체하기 위해 프로그램되며 하부전극/절연막/상부전극으로 구성된 앤티퓨즈를 갖는 리페어회로에 있어서,
    외부전원이 소정 전압이상으로 상승되는 것을 검출하여 내부 전압을 발생하는 전원 상승 검출부;
    일정 주기를 갖는 클럭신호를 발생하는 발진기;
    상기 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 양전위의 전압을 발생하는 양전압 발생부;
    상기 발진기의 클럭신호에 응답하여 동작하며 외부 전원을 인가받아 앤티퓨즈의 프로그램시 요구되는 음전위의 전압을 발생하는 음전압 발생부; 및
    상기 전원 상승 검출부로부터 인가된 내부 전압에 의해 구동되며 프로그램할 앤티퓨즈를 선택할 어드레스 신호에 응답하여 상기 양전압 발생부 및 음전압 발생부로부터 전압을 인가받아서 해당 앤티퓨즈에 프로그램하고 상기 전원 상승 검출부를 통해 외부 전원이 소정 전압까지 상승되는 시간동안 출력된 전압에 응답하여 상기 앤티퓨즈에 프로그램된 데이터 값을 리드해서 이를 저장 및 출력하는 앤티퓨즈 프로그램 및 리드부를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  2. 제 1항에 있어서, 상기 앤티퓨즈 프로그램 및 리드부를
    다수개 구비하며 병렬로 배치하여 앤티퓨즈의 프로그램시에는 순차적으로 진행하는 반면에 프로그램상태를 확인하는 리드 동작시에는 다수개의 앤티퓨즈 프로그램 및 리드부를 동시에 리드하는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  3. 제 1항에 있어서, 상기 앤티퓨즈 프로그램 및 리드부는
    어드레스 신호에 응답하여 상기 앤티퓨즈의 어느 한 전극에 상기 양전압 발생부의 전압을 인가하는 제 1프로그램전압 공급부와, 상기 앤티퓨즈의 다른 한 전극에 상기 음전압 발생부의 전압을 인가하는 제 2프로그램전압 공급부를 갖는 프로그래밍부;
    상기 전원 상승 검출부의 신호에 응답하여 구동되는 리드 구동부와, 상기 리드 구동부로부터 인가된 전원 또는 상기 전원 상승 검출부의 신호에 의해 스위칭되어 상기 앤티퓨즈의 프로그램상태에 따른 데이터를 출력하는 감지부와, 리드 동작시 상기 감지부로부터 출력된 값을 전송하는 전송부로 이루어진 리드부; 및
    상기 리드부로부터 전송된 앤티퓨즈의 프로그램 리드값을 저장하여 출력하는 출력부를 포함하는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  4. 제 1항에 있어서, 상기 양전압 발생부의 전압과 음전압 발생부의 전압차는 적어도 8V이상인 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  5. 제 3항에 있어서, 상기 프로그래밍부의 제 1프로그램전압 공급부는
    어드레스 신호에 응답하여 턴온되어 양전압을 인가하는 제 1트랜지스터, 상기 제 1트랜지스터와 직렬로 연결되며 상기 전원 상승 검출부의 출력을 반전한 신호에 의해 구동되는 제 2트랜지스터와, 상기 제 2트랜지스터와 직렬로 연결되며 접지전압에 의해 구동되는 제 3트랜지스터를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  6. 제 5항에 있어서, 상기 제 1 내지 제 3트랜지스터는 소스와 웰이 공통 연결된 피모스 트랜지스터인 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  7. 제 3항 내지 제 5항에 있어서, 상기 리드부의 리드 구동부는
    게이트에 상기 전원 상승 검출부의 신호를 인가받으며 상기 프로그래밍부의 제 1프로그램전압 공급부의 제 2트랜지스터와 제 3트랜지스터가 연결된 노드에 드레인이 연결된 피모스 트랜지스터로 이루어진 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  8. 제 3항에 있어서, 상기 프로그래밍부의 제 2프로그램전압 공급부는
    상기 앤티퓨즈의 전극과 접지 사이에 연결되며 게이트에 상기 음전압 발생부의 전압이 인가되며 웰과 드레인이 공통 연결된 엔모스 트랜지스터로 구성되며, 상기 전극과 엔모스 트랜지스터 사이의 노드에 상기 음전압 발생부의 전압이 인가되는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
  9. 제 3항에 있어서, 상기 리드부의 감지부는
    게이트에 상기 전원 상승 검출부의 신호를 인가받는 제 4트랜지스터와, 상기 제 4트랜지스터와 접지사이에 직렬로 연결되며 게이트에 상기 리드 구동부의 출력단과 연결된 제 5트랜지스터를 구비하는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드장치를 갖는 리페어회로.
  10. 제 3항에 있어서, 상기 리드부의 전송부는 상기 전원 상승 검출부의 신호 및 그 반전된 신호에 응답하여 턴온되는 전송트랜지스터로 구성되는 것을 특징으로 하는 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로.
KR1019990000345A 1999-01-09 1999-01-09 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 KR100687848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990000345A KR100687848B1 (ko) 1999-01-09 1999-01-09 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990000345A KR100687848B1 (ko) 1999-01-09 1999-01-09 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로

Publications (2)

Publication Number Publication Date
KR20000050452A true KR20000050452A (ko) 2000-08-05
KR100687848B1 KR100687848B1 (ko) 2007-02-27

Family

ID=19570901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000345A KR100687848B1 (ko) 1999-01-09 1999-01-09 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로

Country Status (1)

Country Link
KR (1) KR100687848B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135390A (ja) * 2007-11-28 2009-06-18 Hynix Semiconductor Inc アンチヒューズリペア電圧制御回路
US7688664B2 (en) 2006-08-18 2010-03-30 Fujitsu Microelectronics Limited Electrical fuse circuit, memory device and electronic part
KR20140059686A (ko) * 2012-11-08 2014-05-16 에스케이하이닉스 주식회사 이-퓨즈 어레이 회로를 포함하는 집적회로
KR20140059685A (ko) * 2012-11-08 2014-05-16 에스케이하이닉스 주식회사 이-퓨즈 어레이 회로
CN112600553A (zh) * 2020-12-18 2021-04-02 中国电子科技集团公司第四十七研究所 一种编程电压监测电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117958B1 (ko) 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008855A (en) * 1989-07-18 1991-04-16 Actel Corporation Method of programming anti-fuse element
US5367207A (en) * 1990-12-04 1994-11-22 Xilinx, Inc. Structure and method for programming antifuses in an integrated circuit array
US5316971A (en) * 1992-09-18 1994-05-31 Actel Corporation Methods for programming antifuses having at least one metal electrode
US5896041A (en) * 1996-05-28 1999-04-20 Micron Technology, Inc. Method and apparatus for programming anti-fuses using internally generated programming voltage
US5838625A (en) * 1996-10-29 1998-11-17 Micron Technology, Inc. Anti-fuse programming path

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688664B2 (en) 2006-08-18 2010-03-30 Fujitsu Microelectronics Limited Electrical fuse circuit, memory device and electronic part
JP2009135390A (ja) * 2007-11-28 2009-06-18 Hynix Semiconductor Inc アンチヒューズリペア電圧制御回路
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
US7902902B2 (en) 2007-11-28 2011-03-08 Hynix Semiconductor Inc. Anti-fuse repair control circuit for preventing stress on circuit parts
KR20140059686A (ko) * 2012-11-08 2014-05-16 에스케이하이닉스 주식회사 이-퓨즈 어레이 회로를 포함하는 집적회로
KR20140059685A (ko) * 2012-11-08 2014-05-16 에스케이하이닉스 주식회사 이-퓨즈 어레이 회로
CN112600553A (zh) * 2020-12-18 2021-04-02 中国电子科技集团公司第四十七研究所 一种编程电压监测电路

Also Published As

Publication number Publication date
KR100687848B1 (ko) 2007-02-27

Similar Documents

Publication Publication Date Title
KR0135108B1 (ko) 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
US20060203580A1 (en) Programmable element latch circuit
US6741117B2 (en) Antifuse circuit
KR100433022B1 (ko) 반도체 집적 회로 장치
KR100426909B1 (ko) 반도체 장치
US9281076B2 (en) Semiconductor device
US6577551B2 (en) Semiconductor integrated circuit having a built-in data storage circuit for nonvolatile storage of control data
US20080048672A1 (en) Semiconductor integrated circuit and test method thereof
US20080043551A1 (en) Electrical fuse circuit, memory device and electronic part
US6016264A (en) Antifuse programming and detecting circuit
KR20140026223A (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
US7864602B2 (en) Non-volatile semiconductor storage device and method of writing data thereto
KR100687848B1 (ko) 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로
US20060146620A1 (en) Semiconductor memory having a spare memory cell
US20020136070A1 (en) Semiconductor memory device adopting redundancy system
US6456546B2 (en) Repair circuit using antifuse
JP2009110582A (ja) アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法
US6178125B1 (en) Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR100206351B1 (ko) 반도체장치 및 반도체장치의 내부전원전위의 조정방법
US20020018362A1 (en) Programmable circuit and its method of operation
US6886117B2 (en) Field repairable embedded memory in system-on-a-chip
US6654300B2 (en) Semiconductor memory device having internal circuit screening function
JPH09320296A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee