JP2009135390A - アンチヒューズリペア電圧制御回路 - Google Patents
アンチヒューズリペア電圧制御回路 Download PDFInfo
- Publication number
- JP2009135390A JP2009135390A JP2008018371A JP2008018371A JP2009135390A JP 2009135390 A JP2009135390 A JP 2009135390A JP 2008018371 A JP2008018371 A JP 2008018371A JP 2008018371 A JP2008018371 A JP 2008018371A JP 2009135390 A JP2009135390 A JP 2009135390A
- Authority
- JP
- Japan
- Prior art keywords
- back bias
- voltage
- unit
- bias voltage
- antifuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000005086 pumping Methods 0.000 claims description 69
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 4
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 4
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 4
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 4
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】 アンチヒューズリペア電圧制御回路は、アンチヒューズのリペアに対応して、アンチヒューズリペアイネーブル信号を提供するアンチヒューズリペアイネーブル部と、前記アンチヒューズリペアイネーブル信号によって、電源電圧が第1回路部に伝達されることを制御する電源電圧制御部と、前記アンチヒューズリペアイネーブル信号によって、バックバイアス電圧が第2回路部に伝達されることを制御するバックバイアス電圧制御部とを具備する。
【選択図】 図1
Description
Claims (23)
- アンチヒューズのリペアに対応して、アンチヒューズリペアイネーブル信号を提供するアンチヒューズリペアイネーブル部と、
前記アンチヒューズリペアイネーブル信号によって、電源電圧が第1回路部に伝達されることを制御する電源電圧制御部と、
前記アンチヒューズリペアイネーブル信号によって、バックバイアス電圧が第2回路部に伝達されることを制御するバックバイアス電圧制御部とを備えることを特徴とするアンチヒューズリペア電圧制御回路。 - 前記電源電圧制御部は前記アンチヒューズリペアイネーブル信号のイネーブルに対応して、遮断されることによって前記第1回路部に前記電源電圧の伝達をスイッチングするスイッチング素子を含むことを特徴とする請求項1に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧制御部は、
バックバイアス電圧のポンピングを行うバックバイアス電圧ポンピング部と、
前記バックバイアス電圧ポンピング部から出力される電圧を前記アンチヒューズリペアイネーブル信号のイネーブル状態に連動して、出力制御信号に提供するバックバイアス電圧出力制御部と、
前記バックバイアス電圧出力制御部の出力制御信号によって、前記バックバイアス電圧ポンピング部から提供される電圧の出力を選択的に行うバックバイアス電圧出力部とを含むことを特徴とする請求項1に記載のアンチヒューズリペア電圧制御回路。 - 前記バックバイアス電圧ポンピング部には前記アンチヒューズリペアイネーブル信号がさらに入力され、前記アンチヒューズリペアイネーブル信号の状態により前記バックバイアス電圧のポンピングを選択的に行うことを特徴とする請求項3に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧制御部は前記バックバイアス電圧のレベルを検出することによって生成されて、前記バックバイアス電圧のポンピングを制御するポンピング制御信号と前記アンチヒューズリペアイネーブル信号とを受信する入力部をさらに具備し、前記入力部の出力が前記バックバイアス電圧ポンピング部に入力されることによって、前記バックバイアス電圧ポンピング部は前記ポンピング制御信号と前記アンチヒューズリペアイネーブル信号とのうちの少なくともいずれか1つのイネーブル状態に対応して、ポンピングが制御されることを特徴とする請求項3に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧出力制御部は、前記バックバイアス電圧ポンピング部から提供される電圧と前記電源電圧とを駆動電圧として利用し、前記アンチヒューズリペアイネーブル信号がイネーブル状態であればディスエーブル状態の前記出力制御信号を出力することを特徴とする請求項3に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧出力制御部は、
前記バックバイアス電圧ポンピング部から提供される電圧でプルダウン動作を行う第1および第2プルダウン素子と、
前記電源電圧をスイッチングする駆動制御素子と、
前記駆動制御素子によって、スイッチングされる前記電源電圧でプルアップ動作を行う第1および第2プルアップ素子とを備え、
前記第1プルアップ素子および前記第1プルダウン素子が第1直列連結し、前記第1直列連結された第1ノードは前記第2プルダウン素子のゲートに連結され、前記第2プルアップ素子および前記第2プルダウン素子が第2直列連結し、前記第2直列連結された第2ノードは前記第1プルダウン素子のゲートに連結され、前記第1および第2プルアップ素子のゲートに互いに相反した状態の前記アンチヒューズリペアイネーブル信号が印加されて、第1および第2ノードのうちのいずれか1つが出力端をなすことを特徴とする請求項3に記載のアンチヒューズリペア電圧制御回路。 - 前記バックバイアス出力部は前記バックバイアス出力制御部から提供される前記出力制御信号によって、前記バックバイアス電圧ポンピング部から提供される電圧を前記第2回路部に伝達するのを遮断する少なくとも1つ以上のスイッチング素子を備えることを特徴とする請求項3に記載のアンチヒューズリペア電圧制御回路。
- 前記スイッチング素子は、複数個で構成され、並列に連結することを特徴とする請求項8に記載のアンチヒューズリペア電圧制御回路。
- 前記第1回路部はセルおよび周辺回路のうちの少なくともいずれか1つを含むことを特徴とする請求項1に記載のアンチヒューズリペア電圧制御回路。
- 前記第2回路部はコア領域を含むことを特徴とする請求項1に記載のアンチヒューズリペア電圧制御回路。
- 前記アンチヒューズリペアイネーブル信号は、アンチヒューズをリペアするための前記電源電圧と前記バックバイアスとが5V以上の差を有するときにイネーブルされることを特徴とする請求項1に記載のアンチヒューズリペア電圧制御回路。
- アンチヒューズのリペアに対応して、アンチヒューズリペアイネーブル信号を提供するアンチヒューズリペアイネーブル部と、
前記アンチヒューズリペアイネーブル信号によって、電源電圧が回路部に伝達されることを制御する電源電圧制御部とを備えることを特徴とするアンチヒューズリペア電圧制御回路。 - 前記電源電圧制御部は前記アンチヒューズリペアイネーブル信号のイネーブルに対応して、遮断されることによって前記回路部に前記電源電圧の伝達をスイッチングするスイッチング素子を含むことを特徴とする請求項13に記載のアンチヒューズリペア電圧制御回路。
- 前記回路部はセルおよび周辺回路のうちの少なくともいずれか1つを含むことを特徴とする請求項13に記載のアンチヒューズリペア電圧制御回路。
- アンチヒューズのリペアに対応して、アンチヒューズリペアイネーブル信号を提供するアンチヒューズリペアイネーブル部と、
前記アンチヒューズリペアイネーブル信号によって、バックバイアス電圧が回路部に伝達されることを制御するバックバイアス電圧制御部とを備えることを特徴とするアンチヒューズリペア電圧制御回路。 - 前記バックバイアス電圧制御部は、
バックバイアス電圧のポンピングを行うバックバイアス電圧ポンピング部と、
前記バックバイアス電圧ポンピング部から出力される電圧を前記アンチヒューズリペアイネーブル信号のイネーブル状態に連動して、出力制御信号に提供するバックバイアス電圧出力制御部と、
前記バックバイアス電圧出力制御部の出力制御信号によって、前記バックバイアス電圧ポンピング部から提供される電圧の出力を選択的に行うバックバイアス電圧出力部とを含むことを特徴とする請求項16に記載のアンチヒューズリペア電圧制御回路。 - 前記バックバイアス電圧ポンピング部には前記アンチヒューズリペアイネーブル信号がさらに入力され、前記アンチヒューズリペアイネーブル信号の状態により前記バックバイアス電圧のポンピングを選択的に行うことを特徴とする請求項17に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧制御部は前記バックバイアス電圧のレベルを検出することによって生成されて、前記バックバイアス電圧のポンピングを制御するポンピング制御信号と前記アンチヒューズリペアイネーブル信号とを受信する入力部をさらに具備し、前記入力部の出力が前記バックバイアス電圧ポンピング部に入力されることによって、前記バックバイアス電圧ポンピング部は前記ポンピング制御信号と前記アンチヒューズリペアイネーブル信号とのうちの少なくともいずれか1つのイネーブル状態に対応して、ポンピングが制御されることを特徴とする請求項17に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧出力制御部は、前記バックバイアス電圧ポンピング部から提供される電圧と前記電源電圧とを駆動電圧として利用し、前記アンチヒューズリペアイネーブル信号がイネーブル状態であればディスエーブル状態の前記出力制御信号を出力することを特徴とする請求項17に記載のアンチヒューズリペア電圧制御回路。
- 前記バックバイアス電圧出力制御部は、
前記バックバイアス電圧ポンピング部から提供される電圧でプルダウン動作を行う第1および第2プルダウン素子と、
前記電源電圧をスイッチングする駆動制御素子と、
前記駆動制御素子によって、スイッチングされる前記電源電圧でプルアップ動作を行う第1および第2プルアップ素子とを備え、
前記第1プルアップ素子および前記第1プルダウン素子が第1直列連結し、前記第1直列連結された第1ノードは前記第2プルダウン素子のゲートに連結され、前記第2プルアップ素子および前記第2プルダウン素子が第2直列連結し、前記第2直列連結された第2ノードは前記第1プルダウン素子のゲートに連結され、前記第1および第2プルアップ素子のゲートに互いに相反した状態の前記アンチヒューズリペアイネーブル信号が印加されて、第1および第2ノードのうちのいずれか1つが出力端をなすことを特徴とする請求項17に記載のアンチヒューズリペア電圧制御回路。 - 前記バックバイアス出力部は前記バックバイアス出力制御部から提供される前記出力制御信号によって、前記バックバイアス電圧ポンピング部から提供される電圧を前記第2回路部に伝達するのを遮断する少なくとも1つ以上のスイッチング素子を備えることを特徴とする請求項17に記載のアンチヒューズリペア電圧制御回路。
- 前記回路部はコア領域を含むことを特徴とする請求項16に記載のアンチヒューズリペア電圧制御回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121942A KR100904468B1 (ko) | 2007-11-28 | 2007-11-28 | 안티퓨즈 리페어 전압 제어 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135390A true JP2009135390A (ja) | 2009-06-18 |
Family
ID=40669176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008018371A Pending JP2009135390A (ja) | 2007-11-28 | 2008-01-29 | アンチヒューズリペア電圧制御回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7902902B2 (ja) |
JP (1) | JP2009135390A (ja) |
KR (1) | KR100904468B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101731900B1 (ko) * | 2010-10-08 | 2017-05-08 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
JP2012109329A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
KR102112553B1 (ko) * | 2014-01-09 | 2020-05-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208637A (ja) * | 1999-01-11 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | ポストパッケ―ジdramリペアのためのアンチヒュ―ズ回路 |
KR20000050453A (ko) * | 1999-01-09 | 2000-08-05 | 김영환 | 앤티퓨즈를 이용한 메모리소자의 리페어 회로 |
KR20000050452A (ko) * | 1999-01-09 | 2000-08-05 | 김영환 | 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 |
KR20010065138A (ko) * | 1999-12-29 | 2001-07-11 | 박종섭 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
JP2006139900A (ja) * | 1996-05-28 | 2006-06-01 | Micron Technol Inc | 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5680360A (en) * | 1995-06-06 | 1997-10-21 | Integrated Device Technology, Inc. | Circuits for improving the reliablity of antifuses in integrated circuits |
US5841723A (en) * | 1996-05-28 | 1998-11-24 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using an isolated well programming circuit |
KR100293449B1 (ko) * | 1998-05-04 | 2001-07-12 | 김영환 | 고전압발생회로 |
JP2000011684A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 |
KR100321168B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 앤티퓨즈를갖는리던던시회로의리페어회로 |
JP3237654B2 (ja) * | 1999-05-19 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
US6384666B1 (en) * | 2001-03-23 | 2002-05-07 | International Business Machines Corporation | Antifuse latch device with controlled current programming and variable trip point |
US6821848B2 (en) * | 2002-04-02 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Tunnel-junction structures and methods |
KR100500579B1 (ko) * | 2003-06-28 | 2005-07-12 | 한국과학기술원 | 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬 |
KR100558549B1 (ko) * | 2003-12-05 | 2006-03-10 | 삼성전자주식회사 | 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법 |
JP2005235315A (ja) * | 2004-02-19 | 2005-09-02 | Elpida Memory Inc | 昇圧回路 |
JP4502190B2 (ja) * | 2004-06-08 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | レベルシフタ、レベル変換回路及び半導体集積回路 |
KR100913971B1 (ko) * | 2007-11-30 | 2009-08-26 | 주식회사 하이닉스반도체 | 안티퓨즈 리페어 제어 회로 및 그를 갖는 디램을 포함하는반도체 장치 |
-
2007
- 2007-11-28 KR KR1020070121942A patent/KR100904468B1/ko not_active IP Right Cessation
- 2007-12-26 US US11/964,294 patent/US7902902B2/en not_active Expired - Fee Related
-
2008
- 2008-01-29 JP JP2008018371A patent/JP2009135390A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006139900A (ja) * | 1996-05-28 | 2006-06-01 | Micron Technol Inc | 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置 |
KR20000050453A (ko) * | 1999-01-09 | 2000-08-05 | 김영환 | 앤티퓨즈를 이용한 메모리소자의 리페어 회로 |
KR20000050452A (ko) * | 1999-01-09 | 2000-08-05 | 김영환 | 앤티퓨즈의 프로그램/리드 장치를 갖는 리페어회로 |
JP2000208637A (ja) * | 1999-01-11 | 2000-07-28 | Hyundai Electronics Ind Co Ltd | ポストパッケ―ジdramリペアのためのアンチヒュ―ズ回路 |
KR20010065138A (ko) * | 1999-12-29 | 2001-07-11 | 박종섭 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
JP2001210094A (ja) * | 1999-12-29 | 2001-08-03 | Hyundai Electronics Ind Co Ltd | Mos構造のアンチヒューズを利用したメモリリペア回路 |
Also Published As
Publication number | Publication date |
---|---|
US20090134935A1 (en) | 2009-05-28 |
KR20090055164A (ko) | 2009-06-02 |
KR100904468B1 (ko) | 2009-06-24 |
US7902902B2 (en) | 2011-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512745B (zh) | 半導體記憶體裝置及其操作方法 | |
JP2008061242A (ja) | 低電力レベルシフタ及び低電力レベルシフティング方法 | |
JP2011014220A (ja) | 半導体装置 | |
US7924647B2 (en) | Fuse circuit and driving method thereof | |
JP2009135390A (ja) | アンチヒューズリペア電圧制御回路 | |
JPH10144090A (ja) | 半導体メモリ装置の冗長セルデコード回路 | |
US20060132183A1 (en) | Semiconductor device | |
KR0179550B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
KR100757411B1 (ko) | 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법 | |
US8274321B2 (en) | Fuse circuit and operation method thereof | |
KR100450349B1 (ko) | 프로그램값 판정회로, 이것을 갖는 반도체 집적회로 장치및 프로그램값 판정방법 | |
KR100752645B1 (ko) | 누설 전류 패스를 차단할 수 있는 퓨즈 회로 | |
KR20140002915A (ko) | 전원 회로 | |
US8610491B2 (en) | Anti-fuse control circuit | |
KR100464944B1 (ko) | 반도체 메모리 소자의 리던던시 회로의 퓨즈셋 | |
KR20070030627A (ko) | 퓨즈 회로를 구비한 반도체 장치 | |
KR100871376B1 (ko) | 퓨즈 회로 | |
KR100520678B1 (ko) | 퓨즈를 포함하는 지연회로, 이를 이용한 반도체 집적회로및 반도체 메모리 장치 | |
US8067969B2 (en) | Integrated circuit | |
KR100505406B1 (ko) | 리페어 퓨즈 회로 | |
KR100632617B1 (ko) | 리페어 회로 | |
JP2005229409A (ja) | レベルシフト回路 | |
KR20100026204A (ko) | 이퀄라이즈 제어회로 | |
KR20090001195A (ko) | 퓨즈 회로 | |
JPH09171698A (ja) | 半導体記憶装置の冗長回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120302 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |