KR101731900B1 - 내부전압 생성회로 - Google Patents

내부전압 생성회로 Download PDF

Info

Publication number
KR101731900B1
KR101731900B1 KR1020100098098A KR20100098098A KR101731900B1 KR 101731900 B1 KR101731900 B1 KR 101731900B1 KR 1020100098098 A KR1020100098098 A KR 1020100098098A KR 20100098098 A KR20100098098 A KR 20100098098A KR 101731900 B1 KR101731900 B1 KR 101731900B1
Authority
KR
South Korea
Prior art keywords
back bias
voltage
bias voltage
enable signal
level
Prior art date
Application number
KR1020100098098A
Other languages
English (en)
Other versions
KR20120036433A (ko
Inventor
최영근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100098098A priority Critical patent/KR101731900B1/ko
Publication of KR20120036433A publication Critical patent/KR20120036433A/ko
Application granted granted Critical
Publication of KR101731900B1 publication Critical patent/KR101731900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명의 내부전압 생성회로는 리페어인에이블신호에 응답하여 전치 백바이어스전압 레벨을 검출하여 전치 백바이어스전압을 생성하는 백바이어스전압 생성부 및 상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스 전압을 백바이어스 전압 또는 백바이어스퓨즈전압으로 출력하는 스위칭부를 포함한다.

Description

내부전압 생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 내부전압 생성회로에 관한 것이다.
반도체 메모리 장치는 제품출하를 하기 위하여 패키지 되고 패키지 진행 후의 반도체 메모리 장치는 1비트의 작은 결함에도 불량으로 간주 되어 출하가 되지 못하는 상황이 발생할 수 있다.
이러한 작은 결함을 리페어하기 위해 반도체 메모리 장치는 안티퓨즈를 구비하여 결함을 리페어한 후 제품으로 출하할 수 있다.
안티퓨즈를 이용한 반도체 메모리 장치의 결함 리페어 동작은 패키지 상태의 반도체 메모리 장치에 대하여 칩 내부에 고전압(VPP)을 인가하여 안티퓨즈를 커팅함으로써 결함 된 비트를 리페어한다. 이와 같이 안티퓨즈를 커팅하는 동작을 Rupture 동작이라고 하며, 이러한 안티퓨즈는 트랜지스터형 퓨즈로 형성된다. Rupture 동작은 게이트에 고전압(VPP)을 인가하고, 트랜지스터의 벌크에 인가되는 벌크전압에 백바이어스전압(VBB)보다 낮은 전위를 갖는 백바이어스퓨즈전압(VBBF)을 인가하여 게이트 절연막을 깨는 동작이다. 여기서 게이트 절연막은 실리콘 산화막으로 형성되어 있고, 이러한 실리콘 산화막에 고전압(VPP)을 인가하면 고전압(VPP)과 백바이어스퓨즈전압(VBBF)의 큰 전압차로 인하여 실리콘 산화막에 미세한 CRACK이 발생하고, 전류가 흐를 수 있는 상태가 된다.
종래기술의 백바이스퓨즈전압(VBBF)을 생성하는 내부전압 생성회로는 백바이어스전압(VBB) 생성회로에서 목표전압을 높여 백바이어스전압(VBB)보다 낮은 전압레벨로 생성하며, 이와 같이 생성된 백바이어스퓨즈전압(VBBF)은 코어영역의 트랜지스터의 벌크전압으로 사용되어 코어영역의 트랜지스터 오동작을 유발할 수 있다.
이와 같은 트랜지스터 오동작을 개선하기 위해서는 백바이어스퓨즈전압(VBBF) 및 백바이어스전압(VBB)을 생성하는 내부전압 생성회로를 각각 필요로 하게 되고 이는 레이아웃 면적증가로 나타나게 된다.
따라서, 본 발명은 정상모드와 럽처모드를 구분하는 리페어인에이블신호를 받아 내부전압 생성회로의 출력을 스위칭하여 접지전압보다 낮은 전압레벨을 갖는 백바이어스전압 및 백바이어스전압 보다 낮은 레벨을 갖는 백바이어스퓨즈전압을 생성하는 내부전압 생성회로를 개시한다.
이를 위해, 본 발명은 리페어인에이블신호에 응답하여 전치 백바이어스전압 레벨을 검출하여 전치 백바이어스전압을 생성하는 백바이어스전압 생성부 및 상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스 전압을 백바이어스 전압 또는 백바이어스퓨즈전압으로 출력하는 스위칭부를 포함하는 내부전압 생성회로를 제공한다
도 1 은 본 발명의 실시예에 따른 내부전압 생성회로의 블럭도이다.
도 2 는 도 1에 도시된 스위칭부의 회로도이다.
도 3 은 본 발명의 실시예에 따른 내부전압 생성회로의 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 실시예에 따른 내부전압 생성회로의 블럭도이다.
도 1에 도시된 바와 같이, 내부전압 생성회로는, 백바이어스전압 생성부(1) 및 스위칭부(2)를 포함한다.
백바이어스전압 생성부(1)는 도 1에 도시된 바와 같이, 검출부(10), 발진부(11) 및 펌핑부를 포함한다.
검출부(10)는 리페어인에이블신호(Repair_EN)의 로직레벨에 따라 전치 백바이어스전압(PRE_VBB)을 검출하여 검출신호(DETB)를 생성하고, 검출신호(DETB)는 전치 백바이어스전압(PRE_VBB)의 전압레벨이 목표전압레벨로 도달할 때까지 로직로우레벨로 생성되고, 전치 백바이어스전압(PRE_VBB)이 목표전압레벨에 도달하면 로직하이레벨로 생성된다.
발진부(11)는 검출신호(DETB)의 로직레벨에 따라 주기신호인 발진신호(OSC)를 출력하고, 발진신호(OSC)는 검출신호(DETB)가 로직로우레벨이면 일정한 주기를 갖는 신호로 생성되고, 검출신호(DETB)가 로직하이레벨이면 로직하이레벨로 고정되어 생성된다.
펌핑부(12)는 발진신호(OSC)에 응답하여 전치 백바이어스전압(PRE_VBB)을 생성하고, 전치 백바이어스전압(PRE_VBB)은 발진신호(OSC)가 주기신호로 생성되면 펌핑동작을 하여 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시키고, 발진신호(OSC)가 로직하이레벨로 고정되어 생성되면 펌핑동작을 수행하지 않아 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시키지 않는다.
스위칭부(2)는, 도 2에 도시된 바와 같이, 제1 스위칭부(20) 및 제2 스위칭부(21)를 포함한다.
제1 스위칭부(20)는 리페어인에이블신호(Repair_EN)의 로직로우레벨에 응답하여 제1 스위치(N20)는 턴온되고, 제2 스위치(N21)는 턴오프되어 백바이어스퓨즈전압(VBBF)을 접지전압(VSS)에 연결한다. 또한, 리페어인에이블신호(Repair_EN)의 로직하이레벨에 응답하여 제1 스위치(N20)는 턴오프되고, 제2 스위치(N21)는 턴온되어 백바이어스전압(VBB)을 접지전압(VSS)에 연결한다.
제2 스위칭부(21)는 리페어인에이블신호(Repair_EN)의 로직로우레벨에 응답하여 제3 스위치(N22)는 턴오프되고, 제4 스위치(N22)는 턴온되어 전치 백바이어스전압(PRE_VBB)을 백바이어스전압(VBB)으로 출력한다. 또한, 리페어인에이블신호(Repair_EN)의 로직하이레벨에 응답하여 제3 스위치(N22)는 턴온되고, 제4 스위치(N22)는 턴오프되어 전치 백바이어스전압(PRE_VBB)을 백바이어스퓨즈전압(VBBF)으로 출력한다.
여기서, 리페어인에이블신호(Repair_EN)가 로직하이레벨로 입력되면 백바이어스퓨즈전압(VBBF)을 출력하는 럽처모드로 동작하고, 리페어인에이블신호(Repair_EN)가 로직로우레벨로 입력되면 백바이어스전압(VBB)을 출력하는 노멀모드로 동작한다.
본 발명의 일 실시예에 따른 내부전압 생성회로의 동작을 도 3를 참조하여 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 일실시예에 따른 내부전압 생성회로의 타이밍도이다.
우선, T0 ~ T1 구간은 리페어인에이블신호(Repair_EN)가 로직로우레벨로 입력되면 검출부(10)는 검출신호(DETB)를 로직로우레벨로 생성하고, 발진부(11)는 로직로우레벨의 검출신호(DETB)에 응답하여 주기신호인 발진신호(OSC)를 생성하며, 펌핑부(12)는 발진신호(OSC)에 따라 펌핑동작을 수행하여 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시킨다.
또한, 스위칭부(2)의 제1 스위치(N20) 및 제4 스위치(N23)는 턴온되고, 제2 스위치(N21) 및 제3 스위치(N22)는 턴오프되어 백바이어스퓨즈전압(VBBF)은 접지전압(VSS)레벨로 생성되며, 백바이어스전압(VBB)은 전치 백바이어스전압(PRE_VBB)레벨로 출력된다. 즉 노멀 모드로 동작하여 백바이어스전압(VBB)를 출력한다.
다음으로, T1 ~ T2 구간은 리페어인에이블신호(Repair_EN)가 로직로우레벨로 입력되고, 전치 백바이어스전압(PRE_VBB)레벨이 백바이어스전압(VBB)의 목표전압에 도달한 구간으로 검출부(10)는 검출신호(DETB)를 로직하이레벨로 생성하고, 발진부(11)는 로직하이레벨의 검출신호(DETB)에 응답하여 발진신호(OSC)를 로직로우레벨로 생성하며, 펌핑부(12)는 로직로우레벨의 발진신호(OSC)에 따라 펌핑동작을 수행하지 않아 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시키지 않는다.
또한, 스위칭부(2)의 제1 스위치(N20) 및 제4 스위치(N23)는 턴온되고, 제2 스위치(N21) 및 제3 스위치(N22)는 턴오프되어 백바이어스퓨즈전압(VBBF)은 접지전압(VSS)레벨로 생성되며, 백바이어스전압(VBB)은 전치 백바이어스전압(PRE_VBB)레벨로 출력된다. 즉 노멀 모드로 동작하여 백바이어스전압(VBB)를 출력한다.
다음으로, T2 ~ T3 구간은 리페어인에이블신호(Repair_EN)가 로직하이레벨로 입력되면 목표전압레벨이 낮아지게 되어 검출부(10)는 검출신호(DETB)를 로직로우레벨로 생성하고, 발진부(11)는 로직로우레벨의 검출신호(DETB)에 응답하여 주기신호인 발진신호(OSC)를 생성하며, 펌핑부(12)는 발진신호(OSC)에 따라 펌핑동작을 수행하여 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시킨다.
또한, 스위칭부(2)의 제1 스위치(N20) 및 제4 스위치(N23)는 턴오프되고, 제2 스위치(N21) 및 제3 스위치(N22)는 턴온되어 백바이어스전압(VBB)은 접지전압(VSS)레벨로 생성되며, 백바이어스퓨즈전압(VBBF)은 전치 백바이어스전압(PRE)_VBB)레벨로 출력된다. 즉 럽처 모드로 동작하여 백바이어스퓨즈전압(VBB)를 출력한다.
다음으로, T3 이후의 구간은 리페어인에이블신호(Repair_EN)가 로직하이레벨로 입력되고, 전치 백바이어스전압(PRE_VBB)레벨이 백바이어스퓨즈전압(VBBF)의 목표전압에 도달한 구간으로 검출부(10)는 검출신호(DETB)를 로직하이레벨로 생성하고, 발진부(11)는 로직하이레벨의 검출신호(DETB)에 응답하여 발진신호(OSC)를 로직로우레벨로 생성하며, 펌핑부(12)는 로직로우레벨의 발진신호(OSC)에 따라 펌핑동작을 수행하지 않아 전치 백바이어스전압(PRE_VBB)의 전압레벨을 다운시키지 않는다.
또한, 스위칭부(2)의 제1 스위치(N20) 및 제4 스위치(N23)는 턴오프되고, 제2 스위치(N21) 및 제3 스위치(N22)는 턴온되어 백바이어스전압(VBB)은 접지전압(VSS)레벨로 생성되며, 백바이어스퓨즈전압(VBBF)은 전치 백바이어스전압(PRE)_VBB)레벨로 출력된다. 즉 럽처 모드로 동작하여 백바이어스퓨즈전압(VBBF)를 출력한다.
이와 같은 구성의 본 발명의 내부전압 생성회로는 리페어인에이블신호(Repair_EN)의 로직레벨에 따라 목표전압이 결정되고, 이는 전치 백바이어스전압(PRE_VBB)의 레벨을 결정하게 되며, 리페어인에이블신호(Repair_EN)의 로직레벨에 따라 스위칭부(2)가 전치 백바이어스전압(PRE_VBB)을 백바이어스전압(VBB) 패드와 백바이어스퓨즈전압(VBBF) 패드로 스위칭하여 출력한다. 이는, 하나의 회로로 백바이어스전압(VBB) 및 백바이어스퓨즈전압(VBBF)을 생성하므로 레이아웃 면적감소로 나타나게 된다.
1. 백바이어스전압 생성부 2. 스위칭부
10. 검출부 11. 발진부
12. 펌핑부 20. 제1 스위칭부
21. 제2 스위칭부

Claims (6)

  1. 리페어인에이블신호에 응답하여 전치 백바이어스전압 레벨을 검출하여 전치 백바이어스전압을 생성하는 백바이어스전압 생성부; 및
    상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스 전압을 백바이어스 전압 또는 백바이어스퓨즈전압으로 출력하는 스위칭부를 포함하되,
    상기 백바이어스 전압은 코어영역의 트랜지스터에 벌크전압으로 공급되는 전압이고, 상기 스위칭부는 노멀모드에서 상기 백바이어스 전압에 상기 전치백바이어스전압을 공급하고 럽처모드에서 상기 백바이어스 전압에 접지전압을 공급하는 내부전압 생성회로.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 리페어인에이블신호는 상기 백바이어스전압을 생성하는 상기 노멀모드 또는 상기 백바이어스퓨즈전압을 생성하는 상기 럽처모드로 진입하는 정보를 갖는 내부전압 생성회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 백바이어스전압 생성부는
    상기 리페어인에이블신호에 응답하여 전치 백바이어스전압을 검출하고, 검출신호를 생성하는 검출부;
    상기 검출신호에 응답하여 주기신호인 발진신호를 출력하는 발진부; 및
    상기 발진신호에 응답하여 펌핑동작을 수행하여 전치 백바이어스전압을 생성하는 펌핑부를 포함하는 내부전압 생성회로.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서, 상기 스위칭부는
    상기 리페어인에이블신호의 로직레벨에 따라 상기 백바이어스전압 또는 상기 백바이어스퓨즈전압 레벨을 상기 접지전압 레벨로 출력하는 제1 스위칭부; 및
    상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스전압을 상기 백바이어스전압 또는 상기 백바이어스퓨즈전압으로 출력하는 제2 스위칭부를 포함하는 내부전압 생성회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서, 상기 제1 스위칭부는
    상기 리페어인에이블신호의 로직레벨에 따라 상기 백바이어스퓨즈전압을 상기 접지전압에 연결하는 제1 스위치; 및
    상기 리페어인에이블신호의 로직레벨에 따라 상기 백바이어스전압을 상기 접지전압에 연결하는 제2 스위치를 포함하는 내부전압 생성회로.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서, 상기 제2 스위칭부는
    상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스전압을 상기 백바이어스퓨즈전압으로 출력하는 제3 스위치; 및
    상기 리페어인에이블신호의 로직레벨에 따라 상기 전치 백바이어스전압을 상기 백바이어스전압으로 출력하는 제4 스위치를 포함하는 내부전압 생성회로.
KR1020100098098A 2010-10-08 2010-10-08 내부전압 생성회로 KR101731900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098098A KR101731900B1 (ko) 2010-10-08 2010-10-08 내부전압 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098098A KR101731900B1 (ko) 2010-10-08 2010-10-08 내부전압 생성회로

Publications (2)

Publication Number Publication Date
KR20120036433A KR20120036433A (ko) 2012-04-18
KR101731900B1 true KR101731900B1 (ko) 2017-05-08

Family

ID=46138023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098098A KR101731900B1 (ko) 2010-10-08 2010-10-08 내부전압 생성회로

Country Status (1)

Country Link
KR (1) KR101731900B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
KR101080208B1 (ko) 2010-09-30 2011-11-07 주식회사 하이닉스반도체 내부전압 발생회로 및 그를 이용한 반도체 장치
US8421520B2 (en) 2010-03-26 2013-04-16 SK Hynix Inc. Electric fuse circuit and method of operating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
US8421520B2 (en) 2010-03-26 2013-04-16 SK Hynix Inc. Electric fuse circuit and method of operating the same
KR101080208B1 (ko) 2010-09-30 2011-11-07 주식회사 하이닉스반도체 내부전압 발생회로 및 그를 이용한 반도체 장치

Also Published As

Publication number Publication date
KR20120036433A (ko) 2012-04-18

Similar Documents

Publication Publication Date Title
KR100902054B1 (ko) 반도체 메모리 장치의 기준 전압 공급 회로 및 방법
KR100648857B1 (ko) 파워업 신호 발생 장치 및 그 생성 방법
KR101731900B1 (ko) 내부전압 생성회로
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR102088835B1 (ko) 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치
KR101047001B1 (ko) 구동제어회로 및 내부전압 생성회로
US9423806B2 (en) Semiconductor device
US6215351B1 (en) Fuse-latch circuit
KR100933801B1 (ko) 링 오실레이터와 이를 이용한 내부전압 생성장치
US7449938B2 (en) Apparatus and method for generating internal voltage in semiconductor integrated circuit
KR101240256B1 (ko) 반도체 집적회로
US9747113B2 (en) Semiconductor device and semiconductor system including the same
KR101842143B1 (ko) 안티퓨즈 제어 회로
TWI644515B (zh) 電壓切換裝置及方法
KR102016727B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법
US7940116B2 (en) Fuse circuit and semiconductor device including the same
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100897283B1 (ko) 반도체 메모리 장치
KR20140064018A (ko) 내부전압 생성회로
US7250809B2 (en) Boosted voltage generator
KR20140082175A (ko) 반도체 장치
KR100192930B1 (ko) 반도체 칩의 패시베이션 감지 회로
KR100979353B1 (ko) 반도체 메모리 소자의 파워-업 신호 발생 장치
US20070070672A1 (en) Semiconductor device and driving method thereof
KR20080108871A (ko) 반도체 집적 회로의 파워 업 신호 생성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant