KR100293449B1 - 고전압발생회로 - Google Patents

고전압발생회로 Download PDF

Info

Publication number
KR100293449B1
KR100293449B1 KR1019980015950A KR19980015950A KR100293449B1 KR 100293449 B1 KR100293449 B1 KR 100293449B1 KR 1019980015950 A KR1019980015950 A KR 1019980015950A KR 19980015950 A KR19980015950 A KR 19980015950A KR 100293449 B1 KR100293449 B1 KR 100293449B1
Authority
KR
South Korea
Prior art keywords
output
signal
pump
level detector
voltage
Prior art date
Application number
KR1019980015950A
Other languages
English (en)
Other versions
KR19990084298A (ko
Inventor
김용환
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980015950A priority Critical patent/KR100293449B1/ko
Priority to US09/150,614 priority patent/US6091282A/en
Priority to JP35609598A priority patent/JP3735476B2/ja
Publication of KR19990084298A publication Critical patent/KR19990084298A/ko
Application granted granted Critical
Publication of KR100293449B1 publication Critical patent/KR100293449B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

본 발명은 불필요한 동작으로 인한 전력소모를 줄이는데 적당한 고전압 발생회로에 관한 것으로서, 출력전압에 의해 제어받는 제 1, 제 2 펌프 제어신호를 동기신호로하여 승압작용을 하는 전하 펌프부와, 외부신호에 의해 동작되며 상기 출력전압을 저항비에 의해 제 1 출력신호를 출력하는 제 1 레벨 검출부와, 상기 제 1 레벨 검출부의 제 1 출력신호와 기준전압 및 외부의 제 1 클럭신호를 받아 제 1 펌프 제어신호를 출력하는 제 1 펌프 제어부와, 상기 제 1 펌프 제어부의 제 1 펌프제어신호를 인에블신호로하여 상기 출력전압을 저항비에 의해 제 2 출력신호를 출력하는 제 2 레벨 검출부와, 상기 제 2 레벨 검출부의 제 2 출력신호와 기준전압 및 상기 제 1 클럭신호와 반대 위상을 갖는 제 2 클럭신호를 받아 제 2 펌프 제어신호를 출력하는 제 2 펌프 제어부를 포함하여 구성됨을 특징으로 한다.

Description

고전압 발생회로{HIGH VOLTAGE GENERATING CIRCUIT FOR A SEMICONDUCTOR MEMORY CIRCUIT}
본 발명은 고전압 발생회로에 관한 것으로, 특히 불필요한 동작으로 인한 전력소모를 줄이는데 적당한 고전압 발생회로에 관한 것이다.
일반적으로 플래쉬 메모리(Flash Memory)의 동작에서 플래쉬 셀을 프로그램(Program) 또는 소거(Erase)할 때 고전압을 발생시키는 전하펌프(Charge Pump)회로 가 필요하다.
이하, 첨부된 도면을 참고하여 종래 기술의 고전압 발생회로를 설명하면 다음과 같다.
도 1은 종래 기술의 고전압 발생회로를 나타낸 회로도이다.
종래 기술의 고전압 발생회로는 도 1에 도시한 바와 같이, 복수개의 전하 펌프부(100), 출력전압 센서부(200), 기준 전압 발생부(300), 전압 비교부(400), 그리고 클럭 제어부(500)로 구성된다.
먼저, 전하 펌프부(100)는 게이트와 드레인에 공통으로 Vcc전원이 인가되고 소오스를 출력단으로 하는 NMOS 트랜지스터(11)에 의해 Vcc전원에서 공급된 전압을 받는다.
상기 NMOS 트랜지스터(11)의 Vcc전원에서 공급된 전압을 받는 전하 펌프부(100)는 서로 다른 위상의 제 1, 제 2 펌프 제어신호(17,18)를 각각 입력으로 하는 제 1, 제 2 캐패시터(13,15)와, 상기 제 1, 제 2 캐패시터(13,15)에 각각 게이트가 연결되고 상기 NMOS 트랜지스터(11)의 소오스에 드레인 및 게이트가 공통으로 연결되며 드레인을 각각의 출력단으로하여 직렬로 연결되는 제 1, 제 2 NMOS 트랜지스터(14,16)으로 구성된다.
상기와 같이 구성된 전하 펌프부(100)는 상기 NMOS 트랜지스트(11)에 의해 Vcc전원에서 공급된 전압이 제 1 NMOS 트랜지스터(14)의 드레인에 Vcc-Vt로 프리차지(Precharge)되고, 이때 제 1 캐패시터(13)의 압력은 "O"이다.
상기 제 1 캐패시터(13)의 양단간의 전압차이가 유지되는 것을 이용하여 제 1 펌프 제어신호(17)가 Vcc전원일 때 제 1 NMOS 트랜지스트(14)의 드레인은 2Vcc-Vt만큼 올라가고, 제 2 NMOS 트랜지스터(16)의 드레인은 2(Vcc-Vt)로 프리차아지된다.
이때 제 2 캐패시터(15)의 제 2 펌프 제어신호(18)는 OV가 되고, 제 2 캐패시터(15)의 양단의 전압차이는 2(Vcc-Vt)가 된다.
한편, 전하 펌프부(100)는 제 1, 제 2 펌프 제어신호(17,18)에 의해 전압을 올리는 동작을 하고, 상기 전하 펌프부(100)를 직렬로 연결함으로써 출력전압(19)을 단계적으로 올린다.
이어, 출력전압 센서부(200)는 출력전압(19)과 Vss전원 사이에 직렬로 연결되는 제 1, 제 2 레지스트(201,202)와, 상기 제 1 레지스터(201)와 병렬로 연결되며 두 개의 동작 레지스터(205,206)로 구성되는 동작 레지스터 회로부(250)와, 상기 각 동작 레지스터의 출력단에 각각 연결되는 제 1, 제 2 EEPROM 퓨즈 회로부(201,220)로 구성된다.
여기서 상기 두 개의 동작 레지스터는 출력전압(19)과 제 1, 제 2 레지스터(201,202) 사이의 출력노드(207)에 제 1, 제 2 트랜지스터(205,206)와 제 1, 제 2 레지스터(203,204)가 직렬로 연결된다.
그리고 상기 제 1, 제 2 트랜지스터(205,206)의 게이트와 제 1, 제 2 EEPROM퓨즈 회로부(210,220)의 출력단(230,240)이 연결된다.
상기 제 1 제 2 EEPROM 퓨즈 회로부(210,220)는 드레인에 Vcc전원이 인가되고, 출력단에 소오스와 게이트가 공통으로 연결되는 제 1, 제 2 디플레이션 트랜지스터(211,221)와, 상기 제 1, 제 2 디플레이션 트랜지스터(211,221)의 출력단에 각각 드레인이 연결되고 컨트롤 게이트에 리세트 신호(252,254)가 인가되며 소오스에Vss전원이 인가되는 플로팅 게이트 박막 트랜지스터(212,222)와, 상기 제 1, 제 2 디플레이션 트랜지스터(211,221)의 출력단에 각각 연결되고 상기 동작 레지스터 회로부(250)의 제 1, 제 2 트랜지스터(205,206)의 게이트와 연결되는 제 1, 제 2 인버터(213,223)로 구성된다.
한편, 상기 플로팅 게이트 박막 트랜지스터(212,222)는 EEPROM 퓨즈 회로부(210,220)를 동작시킨다.
즉, 상기 플로팅 게이트 박막 트랜지스터(212,222)내의 드레인에 입력되는 제어신호(251,253)에 의해 프로그램 또는 소거 동작을 한다.
이어, 기준전압 밸생부(300)는 Vcc전원과 Vss전원에 직렬로 연결되는 제 1, 제 2 디플레이션 트랜지스터(302,305)와, 상기 제 1, 제 2 디플레이션 트랜지스터(302,305)의 사이에 직렬로 연결되는 제 1, 제 2 NMOS 트랜지스터(303,304)와, 상기 제 1, 제 2 NMOS 트랜지스터(303,304)의 게이트에 공통으로 라이트 인에이블 신호() 를 받아 반전시키어 출력하는 인버터(301)로 구성된다.
여기서 상기 제 1, 제 2 디플레이션 트랜지스터(302,305)의 게이트는 Vss전원에 연결되고, 상기 제 1, 제 2 NMOS 트랜지스터(303,305)의 접점에서 기준전압이 출력노드(310)를 통해 출력된다.
그리고 전압 비교부(400)는 일반적인 차동 증폭기(Differential Amplifier)로서, 두 개의 PMOS 트랜지스터(403,404)와 세 개의 NMOS 트랜지스터(401,402,405)로 구성된다.
상기 NMOS 트랜지스터(405)의 게이트는 라이트 인에블 신호()를 반전시키어 출력하는 인버터(406)에 연결된다.
그리고 전압 비교부(400)의 출력은 세 개의 인버터(407,408,409)를 통해 출력된다.
여기서 전압 비교부(400)는 노드(310)를 통해 출력되는 기준전압과 노드(260)를 통해 출력되는 저항분배에 의해 결정된 전압의 크기를 비교해서 인버터(407)의 입력상태를 바꾸어준다.
이어, 클럭 제어부(500)는 클럭 펄스 신호(OP)와 라이트 인에블 신호()
그리고 전압 비교부(400)의 출력신호가 노드(410)를 통해 각각 입력으로 하는 제 1, 제 2 NOR 게이트(501,502)와, 상기 제 1 NOR 게이트(501)의 신호를 반전시키어 제 1 펌프 제어신호(17)를 출력하는 제 1 인버터(503), 상기 제 2 NOR 게이트(502)의 신호를 지연시키어 제 2 펌프 제어신호(18)를 출력하는 제 2, 제 3 인버터(504,505)로 구성된다.
여기서 클럭 제어부(500)는 라이트 인에블 신호()가 "L"일 때 인에블 되
고, 클럭 펄스 신호(OP)로서 노드(410)가 'L"일 때 인버터(503,504,505)를 통해서 위상이 서로 다른 제 1, 제 2 펌프 제어신호(17,18)가 클럭 펄스 신호(OP)에 의해 발생한다.
종래 기술의 전압펌프부(100)들에 의해 출력전압(19)이 상승하고, 출력전압센서부(200)에 의해서 원하는 출력전압의 크리가 결정된다.
만약, 출력전압(19)이 정해진 전압 보다 낮으면 전압 비교부(400)에서 노드(310) 전압이 노드(260) 전압 보다 높게 되어서 인버터(407)의 입력은 "H"가 되고, 클럭 제어부(500)의 입력전압인 노드(410)는 "L"가 되어 각 NOR 게이트(501,502)의 출력은 노드(410)에 무관하게 클럭 펄스 신호(OP)에 의해 결정되어 전하 펌프부(100)의 입력인 제 1, 제 2 펌프 제어신호(17,18)는 서로 다른 위상으로 움직여서 전하 펌프부(100)가 정상동작한다.
만약, 출력전압(19)이 정해진 전압 보다 높으면, 전압 비교부(400)에서 노드(310) 전압이 노드(260) 전압 보다 낮게 되어 인버터(407)의 입력은 "L"가 되고, 클럭 제어부(500)의 입력전압이 입력되어지는 노드(410)는 "H"가 됨으로써 NOR 게이트(501,502)의 출력은 클럭 펄스 신호(OP)에 무관하게 "L"이 되므로 전하 펌프부(100)의 입력인 제 1, 제 2 펌프 제어신호(17,18)는 각각 "H", "L"로 고정되어 전하 펌프부(100)는 동작하지 않는다.
그러나 상기와 같은 종래 기술의 고전압 발생회로에 있어서 출력전압이 정해진 전압 보다 낮은 경우에는 전하 펌프부들이 모두 동작을 하지 않기 때문에 프로그램시 출력전압에서 전류를 공급함으로써 출력전압이 급격히 떨어지는 문제점이 있었다.
즉, 출력전압을 제한하는 과정에서 전압 변동(Voltage Ripple)이 커져서 프로그램 수행능력이 악화된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 전하 펌프부의 출력전압을 제한하여 펌프회로의 동작을 제한함으로써 불필요한 동작으로 인한 전력소모가 줄이도록 한 고전압 발생회로를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 고전압 발생회로를 나타낸 회로도
도 2는 본 발명에 의한 고전압 발생회로를 나타낸 구성 블록도
도 3은 본 발명에 의한 고전압 발생회로를 나타낸 상세한 회로도
도면의 주요 부분에 대한 부호의 설명
10 : 전하 펌프부 20 : 제 1 레벨 검출부
30 : 제 1 펌프 제어부 40 : 제 2 레벨 검출부
50 : 제 2 펌프 제어부 60 : 인버터
상기와 같은 목적을 달성하기 위한 본 발명에 의한 고전압 발생회로는 출력 전압에 의해 제어받는 제 1, 제 2 펌프 제어신호를 동기신호로하여 승압작용을 하는 전하 펌프부와, 외부신호에 의해 동작되며 상기 출력전압을 저항비에 의해 제 1 출력신호를 출력하는 제 1 레벨 검출부와, 상기 제 1 레벨 검출부의 제 1 출력신호와 기준전압 및 외부의 제 1 클럭신호를 받아 제 1 펌프 제어신호를 출력하는 제 1 펌프 제어부와, 상기 제 1 펌프 제어부의 제 1 펌프 제어신호를 인에블신호로하여 상기 출력전압을 저항비에 의해 제 2 출력신호를 출력하는 제 2 레벨 검출부와, 상기 제 2 레벨 검출부의 제 2 출력신호와 기준전압 및 상기 제 1 클럭신호와 반대 위상을 갖는 제 2 클럭신호를 받아 제 2 펌프 제어신호를 출력하는 제 2 펌프 제어부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 고전압 발생회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 고전압 발생회로를 나타낸 구성 블록도이고, 도 3은 본 발명에 의한 고전압 발생회로를 나타낸 상세한 회로도이다.
본 발명에 의한 고전압 발생회로는 도 2에 도시한 바와 같이, 출력전압(VOUT)에 의해 제어받는 제 1, 제 2 펌프 제어신호(CLKX, CLKY)를 동기신호로하여 승압작용을 하는 전하 펌프부(10)와, 외부신호(EN1)에 의해 동작되며 상기 출력전압(VOUT)을 저항비에 의해 제 1 출력신호(VREG 1)를 출력하는 제 1 레벨 검출부(20)와, 상기 제 1 레벨 검출부(20)의 제 1 출력신호(VREG 1)와 기준전압(VREF) 및 외부의 제 1 클럭신호()를 받아 제 1 펌프 제어신호(CLKX)를 출력하는 제 1
펌프 제어부(30)와, 상기 제 1 펌프 제어부(30)의 제 1 펌프 제어신호(CLKX)를 인에블신호(EN 2)로하여 상기 출력전압(VOUT)을 저항비에 의해 제 2 출력신호(VREG 2)를 출력하는 제 2 레벨 검출부(40)와, 상기 제 2 레벨 검출부(40)의 제 2 출력신호(VREG 2)와 기준전압(VREF) 및 상기 제 1 클럭신호()와 반대 위상을 갖는
제 2 클럭신호(OSC)를 받아 제 2 펌프 제어신호(CLKY)를 출력하는 제 2 펌프 제어부(50)로 구성된다.
여기서 상기 미설명 부호 60은 인버터로써 제 2 클럭신호(OSC)를 반전시키어 상기 제 1 펌프 제어부(30)에 출력하기 위해 구성한다.
상기와 같이 구성된 고전압 발생회로의 세부적인 구성을 설명하면 다음과 같다.
도 3에 도시한 바와 같이, 전하 펌프부(10)는 입력단(Vcc)과 출력전압(VOUT)사이에 직렬로 연결되는 복수개의 펌핑부(11)들로 구성된다.
즉, 상기 전하 펌프부(10)는 제 1 NMOS 트랜지스터(12)의 드레인과 게이트가 Vccf 전원에 연결되고 소오스는 제 2 NMOS 트랜지스터(13)의 드레인과 게이트에 연결된다.
이어, 제 1 캐패시터(14)의 출력은 상기 제 1 NMOS 트랜지스터(12)의 소오스와 제 2 NMOS 트랜지스터(13)의 드레인과 게이트에 연결되고 입력은 제 1 펌프 제어신호(CLKX)와 연결된다.
그리고 제 2 캐패시터(15)의 출력은 제 2 NMOS 트랜지스터(13)의 소오스와 제 3 NMOS 트랜지스터(16)의 드레인과 게이트에 연결되고 입력은 제 2 펌프 제어신호(CLKY)와 연결된다.
이어, 제 3 캐패시터(17)의 출력은 제 3 NMOS 트렌지스터(16)의 소오스와 제 4 NMOS 트랜지스터(18)의 드레인과 게이트에 연결되고 입력은 제 1 펌프 제어신호(CLKY)와 연결된다.
이어서, 제 4 캐패시터(19)의 출력은 제 4 NMOS 트랜지스터(18)의 소오스와 제 5 NMOS 트랜지스터(21)의 드레인과 게이트에 연결되고 입력은 제 2 펌프 제어신호(CLKY)와 연결된다.
여기서 상기 제 5 NMOS 트랜지스터(21)는 전하 펌프부(10)의 출력신호가 역류하는 것을 방지하기 위한 출력부이고, 상기 제 1 NMOS 트랜지스터(12)와 제 1 캐패시터(14)는 하나의 펌핑(Pumping)부(11)를 구성하며, 상기 각 펌핑부(11)는 연속적으로 연결된다.
이때 상기 펌핑부(11)의 입력은 제 1, 제 2, 제 3, 제 4 NMOS 트랜지스터(12,13,16,18)의 드레인과 게이트이고, 출력은 제 1, 제 2, 제 3, 제 4 NMOS 트랜지스터(12,13,16,18)의 소오스이다.
그리고 연결되고 펌핑부(11)의 제 1, 제 2, 제 3, 제 4 캐패시터 (14,15,17,19)의 입력단의 신호는 연속적으로 제 1, 제 2 클럭신호(CLKX, CLKY)가이어진다.
한편, 최종적인 제 5 NMOS 트랜지스터(21)의 소오스는 상기 제 1, 제 2 레벨 검출부(20,40)의 입력 즉, 저항(22)의 입력단과 PMOS 트랜지스터(41)의 드레인과 연결된다.
이어, 제 1 레벨 검출부(20)는 상기 전하 펌프부(10)의 출력전압(VOUT)과 접지단(Vss) 사이에 직렬로 연결되는 제 1, 제 2 저항(22,23)과 제 6 NMOS 트랜지스터(24)로 구성된다.
상기 제 1 레벨 검출부(20)에서 제 1 저항(22)의 출력(VREG 1)은 제 2 저항(23)의 입력과 제 1 펌프 제어부(30)의 입력과 연결되고, 제 2 저항(23)의 출력은 제 6 NMOS 트랜지스터(24)의 드레인과 연결된다.
그리고 제 6 NMOS 트렌지스터(24)의 게이트는 외부의 EN1신호와 연결되고 소오스는 접지단(Vss)에 연결된다.
이어, 제 2 레벨 검출부(40)는 전하 펌프부(10)의 출력전압(VOUT)에 드레인이 연결되고 제 2 펌프 제어부(50)의 출력전압에 게이트가 연결되는 PROS 트랜지스터(41)와, 상기 PMOS 트랜지스터(41)의 소오스와 접지단(Vss)에 직렬로 연결되는 제 3, 제 4 저항(42,43)으로 구성된다.
여기서 상기 제 3 저항(42)의 출력은 제 2 펌프 제어부(50)의 입력 및 제 4 저항(43)의 입력과 연결되고, 제 4 저항(43)의 출력은 접지단(Vss)에 연결된다.
한편, 상기 제 2 레벨 검출부(40)에서 제 3 저항(42)의 출력은 제 4 저항(43)의 입력과 연결되고, 상기 제 2 저항(43)의 출력은 접지단(Vss)과 연결되며, PMOS 트랜지스터(41)의 게이트는 제 1 차동 증폭기(31)의 출력과 연결되고 소오스는 출력전압(VOUT)과 연결된다.
이어, 제 1 펌프 제어부(30)는 제 1 차동 증폭기(31)와 제 1 NAND 게이트(32)로 구성된다.
여기서 상기 제 1 차동 증폭기(31)의 입력은 기준전압(VREF)과 연결되고 다른 입력은 제 1 레벨 검출부(20)의 제 1, 제 2 저항(22,23)의 절점과 연결되며 출력은 상기 제 1 NAND 게이트(32)의 하나의 입력과 연결된다.
그리고 상기 제 1 NAND 게이트(32)의 다른 하나의 입력은 외부의 제 1 클럭신호()와 연결되며, 제 1 펌프 제어신호(CLKX)는 제 1, 제 3 캐패시터(14,17)
의 입력과 연결된다.
이어, 제 2 펌프 제어부(50)는 제 2 차동 증폭기(51)와 제 2 NAND 게이트(52)로 구성된다.
여기서 상기 제 2 차동 증폭기(51)의 입력은 기준전압(VREF)과 연결되고 다른 입력은 제 2 레벨 검출부(40)의 제 3, 제 4 저항(42,43)의 절점과 연결되며 출력은 상기 제 2 NAND 게이트(52)의 하나의 입력과 연결된다.
그리고 상기 제 2 NAND 게이트(52)의 다른 하나의 입력은 외부의 제 2 클럭신호(OSC)와 연결되며, 제 2 펌프 제어신호(CLKY)는 제 2, 제 4 캐패시터(15,19)의 입력과 연결된다.
한편, 인버터(60)는 상기 제 2 클럭신호(OSC)의 신호를 반전시키어 상기 제 1 펌프 제어부(30)의 제 1 클럭신호()를 출력한다.
상기와 같이 구성된 본 발명에 의한 고전압 발생회로의 동작을 설명하면 다음과 같다.
도 3에서와 같이, 전하 펌프부(10)에서는 출력전압(VOUT)과 입력단(Vcc)을 갖고 고전압으로 승압하는 회로로서, 제 1 NMOS 트랜지스터(12)의 소오스는 입력단(Vcc)에 의해 Vcc-Vt 레벨(Level)로 프리차아지(Precharge)되고, 이때 제 1 캐패시터(14)의 입력신호(CLKX)는 "O"이다.
다음 제 1, 제 2 펌프 제어신호(CLKX = "H", CLKY = "L")에는 제 1 펌프 제어신호(CLKX)가 입력단(Vcc)이 되고, 제 1 캐패시터(14)의 두 단자 사이의 전압은 유지되므로 제 2 캐패시터(15)의 출력은 2Vcc-VT가 된다.
이때 제 2 펌프 제어신호(CLKY)는 "O"이므로 제 2 캐패시터(15)는 프리차아지 된다.
한편, 제 2 NMOS 트랜지스터(13)는 턴-온(Turn-On)상태이고, 제 2 캐패시터(15)의 출력은 2(Vcc-Vt) 레벨로 프리차아지되고, 제 2 캐패시터(15)의 양단간의 전압차이는 2(Vcc-Vt)가 된다.
상기와 같은 방식으로 전하 펌프부(10)에서 출력전압(Vout)을 승압시키는 동작을 한다.
이어, 제 1 레벨 검출부(20)에서는 전하 펌프부(10)에서 정해진 출력전압(Vout 1)에 따라 제 1, 제 2 저항(22,23)의 값이 결정된다.
여기서
즉, 외부의 EN1이 "H"가 되면 제 1 레벨 검출부(20)가 동작하기 시작하는데, 출력전압(VOUT)이 정해진 출력전압(Vout1) 보다 낮으면 전압 분배 법칙에 따라 제 1 레벨 검출부(20)의 출력신호(VREG1)는 기준전압(VREF) 보다 낮아지고, 출력전압(VOUT)이 정해진 출력전압(Vout1)과 같으면 제 1 레벨 검출부(20)의 출력신호(VREF1)는 기준전압(VREF)과 같아지고, 출력전압(VOUT)이 정해진 출력전압(Vout1)보다 높으면 제 1 레벨 검출부(20)의 출력신호(VREG1)가 기준전압(VREF)보다 높아 진다.
이어, 제 2 레벨 검출부(40)에서도 정해진 출력전압(Vout2)에 의해 제 3, 제 4 저항(42,43) 값이 결정된다.
여기서
즉, 제 1 펌프 제어신호(CLKX)의 인에블 신호 EN2가 "L"일 때부터 PMOS 트랜지스터(41)가 인에블 되어서 제 2 레벨 검출부(40)가 동작하기 시작하고, 출력전압(VOUT)이 정해진 출력전압(Vout2) 보다 높고 낮음에 따라 각각 제 2 레벨 검출부(40)의 출력신호(VREG2)가 기준전압(VREF) 보다 높고 낮게 된다.
이어, 제 1 펌프 제어부(30)에서는 제 1 레벨 검출부(20)의 출력신호(VREG1)가 기준전압(VREF) 보다 높을 때 제 1 차동 증폭기(31)의 출력신호(CON1)가 "L"이 되어 제 1 NAND 게이트(32)의 출력신호 즉, 제 1 펌프 제어신호(CAKX)를 인버터(60)의 출력과 관계없이 "H"로 유지시키고, 제 1 레벨 검출부(20)의 출력신호(VREG1)가 기준전압(VREF) 보다 낮으면 제 1 차동 증폭기(31)의 출력신호(CON1)가 "H"가 되어 인버터(60)의 출력에 따라 제 1 NAND 게이트(32)의 출력신호인 제 1 펌프 제어신호(CAKX)를 변화시킨다.
한편, 제 2 차동 증폭기(51), 제 2 NAND 게이트(52)도 상기 제 1 펌프 제어부(30)와 같은 방식으로 동작한다.
전체적인 동작을 살펴 보면, 전하 펌프부(10)에서 출력전압(VOUT)을 승압하는 과정에서 정해진 전압(Vout1) 보다 낮을 시에는 제 1 레벨 검출부(20)의 출력신호(VREG1)가 기준전압(VREF) 보다 낮게 되어 제 1 차동 증폭기(31)의 출력신호(CON1)가 "H"가 되어 제 1 펌프 제어신호(CAKX)는 제 1 클럭신호()에 의해서
동기된다.
이때 제 1 차동 증폭기(31)의 출력신호(CON1)가 "H"이므로 (동시에 EN2도 "H") PMOS 트랜지스터(41)는 OFF 상태가 되고, 제 2 레벨 검출부(40)의 출력신호(VREG2)는 "O"이 되어 기준전압(VREF)보다 낮게 된다.
그러므로 제 2 차동 증폭기(51)의 출력신호(CON2)가 "H"가 되어 제 2 펌프 제어신호(CLKY)는 제 2 클럭신호(OSC)에 의해서 동기된다.
따라서 제 1, 제 2 펌프 제어신호(CLKX, CLKY)가 동기되어 제 1, 제 2 제 3, 제 4 캐패시터(14,15,17,19)가 모두 동작하여 정상적인 승압 동작을 하게 된다.
그리고 계속되는 승압 동작 과정에서 출력전압(VOUT)이 정해진 출력전압(Vout1)보다 높아지면 제 1 차동 증폭기(31)의 출력신호(CON1)가 "L"가 되어 제 1 펌프 제어신호(CAKX)는 제 1 클럭신호()와 무관하게 "H"가 되어 제 1,제 3 캐패시터(14,17)는 승압 동작을 하지 않는다.
이때 PMOS 트랜지스터(41)가 "ON"이 되고 출력전압(VOUT)이 정해진 출력전압(Vout2) 보다 낮으면 여전히 제 2 차동 증폭기(51)의 출력신호(CON2)는 "H"로 유지되며 제 2 펌프 제어신호(CLKY)는 제 2 클럭신호(OSC)에 의해 동기되어 제 2, 제 4 캐패시터(15,19)는 정상동작을 해서 출력전압(VOUT)을 승압하게 된다.
만약, 출력전압(VOUT)이 정해진 출력전압(Vout2) 보다 높아지면 제 2 차동증폭기(51)의 출력신호 (con2)는 "L"가 되어 모든 제 1, 제 2, 제 3, 제 4 캐패시터(14,15,17,19)의 동작을 억제한다.
즉, 출력에서 부담해야 하는 출력전류에 따라 출력전압(VOUT)의 변화가 적어진다.
한편, 상기 제 1, 제 2 펌프 제어부(30,50)와 제 1, 제 2 레벨 검출부(20,40)는 각 캐패시터(14,15,17,19)의 개수만큼 할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 고전압 발생회로에 있어서 다음과 같은 효과가 있다.
첫째, 전하 펌프의 동기신호를 점차적으로 디져블 시키기 때문에 출력전압의 흔들림이 적어서 정확한 레귤레이션(Regulation) 동작을 할 수 있기 때문에 플래쉬셀에 프로그램 또는 소거 수행능력을 증가시킬 수 있다.
둘째, 각각의 캐패시터를 구분해서 인에블 또는 디져블 되기 때문에 순간적으로 흐르는 피크 전류가 적어져서 노이즈이 영향을 줄일 수 있다.

Claims (6)

  1. 출력전압에 의해 제어받는 제 1, 제 2 펌프 제어신호를 동기신호로하여 승압작용을 하는 전하 펌프부와,
    외부신호에 의해 동작되며 상기 출력전압을 저항비에 의해 제 1 출력신호를 출력하는 제 1 레벨 검출부와,
    상기 제 1 레벨 검출부의 제 1 출력신호와 기준전압 및 외부의 제 1 클럭신호를 받아 제 1 펌프 제어신호를 출력하는 제 1 펌프 제어부와,
    상기 제 1 펌프 제어부의 제 1 펌프 제어신호를 인에블신호로하여 상기 출력전압을 저항비에 의해 제 2 출력신호를 출력하는 제 2 레벨 검출부와,
    상기 제 2 레벨 검출부의 제 2 출력신호와 기준전압 및 상기 제 1 클럭신호와 반대 위상을 갖는 제 2 클럭신호를 받아 제 2 펌프 제어신호를 출력하는 제 2 펌프 제어부를 포함하여 구성됨을 특징으로 하는 고전압 발생회로.
  2. 제 1 항에 있어서,
    상기 전하 펌프부는 Vcc와 출력전압 사이에 직렬로 연결되는 복수개의 펌핑부들로 구성됨을 특징으로 하는 고전압 발생회로.
  3. 제 2 항에 있어서,
    상기 펌핑부는 하나의 NMOS 트랜지스터와 하나의 캐패시터로 구성됨을 특징으로 하는 고전압 발생회로.
  4. 제 1 항에 있어서,
    상기 제 1 레벨 검출부는 상기 전하 펌프부의 출력단과 접지단 사이에 직렬로 연결되는 제 1, 제 2 저항과 NMOS 트랜지스터로 구성됨을 특징으로 하는 고전압 발생회로.
  5. 제 1 항에 있어서,
    상기 제 2 레벨 검출부는 전하 펌핑부의 출력단과 접지단 사이에 직렬로 연결되는 PMOS 트랜지스터와 제 1, 제 2 저항으로 구성됨을 특징으로 하는 고전압 발생회로.
  6. 제 1 항에 있어서,
    상기 제 1, 제 2 레벨 검출부와 제 1, 제 2 펌프 제어부의 수를 상기 펌핑부의 수만큼 구성함을 특징으로 하는 고전압 발생회로.
KR1019980015950A 1998-05-04 1998-05-04 고전압발생회로 KR100293449B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980015950A KR100293449B1 (ko) 1998-05-04 1998-05-04 고전압발생회로
US09/150,614 US6091282A (en) 1998-05-04 1998-09-10 High voltage generating circuit for a semiconductor memory circuit
JP35609598A JP3735476B2 (ja) 1998-05-04 1998-12-15 高電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015950A KR100293449B1 (ko) 1998-05-04 1998-05-04 고전압발생회로

Publications (2)

Publication Number Publication Date
KR19990084298A KR19990084298A (ko) 1999-12-06
KR100293449B1 true KR100293449B1 (ko) 2001-07-12

Family

ID=19537015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015950A KR100293449B1 (ko) 1998-05-04 1998-05-04 고전압발생회로

Country Status (3)

Country Link
US (1) US6091282A (ko)
JP (1) JP3735476B2 (ko)
KR (1) KR100293449B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280434B1 (ko) * 1998-01-23 2001-03-02 김영환 고전압발생회로
KR100308186B1 (ko) * 1998-09-02 2001-11-30 윤종용 반도체집적회로장치의기준전압발생회로
FR2783941B1 (fr) * 1998-09-30 2004-03-12 St Microelectronics Sa Circuit de regulation d'une tension de sortie d'un dispositif a pompe de charges positives
KR100333547B1 (ko) * 1999-06-29 2002-04-24 박종섭 기준전압 발생기
JP2001069747A (ja) * 1999-08-27 2001-03-16 Texas Instr Japan Ltd 昇圧回路
KR100316053B1 (ko) * 1999-12-29 2001-12-12 박종섭 고전위 발생장치의 Ｖｐｐ 레벨 감지기
US6816000B2 (en) 2000-08-18 2004-11-09 Texas Instruments Incorporated Booster circuit
JP3717388B2 (ja) * 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
KR100352907B1 (ko) * 2000-11-23 2002-09-16 삼성전자 주식회사 집적 회로 장치용 승압 회로
JP3687597B2 (ja) * 2001-11-30 2005-08-24 ソニー株式会社 表示装置および携帯端末装置
JP2004063019A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 内部電圧発生回路
US6756838B1 (en) * 2003-03-18 2004-06-29 T-Ram, Inc. Charge pump based voltage regulator with smart power regulation
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20070126494A1 (en) * 2005-12-06 2007-06-07 Sandisk Corporation Charge pump having shunt diode for improved operating efficiency
US7372320B2 (en) * 2005-12-16 2008-05-13 Sandisk Corporation Voltage regulation with active supplemental current for output stabilization
US20070139099A1 (en) * 2005-12-16 2007-06-21 Sandisk Corporation Charge pump regulation control for improved power efficiency
KR100763355B1 (ko) 2006-03-22 2007-10-04 삼성전자주식회사 넓은 범위 전원전압 하에서도 안정적인 레벨의 승압전압을발생하는 승압전압 발생회로 및 이를 포함하는 반도체메모리 장치
US20070229149A1 (en) * 2006-03-30 2007-10-04 Sandisk Corporation Voltage regulator having high voltage protection
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
JP2007310774A (ja) * 2006-05-22 2007-11-29 Nec Corp 情報制御装置およびメモリエラー復旧制御方法
US20080122413A1 (en) * 2006-06-12 2008-05-29 Boon-Aik Ang Method and apparatus for versatile high voltage level detection with relative noise immunity
US7554311B2 (en) * 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
US7368979B2 (en) 2006-09-19 2008-05-06 Sandisk Corporation Implementation of output floating scheme for hv charge pumps
JP4996277B2 (ja) 2007-02-09 2012-08-08 株式会社東芝 半導体記憶システム
CN100479307C (zh) * 2007-06-06 2009-04-15 南京大学 一种低电压、高增益电荷泵电路
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
JP5011182B2 (ja) * 2008-03-24 2012-08-29 ルネサスエレクトロニクス株式会社 チャージポンプ回路
KR20120121590A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 내부전압 생성회로
JP5337264B2 (ja) * 2012-03-05 2013-11-06 株式会社東芝 半導体記憶システム
CN102647082B (zh) * 2012-04-24 2017-02-08 上海华虹宏力半导体制造有限公司 负电压产生电路
US8766709B2 (en) * 2012-08-30 2014-07-01 Winbond Electronics Corp. Semiconductor integrated circuit
TWI484317B (zh) * 2013-01-08 2015-05-11 Winbond Electronics Corp 半導體積體電路以及內部電壓產生方法
KR102120139B1 (ko) * 2014-06-19 2020-06-08 에스케이하이닉스 주식회사 고전압 발생 장치
US9960672B2 (en) 2013-08-09 2018-05-01 SK Hynix Inc. High voltage generator
CN103631304B (zh) * 2013-12-12 2016-03-23 中国电子科技集团公司第四十七研究所 稳压电路
CN104883053B (zh) * 2015-06-24 2017-09-26 上海韦尔半导体股份有限公司 一种提高输出电压纹波频率的开环电荷泵电路
KR102455877B1 (ko) * 2016-02-15 2022-10-21 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 집적 회로
FR3050308A1 (fr) * 2016-04-18 2017-10-20 Stmicroelectronics Rousset Procede et dispositif de commande d'au moins un circuit de pompe de charge

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0808014A2 (en) * 1996-05-17 1997-11-19 Nec Corporation A voltage booster circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077912B2 (ja) * 1988-09-13 1995-01-30 株式会社東芝 昇圧回路
KR920006991A (ko) * 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0808014A2 (en) * 1996-05-17 1997-11-19 Nec Corporation A voltage booster circuit

Also Published As

Publication number Publication date
JP3735476B2 (ja) 2006-01-18
JPH11317089A (ja) 1999-11-16
KR19990084298A (ko) 1999-12-06
US6091282A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
KR100293449B1 (ko) 고전압발생회로
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US7253676B2 (en) Semiconductor device and driving method of semiconductor device
US8817553B2 (en) Charge pump control scheme using frequency modulation for memory word line
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
KR100386085B1 (ko) 고전압 발생회로
KR980006526A (ko) 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리
KR20070014391A (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US11074983B2 (en) Voltage-generating circuit and semiconductor device
KR20050057957A (ko) 멀티레벨 고전압 발생장치
US5841314A (en) Charge pump type of negative voltage generator circuit and method
JP3760104B2 (ja) 昇圧電圧発生回路
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
KR19990050472A (ko) 승압전압 발생회로
US6771115B2 (en) Internal voltage generating circuit with variable reference voltage
US20040000945A1 (en) Pumping circuit
US20020153939A1 (en) Boosting circuit with high voltage generated at high speed
GB2373865A (en) High voltage detector
KR0165386B1 (ko) 반도체장치의 내부 승압회로
JPH05234390A (ja) 半導体集積回路装置
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
US11961569B2 (en) Clock-generating circuit
JP2832688B2 (ja) メモリ素子用チャージポンプ回路
US20240063709A1 (en) Apparatus and method controlling peak to peak ripple of charge pump output voltage
KR0154749B1 (ko) 외부 전원 전압감지기를 가지는 내부 승압 전원 회로를 구비하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee