JP2007310774A - 情報制御装置およびメモリエラー復旧制御方法 - Google Patents
情報制御装置およびメモリエラー復旧制御方法 Download PDFInfo
- Publication number
- JP2007310774A JP2007310774A JP2006141237A JP2006141237A JP2007310774A JP 2007310774 A JP2007310774 A JP 2007310774A JP 2006141237 A JP2006141237 A JP 2006141237A JP 2006141237 A JP2006141237 A JP 2006141237A JP 2007310774 A JP2007310774 A JP 2007310774A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- error
- control unit
- soft error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】メモリ制御部7により内蔵のメモリ4への読み書き動作を制御する情報制御装置1内に、メモリ4への電源導通路9上に電源供給のON/OFFを切り替えるゲート回路3を備え、メモリ制御部7がソフトエラーを検出した際に、ゲート回路3をあらかじめ定めた一定時間の間OFFにし、メモリ4への電源供給をその間遮断して、メモリ4のソフトエラーを復旧させる。なお、上位装置20と接続している場合は、ソフトエラーを検出した旨を上位装置20に通知し、上位装置20から電源供給一時停止指令を受信した際に、メモリ4への電源供給を前記一定時間の間遮断する。ゲート回路3にさらにアドレスデコード回路を備え、メモリ4内のソフトエラー発生アドレスのみに対し電源供給を前記一定時間の間OFFにするようにしても良い。
【選択図】 図1
Description
(2)上記(1)の情報制御装置において、前記ゲート回路にさらに前記メモリのアドレスデコード回路を備え、前記メモリ制御部がソフトエラーを検出した際のアドレス情報を前記ゲート回路のアドレスデコード回路に供給することにより、前記ゲート回路として、ソフトエラーが発生したアドレスへの電源供給を前記一定時間の間遮断する情報制御装置。
(3)上記(1)または(2)の情報制御装置において、当該情報制御装置が上位装置インタフェースを介して上位装置と接続している場合、前記メモリ制御部がソフトエラーを検出した場合、その旨を前記上位装置に通知し、前記上位装置からの電源供給一時停止指令を前記メモリ制御部で受信した際に、前記メモリ制御部が、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断する情報制御装置。
(4)上記(1)ないし(3)のいずれかの情報制御装置において、前記メモリ制御部が、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断しても、エラー状態が解消しない場合は、前記メモリにハードエラーが発生しているものと判定する情報制御装置。
(5)メモリを内蔵し、メモリ制御部により該メモリへの読み書き動作を制御する情報制御装置におけるメモリエラー復旧制御方法であって、前記メモリ制御部において前記メモリから読み出したデータにソフトエラーを検出した場合、あらかじめ定めた一定時間の間、前記メモリへの電源供給を遮断するメモリエラー復旧制御方法。
(6)上記(5)のメモリエラー復旧制御方法において、前記メモリ制御部がソフトエラーを検出した際のアドレス情報に該当する前記メモリ内のアドレスへの電源供給を前記一定時間の間遮断するメモリエラー復旧制御方法。
(7)上記(5)または(6)のメモリエラー復旧制御方法において、前記情報制御装置が上位装置インタフェースを介して上位装置と接続している場合、前記メモリ制御部がソフトエラーを検出した場合、その旨を前記上位装置に通知し、前記上位装置からの電源供給一時停止指令を受信することにより、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断するメモリエラー復旧制御方法。
(8)上記(5)ないし(7)のいずれかのメモリエラー復旧制御方法において、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断しても、エラー状態が解消しない場合は、前記メモリにハードエラーが発生しているものと判定するメモリエラー復旧制御方法。
(1)メモリ4へのデータ書き込みおよび読み込みの制御を行う。
(2)メモリ4へのデータ書き込み時、パリティを生成して付与する。
(3)メモリ4からのデータ読み出し時、パリティが正しいか否かを確認して、読み出したデータの信頼性を確認する。
(4)GATE制御インタフェース12を介して、GATE回路3をON/OFF制御する機能を有する。GATE制御インタフェース12は、GATE回路3へメモリ制御部7からのGATE制御信号を転送する。
次に、図1のブロック構成の情報制御装置1の動作について、図2ないし図6を用いて説明する。ここに、図2は、図1の情報制御装置1の通常時におけるメモリ制御用の信号の流れを示す説明図であり、図3は、図1の情報制御装置1のソフトエラー検出時におけるメモリ制御用の信号の流れを示す説明図であり、図4は、図1の情報制御装置1のソフトエラー復旧時におけるメモリ制御用の信号の流れを示す説明図である。また、図5は、図1の情報制御装置1においてソフトエラーを検出するまでの動作手順の一例を示すフローチャートであり、図6は、図1の情報制御装置1においてソフトエラーを復旧するまでの動作手順の一例を示すフローチャートである。
次に、本発明の他の実施例について説明する。前述した実施例においては、上位装置20からの指示により、GATE回路3へのGATE制御信号をON/OFFする場合を示したが、上位装置20からの指示ではなく、CPU6あるいはメモリ制御部7自身の判断によって、GATE回路3へのGATE制御信号をON/OFFする指示を出力するようにしても良い。
2 電源
3 GATE回路
4 メモリ
5 上位メッセージ終端部
6 CPU
7 メモリ制御部
8 電源導通路
9 電源導通路
10 電源導通路
11 上位装置インタフェース
12 GATE制御インタフェース
13 メモリ制御インタフェース
14 メモリ制御インタフェース
15 メモリ制御インタフェース
20 上位装置
Claims (8)
- メモリを内蔵し、メモリ制御部により該メモリへの読み書き動作を制御する情報制御装置において、前記メモリへの電源導通路上に、前記メモリへの電源供給のON/OFFを切り替えるゲート回路を備え、前記メモリ制御部において前記メモリから読み出したデータにソフトエラーを検出した場合、前記ゲート回路を、あらかじめ定めた一定時間の間、OFFにし、前記メモリへの電源供給を該一定時間の間遮断することを特徴とする情報制御装置。
- 請求項1に記載の情報制御装置において、前記ゲート回路にさらに前記メモリのアドレスデコード回路を備え、前記メモリ制御部がソフトエラーを検出した際のアドレス情報を前記ゲート回路のアドレスデコード回路に供給することにより、前記ゲート回路として、ソフトエラーが発生したアドレスへの電源供給を前記一定時間の間遮断することを特徴とする情報制御装置。
- 請求項1または2に記載の情報制御装置において、当該情報制御装置が上位装置インタフェースを介して上位装置と接続している場合、前記メモリ制御部がソフトエラーを検出した場合、その旨を前記上位装置に通知し、前記上位装置からの電源供給一時停止指令を前記メモリ制御部で受信した際に、前記メモリ制御部が、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断することを特徴とする情報制御装置。
- 請求項1ないし3のいずれかに記載の情報制御装置において、前記メモリ制御部が、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断しても、エラー状態が解消しない場合は、前記メモリにハードエラーが発生しているものと判定することを特徴とする情報制御装置。
- メモリを内蔵し、メモリ制御部により該メモリへの読み書き動作を制御する情報制御装置におけるメモリエラー復旧制御方法であって、前記メモリ制御部において前記メモリから読み出したデータにソフトエラーを検出した場合、あらかじめ定めた一定時間の間、前記メモリへの電源供給を遮断することを特徴とするメモリエラー復旧制御方法。
- 請求項5に記載のメモリエラー復旧制御方法において、前記メモリ制御部がソフトエラーを検出した際のアドレス情報に該当する前記メモリ内のアドレスへの電源供給を前記一定時間の間遮断することを特徴とするメモリエラー復旧制御方法。
- 請求項5または6に記載のメモリエラー復旧制御方法において、前記情報制御装置が上位装置インタフェースを介して上位装置と接続している場合、前記メモリ制御部がソフトエラーを検出した場合、その旨を前記上位装置に通知し、前記上位装置からの電源供給一時停止指令を受信することにより、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断することを特徴とするメモリエラー復旧制御方法。
- 請求項5ないし7のいずれかに記載のメモリエラー復旧制御方法において、前記メモリまたは前記メモリ内のソフトエラー発生アドレスへの電源供給を前記一定時間の間遮断しても、エラー状態が解消しない場合は、前記メモリにハードエラーが発生しているものと判定することを特徴とするメモリエラー復旧制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141237A JP2007310774A (ja) | 2006-05-22 | 2006-05-22 | 情報制御装置およびメモリエラー復旧制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141237A JP2007310774A (ja) | 2006-05-22 | 2006-05-22 | 情報制御装置およびメモリエラー復旧制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007310774A true JP2007310774A (ja) | 2007-11-29 |
Family
ID=38843547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141237A Pending JP2007310774A (ja) | 2006-05-22 | 2006-05-22 | 情報制御装置およびメモリエラー復旧制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007310774A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010009345A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | ディスクアレイ装置およびソフトエラー修復方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242632A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
JPH11317089A (ja) * | 1998-05-04 | 1999-11-16 | Lg Semicon Co Ltd | 高電圧発生回路 |
JP2000082294A (ja) * | 1998-06-23 | 2000-03-21 | Invox Technol | 不揮発メモリ及び不揮発メモリへの書込み方法 |
JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003331589A (ja) * | 2003-06-13 | 2003-11-21 | Hitachi Ltd | 不揮発性メモリ装置 |
-
2006
- 2006-05-22 JP JP2006141237A patent/JP2007310774A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242632A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
JPH11317089A (ja) * | 1998-05-04 | 1999-11-16 | Lg Semicon Co Ltd | 高電圧発生回路 |
JP2000082294A (ja) * | 1998-06-23 | 2000-03-21 | Invox Technol | 不揮発メモリ及び不揮発メモリへの書込み方法 |
JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003331589A (ja) * | 2003-06-13 | 2003-11-21 | Hitachi Ltd | 不揮発性メモリ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010009345A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | ディスクアレイ装置およびソフトエラー修復方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006260058A (ja) | 計算機サーバ・システムにおけるファームウェアアップデート方法 | |
US20080040552A1 (en) | Duplex system and processor switching method | |
JP4819088B2 (ja) | 記憶装置および当該記憶装置の起動方法 | |
JP4755968B2 (ja) | 二重化制御装置、及びそのメモリ部の複数ビットエラーの自動修復方法 | |
JP2007249652A (ja) | データミラー型クラスタシステム及びその運用方法 | |
JP2007310774A (ja) | 情報制御装置およびメモリエラー復旧制御方法 | |
JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
JP2010049590A (ja) | 制御装置 | |
JP2008117000A (ja) | キャッシュデータ保護装置およびキャッシュデータ保護方法 | |
JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
JP2006260392A (ja) | 高可用性仮想テープライブラリシステム | |
JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
JP2009025967A (ja) | 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム | |
JP2980704B2 (ja) | プログラマブルコントローラ | |
JP7166231B2 (ja) | 情報処理装置及び情報処理システム | |
KR100380721B1 (ko) | 웹시스템에서 파워 리세트 제어방법 | |
JP2009054116A (ja) | メモリシステムおよび情報処理装置 | |
JP4788516B2 (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
JP2006276947A (ja) | 電源制御装置および電源制御方法 | |
JP2010214932A (ja) | プリンタ制御装置およびこれを備えたプリンタ | |
JPH06231049A (ja) | 半導体ディスク装置 | |
KR100382830B1 (ko) | 이중화 보드에서의 고장 제어 장치 및 방법 | |
JP2006260393A (ja) | Cpuシステム | |
JP2009205428A (ja) | 冗長構成の情報処理システム、ホストユニット切替え正常化方法、及びそのプログラム | |
JPH01102658A (ja) | ファイル書込みバックアップ方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090415 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091211 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |