JP4788516B2 - 動的置き換えシステム、動的置き換え方法およびプログラム - Google Patents
動的置き換えシステム、動的置き換え方法およびプログラム Download PDFInfo
- Publication number
- JP4788516B2 JP4788516B2 JP2006205738A JP2006205738A JP4788516B2 JP 4788516 B2 JP4788516 B2 JP 4788516B2 JP 2006205738 A JP2006205738 A JP 2006205738A JP 2006205738 A JP2006205738 A JP 2006205738A JP 4788516 B2 JP4788516 B2 JP 4788516B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cell board
- interrupt
- memory
- internal information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
CPUN119のT割り込みBIOS遷移手段331は、T割り込みを受けると直ちに、CPU内部情報(Z)をメモリ120に保存し、BIOSへ制御を渡す(図8のステップS432、図9のC533参照)。
111 CPUA
112 CPUB
118 CPUM
119 CPUN
120 メモリ
130 切り替えスイッチ
200 予備用セルボード
211 CPUA
212 CPUB
218 CPUM
219 CPUN
220 メモリ
230 切り替えスイッチ
240 内部バス
250 外部バス
301 初期OS立ち上げ手段
302 P割り込み受付手段
304 P割り込みOS遷移手段
305 P割り込み転送手段
306 Q割り込み発生手段
307 Q割り込みBIOS遷移手段
308 R割り込み発生手段
309 R割り込みBIOS遷移手段
310 メモリ切り替え手段
311 メモリ切り替え後OS遷移手段
312 Q割り込み転送手段
313 Q割り込みOS遷移手段
314 立ち上げ障害検出状況記憶手段
331 T割り込みBIOS遷移手段
332 T割り込み回数確認手段
334 T割り込み後OS遷移手段
335 U割り込み発生手段
336 U割り込み転送手段
339 U割り込みBIOS遷移手段
340 メモリ切り替え手段
341 U割り込みOS遷移手段
342 V割り込み発生手段
343 V割り込みOS遷移手段
344 T割り込み状態記憶手段
Claims (9)
- 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと、
複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードと、を含み、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサは、前記第一のプロセッサの内部情報の初期値を設定し、オペレーティングシステム(Operating System)に制御を渡す手段を含み、
前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサは、前記オペレーティングシステムに前記第二のプロセッサを渡すことを指示する第一の割り込みを受けたことを契機に、前記現用セルボードの立ち上げ障害検出状況に基づいて、前記予備用セルボードのプロセッサの内の対応する第三のプロセッサへ、前記第一の割り込みを転送する手段を含み、
前記第二のプロセッサの内のいずれかの第二のプロセッサは、前記第一の割り込みを転送した後、前記現用セルボードに含まれる前記メモリと前記予備用セルボードに含まれる前記メモリとを切り替えることを指示する第二の割り込みを、前記第一のプロセッサに出力する手段を含み、
前記第一のプロセッサは、更に、前記第二の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存する手段と、
前記保存が完了したことを契機にして、前記第三のプロセッサへ、前記第三のプロセッサの内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存することを指示する第三の割り込みを出力する手段と、を含み、
前記第三のプロセッサは、前記第一の割り込みを転送されたことを契機として、前記第三のプロセッサの内部情報の初期値を設定し、前記オペレーティングシステムに制御を渡す手段と、
前記第三の割り込みを受けたことを契機として、前記第三のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存する手段と、を有し、
前記第一のプロセッサは、更に、前記第三のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーする手段と、
前記第二の割り込みを、前記第三のプロセッサ以外の前記予備用セルボードのプロセッサの内の対応する第四のプロセッサに転送する手段と、を含み、
前記第三のプロセッサは、更に、前記コピーが完了したことを契機にして、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡す手段を含み、
前記第四のプロセッサは、前記第二の割り込みを転送されたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す手段を含む、
動的置き換えシステム。 - 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと、
複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードと、を含み、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサは、前記第一のプロセッサに自動訂正が可能な障害が発生したことを示す第一の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存する手段と、
前記第一の割り込みを、前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサへ転送する手段と、を含み、
前記第二のプロセッサは、前記第一の割り込みを転送されたことを契機に、前記第二のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存する手段を含み、
前記第一のプロセッサは、更に、前記第二のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーする手段を含み、
前記第二のプロセッサは、更に、前記予備用セルボードに搭載された前記プロセッサの内の対応する第三のプロセッサへ、前記オペレーティングシステムに前記第三のプロセッサを渡すことを指示する第二の割り込みを転送する手段を含み、
前記第三のプロセッサは、前記第二の割り込みを転送されたことを契機に、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡す手段を含み、
前記第一のプロセッサは、更に、前記メモリのコピーを実行した後に、前記第三のプロセッサ以外の前記予備用セルボードに搭載された前記プロセッサの内の対応する第四のプロセッサへ、前記第三の割り込みを出力する手段を含み、
前記第四のプロセッサは、前記第三の割り込み受けたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す手段を含む、
動的置き換えシステム。 - 前記第一の割り込みを前記第二のプロセッサへ転送する手段は、障害発生回数を計数し、前記計数した障害発生回数が予め定められた閾値を超えた場合に、前記第一の割り込みを前記第二のプロセッサへ転送する
ことを特徴とする請求項2記載の動的置き換えシステム。 - 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと、複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードを含む情報処理装置における動的置き換え方法であって、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサが、前記第一のプロセッサの内部情報の初期値を設定し、オペレーティングシステム(Operating System)に制御を渡し、
前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサが、前記オペレーティングシステムに前記第二のプロセッサを渡すことを指示する第一の割り込みを受けたことを契機に、前記現用セルボードの立ち上げ障害検出状況に基づいて、前記予備用セルボードのプロセッサの内の対応する第三のプロセッサへ、前記第一の割り込みを転送し、
前記第二のプロセッサの内のいずれかの第二のプロセッサが、前記第一の割り込みを転送した後、前記現用セルボードに含まれる前記メモリと前記予備用セルボードに含まれる前記メモリとを切り替えることを指示する第二の割り込みを、前記第一のプロセッサに出力し、
前記第一のプロセッサが、更に、前記第二の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、前記保存が完了したことを契機にして、前記第三のプロセッサへ、前記第三のプロセッサの内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存することを指示する第三の割り込みを出力し、
前記第三のプロセッサが、前記第一の割り込みを転送されたことを契機として、前記第三のプロセッサの内部情報の初期値を設定し、前記オペレーティングシステムに制御を渡し、前記第三の割り込みを受けたことを契機として、前記第三のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、
前記第一のプロセッサが、更に、前記第三のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーし前記第二の割り込みを、前記第三のプロセッサ以外の前記予備用セルボードのプロセッサの内の対応する第四のプロセッサに転送し、
前記第三のプロセッサが、更に、前記コピーが完了したことを契機にして、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡し、
前記第四のプロセッサが、前記第二の割り込みを転送されたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す、
動的置き換え方法。 - 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと、複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードを含む情報処理装置における動的置き換え方法であって、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサが、前記第一のプロセッサに自動訂正が可能な障害が発生したことを示す第一の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、前記第一の割り込みを、前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサへ転送し、
前記第二のプロセッサが、前記第一の割り込みを転送されたことを契機に、前記第二のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、
前記第一のプロセッサが、更に、前記第二のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーし、
前記第二のプロセッサが、更に、前記予備用セルボードに搭載された前記プロセッサの内の対応する第三のプロセッサへ、前記オペレーティングシステムに前記第三のプロセッサを渡すことを指示する第二の割り込みを転送し、
前記第三のプロセッサが、前記第二の割り込みを転送されたことを契機に、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡し、
前記第一のプロセッサが、更に、前記メモリのコピーを実行した後に、前記第三のプロセッサ以外の前記予備用セルボードに搭載された前記プロセッサの内の対応する第四のプロセッサへ、前記第三の割り込みを出力し、
前記第四のプロセッサが、前記第三の割り込み受けたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す、
動的置き換え方法。 - 前記第一の割り込みを前記第二のプロセッサへ転送する手段が、障害発生回数を計数し、前記計数した障害発生回数が予め定められた閾値を超えた場合に、前記第一の割り込みを前記第二のプロセッサへ転送する
ことを特徴とする請求項5記載の動的置き換え方法。
- 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードを含む情報処理装置において、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサに、前記第一のプロセッサの内部情報の初期値を設定し、オペレーティングシステム(Operating System)に制御を渡す処理を、
前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサが、前記オペレーティングシステムに前記第二のプロセッサを渡すことを指示する第一の割り込みを受けたことを契機に、前記現用セルボードの立ち上げ障害検出状況に基づいて、前記予備用セルボードのプロセッサの内の対応する第三のプロセッサへ、前記第一の割り込みを転送する処理を、
前記第二のプロセッサの内のいずれかの第二のプロセッサが、前記第一の割り込みを転送した後、前記現用セルボードに含まれる前記メモリと前記予備用セルボードに含まれる前記メモリとを切り替えることを指示する第二の割り込みを、前記第一のプロセッサに出力する処理を、
前記第一のプロセッサが、更に、前記第二の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、前記保存が完了したことを契機にして、前記第三のプロセッサへ、前記第三のプロセッサの内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存することを指示する第三の割り込みを出力する処理を、
前記第三のプロセッサが、前記第一の割り込みを転送されたことを契機として、前記第三のプロセッサの内部情報の初期値を設定し、前記オペレーティングシステムに制御を渡し、前記第三の割り込みを受けたことを契機として、前記第三のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存する処理を、
前記第一のプロセッサが、更に、前記第三のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーし前記第二の割り込みを、前記第三のプロセッサ以外の前記予備用セルボードのプロセッサの内の対応する第四のプロセッサに転送する処理を、
前記第三のプロセッサが、更に、前記コピーが完了したことを契機にして、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡す処理を、
前記第四のプロセッサが、前記第二の割り込みを転送されたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す処理を、おこなわせる
プログラム。 - 複数のプロセッサと少なくとも1つのメモリとを含む一以上の現用セルボードと、複数のプロセッサと少なくとも1つのメモリとを含む一以上の予備用セルボードを含む情報処理装置において、
前記現用セルボードに含まれる前記プロセッサの内の第一のプロセッサに、前記第一のプロセッサに自動訂正が可能な障害が発生したことを示す第一の割り込みを受けたことを契機にして、前記第一のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、前記第一の割り込みを、前記第一のプロセッサ以外の前記現用セルボードに含まれるプロセッサである第二のプロセッサへ転送する処理を、
前記第二のプロセッサが、前記第一の割り込みを転送されたことを契機に、前記第二のプロセッサの内部情報を読み出して、前記現用セルボードに含まれる前記メモリに保存し、
前記第一のプロセッサが、更に、前記第二のプロセッサが自身の内部情報を読み出して前記現用セルボードに含まれる前記メモリに保存した後、前記現用セルボードに含まれる前記メモリの内容を前記予備用セルボードに含まれる前記メモリにコピーする処理を、
前記第二のプロセッサが、更に、前記予備用セルボードに搭載された前記プロセッサの内の対応する第三のプロセッサへ、前記オペレーティングシステムに前記第三のプロセッサを渡すことを指示する第二の割り込みを転送する処理を、
前記第三のプロセッサが、前記第二の割り込みを転送されたことを契機に、前記予備用セルボードに含まれる前記メモリから前記第三のプロセッサの内部情報を読み出して、前記第三のプロセッサに設定し、前記オペレーティングシステムに制御を渡す処理を、
前記第一のプロセッサが、更に、前記メモリのコピーを実行した後に、前記第三のプロセッサ以外の前記予備用セルボードに搭載された前記プロセッサの内の対応する第四のプロセッサへ、前記第三の割り込みを出力する処理を、
前記第四のプロセッサが、前記第三の割り込み受けたことを契機として、前記予備用セルボードに含まれる前記メモリから前記第四のプロセッサの内部情報を読み出して、前記第四のプロセッサに設定し、前記オペレーティングシステムに制御を渡す処理を、おこなわせる
プログラム。 - 前記第一の割り込みを前記第二のプロセッサへ転送する手段に、障害発生回数を計数し、前記計数した障害発生回数が予め定められた閾値を超えた場合に、前記第一の割り込みを前記第二のプロセッサへ転送する処理をおこなわせる
ことを特徴とする請求項8記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205738A JP4788516B2 (ja) | 2006-07-28 | 2006-07-28 | 動的置き換えシステム、動的置き換え方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205738A JP4788516B2 (ja) | 2006-07-28 | 2006-07-28 | 動的置き換えシステム、動的置き換え方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033598A JP2008033598A (ja) | 2008-02-14 |
JP4788516B2 true JP4788516B2 (ja) | 2011-10-05 |
Family
ID=39122949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205738A Expired - Fee Related JP4788516B2 (ja) | 2006-07-28 | 2006-07-28 | 動的置き換えシステム、動的置き換え方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4788516B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5224038B2 (ja) * | 2008-02-27 | 2013-07-03 | 日本電気株式会社 | コンピュータ装置、コンピュータ装置の運用継続方法及びプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140438A (ja) * | 1983-12-27 | 1985-07-25 | Nec Corp | 情報処理系の系切替制御方式 |
JPH0553938A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 二重化構成の中央制御装置切替え方式 |
JP3891004B2 (ja) * | 2002-02-26 | 2007-03-07 | 日本電気株式会社 | 情報処理システム及び該システムの制御方法並びにプログラム |
US7275180B2 (en) * | 2003-04-17 | 2007-09-25 | International Business Machines Corporation | Transparent replacement of a failing processor |
-
2006
- 2006-07-28 JP JP2006205738A patent/JP4788516B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008033598A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4585463B2 (ja) | 仮想計算機システムを機能させるためのプログラム | |
US7865782B2 (en) | I/O device fault processing method for use in virtual computer system | |
JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
JP4341571B2 (ja) | 記憶装置システムおよびその制御方法、制御プログラム | |
JP4315016B2 (ja) | コンピュータシステムの系切替方法 | |
WO2008101386A1 (fr) | Procédé de récupération d'une exception à noyau unique dans un système à plusieurs noyaux | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
JP4640071B2 (ja) | 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム | |
JP4788516B2 (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
JP2008217728A (ja) | 仮想計算機システムの障害情報採取方法 | |
JP4876662B2 (ja) | メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法 | |
US20070038849A1 (en) | Computing system and method | |
JPWO2015132953A1 (ja) | 計算機装置及び計算機機構 | |
CN101477489B (zh) | 一种保存操作系统信息的方法、装置及系统 | |
JP3340284B2 (ja) | 冗長システム | |
JPH06259274A (ja) | 二重系システム | |
JP2012190064A (ja) | 情報処理装置、メモリ管理方法、およびメモリ管理プログラム | |
JP3470454B2 (ja) | マルチプロセッサシステムの通信制御方法 | |
JPH0395634A (ja) | 計算機システム再起動制御方式 | |
JP4494263B2 (ja) | サービスシステムの冗長化方式 | |
JPH0793173A (ja) | コンピュータネットワークシステムおよびそのコンピュータネットワークシステムの計算機に対するプロセス割り当て方法 | |
JP2000322397A (ja) | 情報処理装置 | |
JP2019149127A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2004046474A (ja) | マルチos環境の計算機システムおよびそのプログラム | |
JP2000163276A (ja) | ネットワークワイド予備方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4788516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |