KR100382830B1 - 이중화 보드에서의 고장 제어 장치 및 방법 - Google Patents

이중화 보드에서의 고장 제어 장치 및 방법 Download PDF

Info

Publication number
KR100382830B1
KR100382830B1 KR10-2000-0077816A KR20000077816A KR100382830B1 KR 100382830 B1 KR100382830 B1 KR 100382830B1 KR 20000077816 A KR20000077816 A KR 20000077816A KR 100382830 B1 KR100382830 B1 KR 100382830B1
Authority
KR
South Korea
Prior art keywords
board
active
processor
failure
standby
Prior art date
Application number
KR10-2000-0077816A
Other languages
English (en)
Other versions
KR20020048604A (ko
Inventor
김형락
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0077816A priority Critical patent/KR100382830B1/ko
Publication of KR20020048604A publication Critical patent/KR20020048604A/ko
Application granted granted Critical
Publication of KR100382830B1 publication Critical patent/KR100382830B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 활성 보드에서 현재 처리되는 어드레스와 데이터 및 제어신호를 대기 보드에서 래치하여 관리하고, 해당 활성 보드에 고장이 발생되는 경우에 래치된 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있도록 한 이중화 보드에서의 고장 제어 장치 및 방법에 관한 것으로, 종래에는 대기 보드의 연속적인 서비스 수행을 위해 필요한 정보를 전송하는데 소요되는 시간동안에 활성 보드에서 수행된 정보가 대기 보드로 전송되지 않아 대기 보드의 프로세서가 활성 상태로 천이한 이후에 연속적인 서비스를 제공하지 못하는 경우가 있었으며, 고장이 발생한 보드에서 고장 감지에 필요한 정보를 고장이 발생하지 않은 보드로 전송한다는 문제가 있으므로, 전송하는 정보의 신뢰성을 보장하지 못하는 단점이 있었다.
따라서, 본 발명은 활성 보드의 프로세서에 의해 처리되는 현재의 동작 사이클 정보를 대기 보드의 래치부에서 래치하여 관리함으로써, 해당 활성 보드에 고장이 발생하는 경우에도 대기 보드의 프로세서가 래치된 동작 사이클 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있게 된다.

Description

이중화 보드에서의 고장 제어 장치 및 방법{Apparatus And Method For Fail Control In The Duplexing Board}
본 발명은 이중화 보드에서의 고장 제어 장치 및 방법에 관한 것으로, 특히 활성 보드에서 현재 처리되는 어드레스와 데이터 및 제어신호를 대기 보드에서 래치하여 관리하고, 해당 활성 보드에 고장이 발생되는 경우에 래치된 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있도록 한 이중화 보드에서의 고장 제어 장치 및 방법에 관한 것이다.
일반적으로, 특정 서비스를 중단없이 수행해야 하는 시스템은 동작중인 보드(이하, '활성 보드'라 칭함)에 오류가 발생할 경우에 대비하여 보드의 이중화 방식을 사용하고 있는데, 이러한 이중화 방식은 대기중인 보드(이하, '대기 보드'라 칭함)에서 현재 서비스를 처리하고 있는 활성 보드의 동작 상태를 저장하고 있다가 활성 보드의 동작 장애가 발생하는 경우 활성 상태로 천이한 후, 현재의 동작 상태 정보를 이용하여 연속적인 서비스를 수행할 수 있도록 한 것이다.
이를 첨부된 도면 도 1에 도시된 이중화 보드의 고장 제어 구조를 참조하여 보다 상세히 설명하면, 활성 보드(10A)가 소프트웨어적으로 고장이 발생하는 경우에는 자신의 메모리(12a)에 있는 필요한 정보를 버퍼(15a)를 통해 상대방 보드인 대기 보드(10B)에 전송하여 메모리(12b)에 저장하도록 함과 동시에 프로세서(11a)가 대기 상태로 천이하고, 이에, 해당 대기 보드(10B)의 프로세서(11b)는 활성 상태로 천이한 후, 고장이 발생한 활성 보드(10A)로부터 전송되어 버퍼(15b)를 통해 메모리(12b)에 저장된 정보를 이용하여 연속적인 서비스를 수행하였다.
즉, 고장 발생으로 인해 활성 보드(10A)의 인터럽트 발생부(13a)에서 프로세서에 인터럽트(interrupt)가 발생하는 경우 해당되는 인터럽트 정보와, 현재 액세스하던 어드레스(Active_address)와 데이터(Active_Data) 및제어신호(Active_CntSignals), 그리고 고장 감지에 필요한 정보를 버퍼(15a) 및 고장원인 저장부(14a)를 통해 프로그램적으로 상대방 보드인 대기 보드(10B)에 전송함으로써, 대기 보드(10B)의 프로세서(11b)가 활성 상태로 천이한 후, 이들 정보를 이용하여 서비스를 수행하였다.
그런데, 종래의 이중화 방식은 소프트웨어적으로 동작하기 때문에 활성 보드(10A)에 고장이 발생하는 경우 대기 보드(10B)의 연속적인 서비스 수행을 위해 필요한 정보를 전송하는데 소요되는 시간은 보드의 성능이나 동작 조건에 따라 상이할 수 있으며, 그 시간은 통상 '수십 ms'에서 '수백 ms' 정도가 소요되므로, 해당 시간동안에 수행된 정보가 대기 보드(10B)로 전송되지 않아 대기 보드(10B)의 프로세서(11b)가 활성 상태로 천이한 이후에 연속적인 서비스를 제공하지 못하는 경우가 있었다.
그리고, 하드웨어적으로 고장이 발생되는 경우에는 소프트웨어가 정상적으로 동작하지 못함에 따라 소프트웨어적으로 대기 보드(10B)의 연속적인 서비스에 필요한 정보를 전송할 수 없으므로, 고장 발생 시점부터 발생한 정보를 대기 보드(10B)가 전송받지 못하여 대기 보드(10B)의 프로세서(11b)가 활성 상태로 천이한 이후에 연속적인 서비스를 제공하지 못하는 단점이 있었다.
또한, 종래에는 고장이 발생한 보드에서 고장 감지에 필요한 정보를 고장이 발생하지 않은 보드로 전송한다는 문제가 있으므로, 전송하는 정보의 신뢰성을 보장하지 못하는 단점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 활성 보드의 프로세서에 의해 처리되는 현재의 동작 사이클 정보를 대기 보드의 래치부에서 래치하여 관리함으로써, 해당 활성 보드에 고장이 발생하는 경우에도 대기 보드의 프로세서가 래치된 동작 사이클 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있도록 하는데 있다.
도 1은 일반적인 이중화 보드에서의 고장 제어 구조를 도시한 구성 블록도.
도 2는 본 발명에 따른 이중화 보드에서의 고장 제어 구조를 도시한 구성 블록도.
도 3은 본 발명에 따른 이중화 보드에서의 고장 제어 절차를 도시한 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
20A : 활성 보드 20B : 대기 보드
21a, 21b : 프로세서 22a, 22b : 메모리
23a, 23b : 인터럽트 발생부 24a, 24b : 고장원인 저장부
25a, 25b : 버퍼 26a, 26b : 래치부
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 활성 보드의 프로세서에 의해 수행되는 현재 동작 사이클 정보를 래치하고 있는 대기 보드의 래치부와; 상기 활성 보드에 고장이 발생하는 경우 상기 래치부에 래치된 동작 사이클 정보를 판독하여 연속적인 서비스를 위한 처리를 수행하는 대기보드의 프로세서를 포함하는 이중화 보드에서의 고장 제어 장치를 제공하는데 있다.
여기서, 상기 대기 보드의 프로세서는, 활성 보드의 고장 발생 원인을 분석하여 해당되는 고장 복구 처리를 수행한 후에 연속적인 서비스를 위한 처리를 수행하는 것을 특징으로 한다.
본 발명의 다른 특징은, 대기 보드에서 활성 보드의 프로세서에 의해 수행되는 현재 동작 사이클 정보를 래치하여 저장하는 과정과; 상기 활성 보드에 고장이 발생하는 경우 상기 대기 보드가 활성 상태로 천이한 후, 래치되어 있는 상기 활성 보드의 현재 동작 사이클 정보를 판독하는 과정과; 판독한 현재 동작 사이클 정보를 분석하여 상기 활성 보드가 수행하던 서비스에 대해 상기 대기 보드에서 연속적인 서비스 처리를 수행하는 과정을 포함하는 이중화 보드에서의 고장 제어 방법을 제공하는데 있다.
이때, 상기 활성 보드의 현재 동작 사이클 정보를 래치하여 저장하는 과정은, 상기 활성 보드의 프로세서 동작에 대한 시작 사이클을 나타내는 신호를 이용하여, 해당되는 동작 사이클이 시작됨과 동시에 현재의 동작 사이클 정보를 래치하여 저장하는 것을 특징으로 한다.
나아가, 상술한 이중화 보드에서의 고장 제어 장치 및 방법에서, 상기 동작 사이클 정보는 현재 활성 보드의 프로세서에서 서비스를 위해 처리하는 어드레스와 데이터 및 제어신호를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 이중화 보드에서의 고장 제어 구조는 첨부한 도면 도 2에 도시한 바와 같이 활성 보드(20A)와 대기 보드(20B)가 동일한 구성을 갖는데, 그 구성은 프로세서(21a, 21b)와, 메모리(22a, 22b)와, 인터럽트 발생부(23a, 23b)와, 고장원인 저장부(24a, 24b)와, 버퍼(25a, 25b) 및 래치부(26a, 26b)로 이루어진다.
이러한 이중화 보드에서 고장 제어와 관련된 구성을 기준으로 설명하면 다음과 같은데, 이를 설명하기 전에 먼저 고장 발생과 관련된 구성 및 동작을 설명하면, 활성 보드(20A)는 프로세서(21a)에서 처리하는 활성 어드레스(Actice_address)와 활성 데이터(Active_Data) 및 활성 제어신호(Active_CntSignals)를 버퍼(25a)를 통해 대기 보드(20B)의 메모리(22b)에 기록되도록 전송하며, 대기 보드(20B)는 활성 보드(20A)로부터 버퍼(25b)를 통해 전송되는 활성 어드레스와 활성 데이터 및 활성 제어신호를 메모리(22b)에 저장한다.
그리고, 해당 활성 보드(20A)는 고장(Pwr_Fail, Fun_Fail, Bd_Off) 발생시 고장원인 저장부(24a)에 해당되는 장애 비트(Self_Pwr_Fail, Self_Fun_Fail, Self_Bd_Off)가 저장되며, 해당 장애 비트에 의해 인터럽트 발생부(23a)는 프로세서(21a)에 인터럽트를 발생시킨다.
이와 동시에 해당 활성 보드(20A)의 고장원인 저장부(24a)에 저장된 장애 비트는 대기 보드(20B)의 고장원인 저장부(24b)에 장애 비트(Other_Pwr_Fail, Other_Fun_Fail, Other_Bd_Off)로 저장되며, 해당 장애 비트에 의해 인터럽트 발생부(23b)는 프로세서(21b)에 인터럽트를 발생시킨다.
다음으로, 본 발명에 따른 고장 제어와 관련된 구성을 설명하면, 대기 보드(20B)의 래치부(26b)는 활성 보드(20A)의 프로세서(21a)에 의해 수행되는 현재 동작 사이클 정보인 어드레스와 데이터 및 제어신호를 래치하며, 대기 보드(20B)의 프로세서(21b)는 활성 보드(20A)에 고장이 발생함에 따라 인터럽트 발생부(23b)에 의해 인터럽트가 발생되는 경우 래치부(26b)에 래치된 어드레스(Address)와 데이터(Data) 및 제어신호(CntSignals)를 판독하여 연속적인 서비스를 위한 처리를 수행하되, 해당 활성 보드(20A)의 고장 발생 원인을 분석하여 해당되는 고장 복구 처리를 수행한 후에 연속적인 서비스를 위한 처리를 수행한다.
이때, 고장 제어와 관련하여 활성 보드(20A)의 래치부(26a)는 사용되지 않으며, 해당 활성 보드(20A)가 대기 상태로 천이한 후에 기존 대기 보드(20B)의 래치부(26b)와 동일한 기능을 수행한다.
이와 같이 구성된 본 발명에 따른 이중화 보드에서의 고장 제어 절차를 첨부한 도면 도 3을 참조하여 설명하면 다음과 같다.
먼저, 대기 보드(20B)의 래치부(26b)는 활성 보드(20A)의 프로세서(21a)에 의해 수행되는 현재 동작 사이클 정보를 래치하여 저장하게 되는데(스텝 S31), 이는 활성 보드(20A)의 프로세서(21a) 동작에 대한 시작 사이클을 나타내는 신호를 이용하여 해당되는 동작 사이클이 발생함과 동시에 현재의 동작 사이클 정보인 어드레스와 데이터 및 제어신호를 래치부(26b)에 래치하여 저장하게 되는 것이다.
이때, 활성 보드(20A)는 프로세서(21a)에서 소정의 서비스를 처리하면서 발생되는 활성 어드레스와 활성 데이터 및 활성 제어신호를 버퍼(25a)를 통해 대기 보드(20B)의 메모리(22b)에 기록되도록 전송하게 되며, 해당 대기 보드(20B)는 활성 보드(20A)로부터 버퍼(25b)를 통해 전송되는 활성 어드레스와 활성 데이터 및 활성 제어신호를 메모리(22b)에 저장하게 된다.
이러한 상태에서 대기 보드(20B)는 활성 보드(20A)에 고장이 발생하는지를 확인하게 되는데(스텝 S32), 이때, 활성 보드(20A)에 고장이 발생하게 되면, 고장원인 저장부(24a)에 현재 발생된 고장과 관련된 장애 비트가 저장되고, 이에 따라 인터럽트 발생부(23a)는 프로세서(21a)에 인터럽트를 발생시켜 활성 보드(20A)의 동작을 비활성 상태로 천이시키게 되며, 이와 동시에 해당 활성 보드(20A)의 고장원인 저장부(24a)에 저장된 장애 비트는 대기 보드(20B)의 고장원인 저장부(24b)에 상대방 보드인 활성 보드(20A)의 장애 비트로 저장되고, 해당 대기 보드(20B)의 인터럽트 발생부(23b)는 프로세서(21b)에 인터럽트를 발생시키게 된다.
이에, 해당 대기 보드(20B)의 프로세서(21b)는 인터럽트가 발생함에 따라 활성 보드(20A)에 고장이 발생했음을 인식하게 되고, 이와 동시에 자신이 활성 상태로 천이한 후(스텝 S33), 래치부(26b)에 래치된 동작 사이클 정보인 어드레스와 데이터 및 제어신호를 판독한 후(스텝 S34), 판독한 동작 사이클 정보를 분석하여 활성 보드가 수행하던 서비스에 대해 연속적인 서비스가 가능하도록 해당되는 서비스 처리를 수행하게 된다(스텝 S35).
이로써, 본 발명에 따른 이중화 보드에서는 활성 보드(20A)에 고장이 발생하는 경우에도 대기 보드(20B)의 프로세서(21b)는 래치부(26b)에 래치되어 있는 동작 사이클 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있게 된다.
예를 들어, 현재 활성 보드(20A)의 프로세서(21a)가 '0x100000' 어드레스의 '0x5555'라는 데이터를 판독하는 과정중에 기능 장애(Fun_Fail)가 발생했다고 가정하면, 이때, 대기 보드(20B)의 래치부(26b)는 활성 보드(20A)의 프로세서(21a)가 현재 처리하고 있는 동작 사이클 정보인 어드레스 '0x100000'과 데이터 '0x5555' 및 기타 제어신호를 래치하여 저장하게 된다.
그리고, 해당 활성 보드(20A)의 고장원인 저장부(24a)에는 'Self_Fun_Fail'이라는 장애 비트가 저장되고, 이로 인해 인터럽트 발생부(23a)는 프로세서(21a)에 인터럽트를 발생시켜 자기 보드에 기능 장애가 발생했다는 것을 인식할 수 있게 되어 대기 보드(20B)에게 동작 상태를 소프트웨어적으로 넘겨주게 된다.
이와 동시에, 해당 활성 보드(20A)의 고장원인 저장부(24a)에 저장된 장애 비트는 대기 보드(20B)의 고장원인 저장부(24b)에 활성 보드(20A)의 장애 정보인 'Other_Fun_Fail' 비트로 저장되고, 이로 인해 인터럽트 발생부(23b)는 프로세서(21b)에 인터럽트를 발생시켜 프로세서(21b)로 하여금 고장 원인이 활성 보드(20A)의 기능 장애인 것으로 인식하게 한 후, 래치부(26b)에 래치되어 있는 어드레스 '0x100000'과 데이터 '0x5555' 및 기타 제어신호를 판독하여 어드레스 '0x100000'부터 동작 상태를 승계받아 연속적인 서비스 처리를 수행하게 된다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 활성 보드의 프로세서에 의해 처리되는 현재의 동작 사이클 정보를 대기 보드의 래치부에서 래치하여 관리함으로써, 해당 활성 보드에 고장이 발생하는 경우에도 대기 보드의 프로세서가 래치된 동작 사이클 정보를 이용하여 연속적인 서비스 처리를 수행할 수 있게 된다.

Claims (6)

  1. 활성 보드의 프로세서에 의해 수행되는 현재 동작 사이클 정보를 래치하고 있는 대기 보드의 래치부와;
    상기 활성 보드에 고장이 발생하는 경우 상기 래치부에 래치된 동작 사이클 정보를 판독하여 연속적인 서비스를 위한 처리를 수행하는 대기보드의 프로세서를 포함하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 장치.
  2. 제 1항에 있어서,
    상기 동작 사이클 정보는, 현재 활성 보드의 프로세서에서 서비스를 위해 처리하는 어드레스와 데이터 및 제어신호를 포함하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 장치.
  3. 제 1항에 있어서,
    상기 대기 보드의 프로세서는, 활성 보드의 고장 발생 원인을 분석하여 해당되는 고장 복구 처리를 수행한 후에 연속적인 서비스를 위한 처리를 수행하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 장치.
  4. 대기 보드에서 활성 보드의 프로세서에 의해 수행되는 현재 동작 사이클 정보를 래치하여 저장하는 과정과;
    상기 활성 보드에 고장이 발생하는 경우 상기 대기 보드가 활성 상태로 천이한 후, 래치되어 있는 상기 활성 보드의 현재 동작 사이클 정보를 판독하는 과정과;
    판독한 현재 동작 사이클 정보를 분석하여 상기 활성 보드가 수행하던 서비스에 대해 상기 대기 보드에서 연속적인 서비스 처리를 수행하는 과정을 포함하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 방법.
  5. 제 4항에 있어서,
    상기 활성 보드의 현재 동작 사이클 정보를 래치하여 저장하는 과정은, 상기 활성 보드의 프로세서 동작에 대한 시작 사이클을 나타내는 신호를 이용하여, 해당되는 동작 사이클이 시작됨과 동시에 현재의 동작 사이클 정보를 래치하여 저장하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 방법.
  6. 제 4항 또는 5항에 있어서,
    상기 동작 사이클 정보는, 현재 활성 보드의 프로세서에서 서비스를 위해 처리하는 어드레스와 데이터 및 제어신호를 포함하는 것을 특징으로 하는 이중화 보드에서의 고장 제어 방법.
KR10-2000-0077816A 2000-12-18 2000-12-18 이중화 보드에서의 고장 제어 장치 및 방법 KR100382830B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077816A KR100382830B1 (ko) 2000-12-18 2000-12-18 이중화 보드에서의 고장 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077816A KR100382830B1 (ko) 2000-12-18 2000-12-18 이중화 보드에서의 고장 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020048604A KR20020048604A (ko) 2002-06-24
KR100382830B1 true KR100382830B1 (ko) 2003-05-09

Family

ID=27682815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077816A KR100382830B1 (ko) 2000-12-18 2000-12-18 이중화 보드에서의 고장 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100382830B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796445B1 (ko) * 2006-12-04 2008-01-22 텔코웨어 주식회사 이중화 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087547A (ko) * 2000-03-07 2001-09-21 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087547A (ko) * 2000-03-07 2001-09-21 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Also Published As

Publication number Publication date
KR20020048604A (ko) 2002-06-24

Similar Documents

Publication Publication Date Title
US20060056321A1 (en) Recovery of duplex data system after power failure
JP2007511806A (ja) 技術的装置を制御するための冗長性自動化システム及びその作動方法
US6539463B1 (en) Disk-array apparatus capable of performing writing process in high transmission speed and surely avoiding data loss
KR100382830B1 (ko) 이중화 보드에서의 고장 제어 장치 및 방법
CN101295274B (zh) 用于降低共享存储器的数据讹误的方法和设备
JP3132744B2 (ja) 二重化ｃｐｕ保守交換時の動作一致検証方式
KR100378593B1 (ko) 이중 스위치 보드 및 이중화 방법
JPH10133926A (ja) ミラー化ディスク復旧方法と復旧システム
KR100194979B1 (ko) 이중화 프로세서 시스템의 동작모드 결정방법
KR830002883B1 (ko) 마이크로 프로그램 제어장치
JP2006260393A (ja) Ｃｐｕシステム
KR940001702B1 (ko) 래치를 이용한 듀얼 쓰기장치 및 방법
JPH06214890A (ja) 計算機
KR20030024472A (ko) Ｃｐｕ 이중화 장치 및 방법
KR0139968B1 (ko) 이중화시스템의 이중화상태 결정회로
JP3019336B2 (ja) マイクロプロセッサ開発支援装置
JP3298989B2 (ja) 障害検出・自動組込み装置
JPH0528052A (ja) メモリアクセス制御異常回復方法
JPH06231049A (ja) 半導体ディスク装置
KR20000042962A (ko) 이중화 중앙처리장치의 데이터 처리 장치 및 그방법
KR20000041123A (ko) 교환기의 이중화 제어 구조를 위한 메모리 비교장치
KR20000039688A (ko) 교환기의 에러 원인 정보 제공 방법
JPH08221334A (ja) 装置アドレス設定装置及び設定方法
KR20000026705A (ko) 에이티엠 교환 시스템에서의 셀 경계 회복방법
JPS62166401A (ja) 電子計算機の多重化システム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140317

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee