KR100378593B1 - 이중 스위치 보드 및 이중화 방법 - Google Patents

Abstract

본 발명은 소비되는 전력을 최소한으로 줄일 수 있는 이중 스위치 보드 및 이중화 방법에 관한 것이다.

본 발명에서는 두 개의 스위치 보드로 구성된 이중 스위치 보드에 우선 순위를 둠으로서, 하나의 스위치 보드를 활동 스위치 보드, 나머지 하나의 스위치 보드를 비 활동 스위치 보드로 하고, 각 스위치 보드 내의 시스템 클럭 제어부를 이용하여 각각의 스위치 보드 상태가 활동 모드인지, 비 활동 모드인지를 검사할 뿐만 아니라, 자기 스위치 보드의 상태와 외부 프로세서의 상태를 검사하여 각각의 스위치 보드에 공급되는 시스템 클럭을 제어한다.

이로 인해, 비 활동 스위치 보드에 공급되는 시스템 클럭을 최소화함으로서, 활동 스위치 보드의 상태를 유지하면서 비 활동 스위치 보드에서 발생되는 전력 소비를 줄일 수 있다.

Description

이중 스위치 보드 및 이중화 방법 {Double Switch Board and A method of switch board redundancy}

본 발명은 소비되는 전력을 최소한으로 줄일 수 있는 이중 스위치 보드 및 이중화 방법에 관한 것으로서, 보다 상세하게 설명하면, 비 활동 스위치 보드에서 소비되는 전력을 최소한으로 줄일 수 있는 이중 스위치 보드 및 이중화 방법에 관한 것이다.

도 1은 종래 기술에 따른 이중 스위치 보드의 구성도이다. 도시된 바와 같이, 입출력(150) 및 프로세서 버스(160)와 상호 연결되어 있는 이중 스위치 보드(110, 120)는 입출력 버스 인터페이스(111, 112), 제어부(112, 122), 스위치 부(113, 123), 프로세서 인터페이스(114, 124)로 구성되며, 각각의 스위치 보드(110, 120)는 이중화 데이터 버스(130) 및 이중화 제어 버스(140)를 통해 상호 연결된다.

이와 같은 이중 스위치 보드는 스위치 보드를 이중화함으로서, 하나는 스위칭 기능을 지원하는 활동 스위치 보드와 나머지 하나는 비 활동 스위치 보드의 구조를 가지며, 활동 스위치 보드에 장애가 발생했을 경우, 비 활동 스위치 보드로 입력 데이터의 경로 변환을 수행한다. 이로 인해, 하나의 보드에 장애가 발생하더라도 데이터의 손실을 최소화하여 시스템의 안정성 및 데이터 손실을 최소화한다.

그러나, 이와 같은 이중화 보드의 시스템 클럭은 두 개의 이중 스위치 보드에 모두 공급되므로 인해, 활동 및 비 활동 스위치 보드에서 같은 양의 전력 소비를 하게 되므로, 전력 소비 측면에서 활동 스위치 보드만 있는 경우보다 최대 두 배의 전력 소비를 하게 된다.

상기한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 각각의 이중 스위치 보드 내의 시스템 클럭 제어부를 이용함으로서, 비 활동 스위치 보드에 공급되는 시스템 클럭을 최소화함으로 인해, 비 활동 스위치 보드에서 발생되는 전력 소비를 최소한으로 줄일 수 있는 이중 스위치 보드 및 이중화 방법을 제공하기 위한 것이다.

도 1은 종래 기술에 따른 이중 스위치 보드의 구성도,

도 2는 본 발명의 일 실시예에 따른 이중 스위치 보드의 구성도,

도 3은 도 2에 도시된 이중 스위치 보드에 이용되는 시스템 클럭 제어부의 구성도,

도 4는 도 2에 도시된 이중 스위치 보드에 이용되는 시스템 클럭 제어부의 동작 과정을 도시한 흐름도,

도 5는 도 2에 도시된 이중 스위치 보드에 이용되는 시스템 클럭 제어부에서 생성된 클럭의 파형도이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

210, 220 : 스위치 보드 211, 221 : I/O 버스 인터페이스

212, 222 : 제어부

213, 223 : 시스템 클럭 제어부 214, 224 : 스위치 부

215, 225 : 프로세서 인터페이스 250 : I/O 버스

260 : 프로세서 버스

상기한 목적을 달성하기 위한 본 발명의 목적은 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 구비된 제어부와 외부 프로세서 상태 감시부에 따라, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드에 있어서, 각각의 스위치 보드는 시스템 클럭 제어부를 포함하고, 상기 시스템 클럭 제어부는 상기 스위치 보드가 활동 모드일 때는 시스템 클럭을 생성하고, 상기 스위치 보드가 비 활동 모드일 때는 시스템 클럭을 생성하지 않는다.

양호하게는, 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드 내의 시스템 클럭 제어부에 있어서, 상기 스위치 보드가 활동 모드이면, 시스템 클럭을 생성하여 상기 스위치 보드에 제공하며, 상기 스위치 보드가 비 활동 모드이면, 상기 시스템 클럭을 생성하지 않는다.

보다 양호하게는, 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 구비된 외부 프로세서 상태 감시부에 따라, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드의 이중화 방법에 있어서, 상기 한 스위치 보드가 상기 활동 모드이면, 상기 한 스위치 보드에 사용되는 시스템 클럭을 생성하는 제 1 단계와 ; 상기 한 스위치 보드가 상기 비 활동 모드이면, 상기 이중 스위치 보드의 시스템 클럭을 제어하는 제 2 단계 ; 상기 다른 스위치 보드의 장애 여부에 따라, 상기 한 스위치 보드의 상태를 검사하여 상기 이중 스위치 보드의 시스템 클럭을 제어하는 제 3 단계를 포함한다.

이하 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 이중 스위치 보드 및 이중화 방법을 보다 자세하게 알아보기로 한다. 도 2는 본 발명의 일 실시예에 따른 이중 스위치 보드의 구성도로서, 종래 기술에 비해, 시스템 클럭 제어부를 더 포함한다.

스위치 보드(210, 220)는 I/O 버스(250)와 상호 연결되어 있는 I/O 버스 인터페이스(211, 221)와 스위치 부(214, 224), 제어부(212, 222), 시스템 클럭 제어부(213, 223) 및 프로세서 버스(260)와 상호 연결되어 있는 프로세서 인터페이스(215, 225)로 구성된다. 또한, 각각의 스위치 보드(210, 220)는 이중화 데이터 버스(230) 및 이중화 제어 버스(240)를 통해 상호 연결된다.

이와 같이 구성된 이중 스위치 보드의 동작 과정에 대해 알아보면 다음과 같다. 먼저, 각 이중 스위치 보드(210,220)에 전원이 인가되거나 초기화가 되면, 각 스위치 보드(210,220) 내의 제어부(212,222)는 자기 스위치 보드의 상태와 상대 스위치 보드의 상태를 검사한 후, 이중화 데이터 버스(230) 및 이중화 제어 버스(240)를 통해 상호 교환한다. 교환 후, 두 스위치 보드(210,220)의 상태가 정상인 경우, 우선 순위에 따라, 활동 스위치 보드 및 비 활동 스위치 보드로 정의된다. 이 후, 비 활동 스위치 보드로 정의된 보드의 시스템 클럭 제어부(213 혹은 223)는 자신의 상태 및 상대 보드의 상태를 제어부(212 혹은 222)로부터 입력받아 시스템 클럭을 제어한다. 제어 시, 상대 보드가 활동 모드이며, 외부 프로세서가 자기 보드에 상태 설정 혹은 검사를 하지 않는 상태이면, 시스템 클럭의 공급을 중단함으로서, 비 활동 스위치 보드 내의 칩에서 소비되는 전력을 줄일 수 있도록 한다.

여기서, 이와 같은 특징을 포함하는 이중 스위치 보드에 이용되는 시스템 클럭 제어부에 대해 자세히 알아보면 다음과 같다. 도 3은 본 발명에 따른 이중 스위치 보드에 이용되는 시스템 클럭 제어부의 구성도이다.

도시된 바와 같이, 시스템 클럭 제어부(300)는 제어부 상태 감시부(310), 외부 프로세서 상태 감시부(320), 시스템 클럭 제어기(330), 시스템 클럭부(340)로 구성된다.

제어부 상태 감시부(310)는 현재 자기 스위치 보드가 어떤 스위치 모드(활동/비 활동)에 있는 지를 검사하는데, 이는 제어부 내부의 레지스터 값으로 알 수 있다. 예를 들어, 제어부 내부의 레지스터 값이 1 이면 활동 모드, 0 이면 비 활동 모드로 설정할 수 있다. 제어부 상태 감시부(310)는 활동 모드이면 1 을, 비 활동 모드이면 0 을 시스템 클럭 제어기(330)로 전달한다. 이와 같이, 정상적인 이중화 동작을 위해 비 활동 스위치 보드는 현재 활동 스위치 보드와 같은 상태 설정을 유지하여야 한다. 이를 위해, 외부의 프로세서가 스위치 부 및 프로세서 버스를 통해 데이터를 주고 받는다.

외부 프로세서 감시부(320)는 외부에 있는 프로세서가 스위치 부에 상태를 설정하거나 설정된 상태를 검사하기 위해 스위치 부와 데이터를 주고받는지를 검사한다. 즉, 외부 프로세서로부터 읽기 신호나 쓰기 신호가 발생하면 1을, 아니면 0을 시스템 클럭 제어기(330)로 전달한다.

시스템 클럭 발생기(320)는 이들 신호와 시스템 클럭을 입력받아 시스템 클럭을 제어한다. 제어된 시스템 클럭은 각각의 이중 스위치 보드에 공급된다

이와 같은 특징을 포함하는 시스템 클럭 제어부의 동작 과정에 대해 알아보면 다음과 같다. 도 4는 도 2에 도시된 이중 스위치 보드에 이용되는 시스템 클럭 제어부의 동작 과정을 도시한 흐름도이다.

먼저, 시스템 초기 시, 우선 순위에 의해 활동 스위치 보드 및 비 활동 스위치 보드로 설정되면, 시스템 클럭 제어부는 우선, 제어부의 레지스터 값을 검사하여 자기 스위치 보드가 활동 스위치 보드인지를 검사한다(S410). 검사 결과, 활동 스위치 보드이면, 시스템 클럭을 발생(S420)시키는 반면, 검사 결과, 비 활동 스위치 보드이면, 우선 활동 스위치 보드에 장애가 발생했는지를 검사한다(S430). 검사 결과, 활동 스위치 보드에 장애가 발생하였으면, 자기 보드가 활동 스위치 모드로 전환되어야 하므로 우선 자기 보드의 상태를 검사한다(S440). 검사 결과, 자기 보드의 상태가 비 정상이면, 이는 비 활동 스위치 보드 및 활동 스위치 보드 모두가 장애가 발생한 것이므로 시스템 장애로 간주(S450)하는 반면, 자기 보드의 상태가 정상이면, 이중화 기능을 수행하기 위해 활동 스위치 모드로 전환하고 시스템 클럭을 발생한다(S460). 한편, 상대 보드인 활동 스위치 보드에 장애가 발생하지 않았으면, 외부 프로세서 상태 감시부의 값을 검사하여 외부 프로세서가 읽기/쓰기 요구를 했는지를 검사한다(S470). 검사 결과, 외부 프로세서로부터 읽기/쓰기 요구가 있으면(외부 프로세서 상태 감시부 값이 1 이면), 시스템 클럭을 발생시키는 반면, 외부 프로세서로부터 읽기/쓰기 요구가 없으면(외부 프로세서 상태 감시부 값이 0 이면), 시스템 클럭을 생성하지 않는다(S480).

도 5는 이와 같은 특징을 포함하는 시스템 클럭 제어부에서 생성된 클럭 파형도이다. 도시된 바와 같이, 시스템 클럭 제어기는 제어부 상태 감시부와 외부 프로세서 상태 감시부의 값에 따라, 시스템 클럭을 제어한다.

구간 51 과 구간 52 는 해당 스위치 보드가 활동 스위치 모드이므로 외부 프로세서에 관계없이 시스템 클럭을 발생시킨다. 한편, 구간 53 은 해당 스위치 보드가 비 활동 스위치 모드이지만, 외부 프로세서가 스위치 부와 데이터 교환을 하므로, 시스템 클럭을 발생시킨다. 마지막으로, 구간 52는 해당 스위치 보드가 비 활동 스위치 모드이면서 외부 프로세서의 요구도 없으므로 시스템 클럭을 생성하지 않는다.

위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이 아니며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.

이상과 같이 본 발명에 의하면, 각각의 스위치 보드 내의 시스템 클럭 제어부를 이용함으로서, 비 활동 스위치 보드에 공급되는 시스템 클럭을 최소화할 수있을 뿐만 아니라, 이로 인해, 비 활동 스위치 보드에서 발생되는 전력을 최소화하여 전체적으로 안정된 시스템을 구현할 수 있는 효과가 있다.

Claims (6)

1. 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 구비된 제어부와 외부 프로세서 상태 감시부에 따라, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드에 있어서, 각각의 스위치 보드는 시스템 클럭 제어부를 포함하고, 상기 시스템 클럭 제어부는 상기 스위치 보드가 활동 모드일 때는 시스템 클럭을 생성하고, 상기 스위치 보드가 비 활동 모드일 때는 시스템 클럭을 생성하지 않는 것을 특징으로 하는 이중 스위치 보드.
2. 제 1 항에 있어서,

   상기 시스템 클럭 제어부는,

   상기 제어부의 상태를 감시하여, 상기 스위치 모드에 해당하는 값을 생성하는 제어부 상태 감시부와,

   외부 프로세서의 상태를 검사하여, 상기 스위치 모드에 해당하는 값을 생성하는 외부 프로세서 상태 감시부,

   상기 제어부 상태 감시부 및 외부 프로세서 상태 감시부를 통해 생성된 값에 따라, 클럭을 생성하는 시스템 클럭부,

   상기 제어부 상태 감시부 및 외부 프로세서 상태 감시부로부터 수신된 값과상기 시스템 클럭부로부터 수신된 클럭을 이용하여 상기 스위치 보드의 클럭을 독립적으로 제어하는 시스템 클럭 제어기를 포함하는 것을 특징으로 하는 이중 스위치 보드.
3. 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드 내의 시스템 클럭 제어부에 있어서, 상기 스위치 보드가 활동 모드이면, 시스템 클럭을 생성하여 상기 스위치 보드에 제공하며, 상기 스위치 보드가 비 활동 모드이면, 상기 시스템 클럭을 생성하지 않는 것을 특징으로 하는 시스템 클럭 제어부.
4. 소비되는 전력을 최소한으로 줄일 수 있도록 작동되며, 동일한 두 개의 스위치 보드를 포함하고, 구비된 외부 프로세서 상태 감시부에 따라, 그 중 한 스위치 보드가 활동 모드에 있으면, 다른 스위치 보드는 비 활동 모드에 있게 구성된 이중 스위치 보드의 이중화 방법에 있어서,

   상기 한 스위치 보드가 상기 활동 모드이면, 상기 한 스위치 보드에 사용되는 시스템 클럭을 생성하는 제 1 단계와 ;

   상기 한 스위치 보드가 상기 비 활동 모드이면, 상기 이중 스위치 보드의 시스템 클럭을 제어하는 제 2 단계 ;

   상기 다른 스위치 보드의 장애 여부에 따라, 상기 한 스위치 보드의 상태를 검사하여 상기 이중 스위치 보드의 시스템 클럭을 제어하는 제 3 단계를 포함하는 것을 특징으로 하는 이중 스위치 보드의 이중화 방법.
5. 제 4 항에 있어서,

   상기 제 2 단계는,

   상기 외부 프로세서 상태 감시부에서 생성된 값이 1(활동 모드)이면, 상기 이중 스위치 보드의 클럭을 생성하는 제 1 서브 단계와 ;

   상기 외부 프로세서 상태 감시부에서 생성된 값이 0(비 활동 모드)이면, 상기 이중 스위치 보드의 클럭을 생성하지 않는 제 2 서브 단계를 포함하는 것을 특징으로 하는 이중 스위치 보드의 이중화 방법.
6. 제 4 항에 있어서,

   상기 제 3 단계는,

   상기 한 스위치 보드가 정상 상태이면, 상기 이중 스위치 보드의 클럭을 생성하는 제 1 서브 단계와 ;

   상기 한 스위치 보드가 비 정상 상태이면, 상기 이중 스위치 보드를 장애 상태로 처리하는 제 2 서브 단계를 포함하는 것을 특징으로 하는 이중 스위치 보드의 이중화 방법.