KR100487242B1 - 이중화 구현장치 - Google Patents

이중화 구현장치 Download PDF

Info

Publication number
KR100487242B1
KR100487242B1 KR1019980010009A KR19980010009A KR100487242B1 KR 100487242 B1 KR100487242 B1 KR 100487242B1 KR 1019980010009 A KR1019980010009 A KR 1019980010009A KR 19980010009 A KR19980010009 A KR 19980010009A KR 100487242 B1 KR100487242 B1 KR 100487242B1
Authority
KR
South Korea
Prior art keywords
board
signal
transfer
switching
boards
Prior art date
Application number
KR1019980010009A
Other languages
English (en)
Other versions
KR19990075675A (ko
Inventor
김기찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980010009A priority Critical patent/KR100487242B1/ko
Publication of KR19990075675A publication Critical patent/KR19990075675A/ko
Application granted granted Critical
Publication of KR100487242B1 publication Critical patent/KR100487242B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 하드웨어 이중화 구현된 통신시스템에 관한 기술로서 실시간 절체할 수 있는 이중화 구현장치를 제공한다. 제1 및 제2 보오드로 이중화된 보오드에서 보오드간 실시간 절체를 위한 본 발명의 이중화 구현장치는: 상기 제1 및 제2 보오드에 구비되며 액티브제어에 의거해 액티브되어 각종 데이터 처리를 수행하는 데이터 처리부와; 상기 제1 및 제2 보오드내에 각각 구비되며 상기 데이터 처리부에 대한 동작 및 대기 제어를 수행하는 이중화제어로직부로 구성되며; 상기 이중화 제어로직부가; 절체에 관련된 자기보오드의 소오스 및 상대보오드의 소오스, 사용자의 수동절체 요구에 의거하여 절체제어신호를 출력하는 절체제어회로부와, 상기 절체제어신호에 의거하여 상기 제1보오드에서는 소정 클럭의 상승에지에서 제1사이드 액티브신호를 발생하고 상기 제2보오드에서는 상기 클럭의 이후의 하강에지에서 제2사이드 비액티브신호를 발생하는 신호 발생부로 구성한다.

Description

이중화 구현 장치
본 발명은 하드웨어 이중화 구현된 통신시스템에 관한 것으로, 특히 실시간 절체할 수 있는 이중화 구현장치에 관한 것이다.
통상적으로 통신시스템에서 하드웨어(보오드)가 이중화로 구현된 것은 시스템의 고신뢰성을 유지하기 위함이다. 하드웨어(보오드)가 이중화로 구현된 통신시스템에서는 이중화된 보오드를 동작 및 대기(active/standby)상태로 운용하며, 각종 데이터 처리를 동작측 보오드에서 주관하게 한다. 데이터 처리 도중 동작측 보오드가 정상적인 동작을 수행할 수 없는 상태가 발생되면 대기상태로 있던 대기측 보오드는 바로 즉시 동작상태로 전환되어 동작을 하게 된다.
하드웨어가 이중화로 구현된 통신장치에서 이중화된 보오드의 절체시 연속성 및 절체에 따른 손실을 없애기 위해서는 실시간 절체가 이루어져야 한다. 특히 다른 하드웨어에 중대한 영향을 주는 신호 예를 들면, 클럭등이 실시간 절체 시간구간내에 공급되는 않으면 그 통신장치는 이상동작을 하는 문제가 있다. 클럭공급이 잠시 중단되는 문제는 기존 아날로그통신 시스템에서는 별로 큰 문제가 되진 않았지만 ISDN(Integrated Specific Digital Network) 등의 네트워크를 사용하는 디지털통신 시스템에서는 그 시스템의 고신뢰성에 치명적인 문제를 가져온다.
이중화 절체시 절체 순간 클럭이 잠시 중단되는 이유는 이중화 로직 구현이 완벽히 되지 않은 것에 기인된다. 그 일예를 도 1을 참조하여 설명한다. 통신장치는 도 1에 도시된 바와 같이 A사이드 보오드 2와 B사이드 보오드 4로 이중화되어 있다. 이상적인 환경(ideal case)에서의 절체시, 내부소오스 6A,B과 상대 소오스 8A,B를 입력으로 동작하는 클럭제어회로 10A,B에 의해서 일측 사이드 보오드의 클럭이 활성화되면 타측 사이드 보오드의 클럭은 비활성화된다. 예를 들면, 절체시 A사이드 보오드 2의 클럭제어신호 ①이 논리 "H"상태로 인가되면, 그와 동시에 B사이드 보오드 4의 클럭제어신호 ②는 액티브 논리 "L"상태로 인가된다. 그에 따라 B사이드 보오드 4의 버퍼 12B는 액티브되므로 B사이드 4의 클럭 CLK_B가 출력된다.
그렇지만 실제적인 환경에서의 절체시, 클럭제어회로 10A,B에서 출력되는 클럭제어신호 ① 및 ②는 도 4에 도시된 바와 같이, d구간동안 동시에 서로 같은 레벨(비액티브 상태인 논리 "H"상태)이 되어 클럭이 중단되는 경우가 있다. 이러한 경우와 같은 현상은 다음과 같은 것에 의해 발생된다. 우선 동작상태감시 → 절체명령 → 절체의 순에 의거하여 절체가 이루어지기 때문에 그로 인한 시간지연이 있어 클럭중단되는 경우가 발생할 수 있고, 회로로직의 자체 시간지연 등이 포함되어 발생할 수 있다. 또한 보오드 실탈장에 따른 노이즈에 의해서도 클럭 중단이 발생할 수도 있다.
따라서 본 발명의 목적은 실시간 절체할 수 있는 이중화 구현장치를 제공하는데 있다.
본 발명의 다른 목적은 절체시 발생될 수 있는 클럭공급 중단을 최소화시키는 이중화 구현 장치를 제공하는데 있다.
상기한 목적에 따라, 본 발명은, 제1 및 제2 보오드로 이중화된 보오드에서 보오드간 실시간 절체를 위한 이중화 구현장치에 있어서:
상기 제1 및 제2 보오드에 구비되며 액티브제어에 의거해 액티브되어 각종 데이터 처리를 수행하는 데이터 처리부와;
상기 제1 및 제2 보오드내에 각각 구비되며 상기 데이터 처리부에 대한 동작 및 대기 제어를 수행하는 이중화제어로직부로 구성되며;
상기 이중화 제어로직부가;
절체에 관련된 자기보오드의 소오스 및 상대보오드의 소오스, 사용자의 수동절체 요구에 의거하여 절체제어신호를 출력하는 절체제어회로부와,
상기 절체제어신호에 의거하여 상기 제1보오드에서는 소정 클럭의 상승에지에서 제1사이드 액티브신호를 발생하고 상기 제2보오드에서는 상기 클럭의 이후의 하강에지에서 제2사이드 비액티브신호를 발생하는 신호 발생부로 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 실시예에 따른 이중화 구현장치 구성도이고, 도 3은 도 2의 이중화로직회로 구성도이다.
도 2를 참조하면, 이중화 구현장치의 A사이드 보오드 2는 내부소오스 20A와 상대방 소오스 22A를 입력으로 동작하는 이중화 제어로직 24A가 있고, 이중화제어로직 24A의 활성화제어에 의거하여 동작하고 소정 데이터를 처리하여 각종 제어신호 및 데이터, 클럭을 출력하는 데이터처리부 26A를 포함하고 있다. 이중화 구현장치의 B사이드 보오드 4도 A사이드 보오드 2와 동일한 구성요소를 포함하고 있다. 즉, B사이드 보오드 4는 내부소오스 20B와 상대방 소오스 22B를 입력으로 동작하는 이중화 제어로직 24B가 있고, 이중화제어로직 24B의 활성화제어에 의거하여 동작하고 데이터를 처리하는 데이터처리부 26B를 포함하고 있다.
도 2의 이중화제어 로직부 24A,B는 도 3에 도시된 바와 같이, 액티브요구부 30, 절체제어회로부 32, A사이드 액티브신호 발생부 34, B사이드 액티브신호 발생부 36 및 앤드게이트 38로 구성되어 있다.
도 5는 액티브요구부 30에 입출력되는 신호 파형도이고, 도 6a는 도 2의 A사이드보오드 2에서 A사이드 액티브신호 발생부 34 및 B사이드 액티브신호 발생부 36의 입출력 신호 파형도이고, 도 6b는 도 2의 B사이드보오드 4에서 A사이드액티브신호 발생부 34 및 B사이드 액티브신호 발생부 36의 입출력 신호 파형도이다. 도 7은 대기상태로 있던 A사이드 보오드 2에서의 절체액티브신호와 동작상태로 있던 B사이드 보오드 4에서의 절체액티브신호를 보여주는 도면이고, 도 8은 도 3의 절체제어회로부 32에서 수행하는 수행흐름도이다.
이하 도 2 내지 도 8을 참조하여 이중화 제어로직부 24A,B의 동작을 후술한다.
도 2의 A사이드 보오드 2에 있는 이중화제어로직부 24A에는 사이드선택신호(side selection signal) SIDESEL이 논리 "로우"상태로 셋팅되어 있으며, B사이드 보오드 4에 있는 이중화제어로직부 24B에는 도 3에 도시된 사이드선택신호 SIDESEL이 논리 "하이"상태로 셋팅되어 있다. 그러므로 A사이드 보오드 2에 있는 도 3의 A사이드 액티브 신호발생부 34 및 B사이드 액티브 신호발생부 36에는 상기 사이드선택신호 SIDESEL이 논리 "로우"상태로 인가되고 있고, B사이드 보오드 4에 있는 도 3의 A사이드 액티브 신호발생부 34 및 B사이드 액티브 신호발생부 36에는 상기 사이드선택신호 SIDESEL이 논리 "하이"상태로 인가되고 있다.
도 3에서, 절체제어회로부 32로 인가되는 내부소오스의 신호로는 자기 보오드의 리셋(reset) 유무를 나타내는 RESET, 자기 보오드의 기능페일(function fail) 유무를 나타내는 FUF 등이 있으며, 상대소오스의 신호로는 상대편 보오드 탈장 유무를 나타내는 ODEL(other delete signal), 상대편 보오드의 파워 페일 유무를 나타내는 OPWRF(other power fail signal), 상대편 보오드의 기능페일 유무를 나타내는 OFUF(other function fail) 등이 있다.
절체제어회로부 32는 상기와 같은 내부소오스 및 상대 소오스를 이용하여 절체 제어를 수행한다. 또한 절체제어회로부 32는 사용자의 수동 절체요구에 의해서도 절체 제어를 수행한다. 도 8을 참조하면, 절체제어회로부 32는 100단계에서 상대소오스 및 내부소오스를 이용하여 상대 및 자신의 보오드의 상태를 파악한다. 파악 상태는 다음과 같은 4가지의 경우가 있다.
첫번째로, 102단계와 같이, 상대 및 자신의 보오드 모두가 페일상태이면 절체를 해도 소용이 없으므로 104단계로 진행하여 출력신호인 절체제어신호 의 현재 상태를 그대로 유지시킨다. 두번째로, 106단계와 같이, 상대 보오드는 정상이고 자신의 보오드는 페일상태이면 108단계로 진행하여 자신의 보오드가 동작상태인가를 파악한다. 상기 자신의 보오드가 동작상태이면 110단계로 진행하여 절체요구에 해당하는 절체제어신호 를 활성화상태로 출력한다. 그렇지만 상기 자신의 보오드가 대기상태이면 112단계와 같이 현 출력상태를 그대로 유지시킨다. 세번째로, 114단계와 같이, 상대 보오드는 페일상태이고 자신의 보오드는 정상상태이면 116단계로 진행하여 자신의 보오드가 동작상태인가를 파악한다. 상기 자신의 보오드가 동작상태이면 118단계와 같이 현 출력상태를 그대로 유지시킨다. 그렇지만 상기 자신의 보오드가 대기상태이면 120단계로 진행하여 절체요구에 해당하는 절체제어신호 를 활성회상태로 출력한다. 네번째로, 122단계와 같이, 상대 및 자신의 보오드 모두가 정상상태이면 절체할 필요성이 없으므로 122단계로 진행하여 출력신호인 절체제어신호 의 현재 상태를 그대로 유지시킨다.
한편 사용자에 의한 수동 절체요구가 있게되면 절체제어회로부 32는 도 8의 126단계에서 이를 체크하고 128단계로 진행하여 절체요구에 대응된 절체제어신호 를 활성화상태로 출력한다. 상기 사용자의 수동 절체요구가 절체 제어회로부 32로 인가될 때까지의 동작을 도 3 및 도 5를 참조하여 설명한다.
파워 온되면 도 5에 도시된 바와 같이 논리 "로우"상태의 파워리셋신호(power reset signal)가 액티브요구부 30에 인가된다. 이때 액티브요구부 30은 비활성화상태를 유지하고 있다. 이러한 상태에서, 사용자가 보오드 절체요구를 하게 되면 상위제어부에서는 도 5에 도시된 바와 같이 논리 "로우"상태의 액티브 요구에 대응된 신호를 액티브요구부 30으로 인가한다. 그에 따라 액티브요구부 30은 수동절체 인에이블신호(manual switching enable signal) MSEN을 논리 "로우"상태에서 논리 "하이"상태로 천이시켜 절체제어회로부 32로 출력한다. 그후 3∼4클럭후에 절체신호(switching signal)를 논리 "하이"상태에서 논리 "로우"상태로 천이시켜 상기 절체제어회로 32로 출력한다. 상기 논리 "로우"상태의 절체신호는 2∼3클럭 지속되다가 다시 논리 "하이"상태로 천이된다. 절체제어회로부 32는 상기 수동절체인에이블신호 MSEN이 논리 "하이"상태이고 상기 절체신호가 논리 "로우"상태일 구간 t에서 사용자의 수동 절체요구를 인식하고, 도 8의 128단계의 동작을 수행한다.
절체제어회로부 32에서 출력되는 절체제어신호가 논리 "로우"상태이면 절체요구를 하는 것이다.
도 2의 A사이드보오드 2의 경우 절체제어신호가 논리 "로우"상태로 인가될 때 A사이드 액티브신호 발생부 34와 B사이드 액티브신호 발생부 36의 동작을 도 6a를 참조하여 설명하면 하기와 같다. 상기 A사이드 보오드 2에서는, 사이드선택신호 SIDESEL의 논리상태가 "로우"상태이므로 B사이드 액티브신호 발생부 36에서는 출력신호를 논리 "하이"로 계속 유지하고, A사이드 액티브신호 발생부 34에서는 절체제어신호가 논리 "로우"상태인가시 클럭 CLK의 상승에지에 응답하여 출력신호를 논리 "로우"로 출력한다. 그러므로 앤드게이트 38은 상기 와를 앤드게이팅하여 도 6a에 도시된 바와 같은 절체액티브신호 를 출력한다.
도 2의 B사이드 보오드 4의 경우 절체제어신호가 논리 "로우"상태로 인가될 때 B사이드 액티브신호 발생부 34와 B사이드 액티브신호 발생부 36의 동작을 도 6b를 참조하여 설명하면 하기와 같다. 상기 B사이드 보오드 4에서는, 사이드선택신호 SIDESEL의 논리상태가 "하이"상태이므로 A사이드 액티브신호 발생부 34에서는 출력신호 를 논리 "하이"로 계속 유지하고, B사이드 액티브신호 발생부 36에서는 절체제어신호가 논리 "로우"상태 인가 시 클럭 CLK의 하강에지에 응답하여 출력신호를 논리 "로우"로 출력한다. 그러므로 앤드게이트 38은 상기와를 앤드게이팅하여 도 6b에 도시된 바와 같은 절체액티브신호를 출력한다.
상기와 같은 절체액티브신호에 의해서 도 2에 있는 A사이드 보오드 2 및 B사이드 보오드 4의 데이터처리부 26A,B는 절체동작을 수행한다. 즉, 하나의 보오드는 대기상태에 있던 보오드가 동작상태로 되고, 동작상태로 있던 보오드가 대기상태로 된다.
도 7에서는 대기상태로 있던 A사이드 보오드 2에서의 절체액티브신호와 동작상태로 있던 B사이드 보오드 4에서의 절체액티브신호를 보여주고 있다. A사이드 보오드 2에서는 클럭 CLK의 상승에지에서 절체액티브신호가 출력되고, B사이드 보오드 4에서는 클럭 CLK의 하강에지에서 절체액티브신호가 출력된다. 그러므로 A사이드 보오드 2 및 B사이드 보오드 4가 동시에 액티브되어 있는 상태가 반 클럭 존재하므로 절체시 클럭공급 중단과 같은 상황이 발생하지 않게 된다.
상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명은 이중화 제어에 있어서 두 보오드간의 경보소오스를 이용하여 소오스의 변화에 따른 이중화 제어를 하고 노이즈에 의한 변화상태를 최소화하기 위하여 적절한 클럭을 사용하여 클럭래치에 의한 액티브신호를 제공함으로써 보다 안정된 보드 이중화 제어가 이루어지며, 출력되는 클럭의 손실도 최소화시킬 수 있다.
도 1은 종래기술에 따른 이중화 구현장치의 일예 구성도,
도 2는 본 발명의 실시예에 따른 이중화 구현장치 구성도,
도 3은 도 2의 이중화 제어로직부 24A,B의 구성도,
도 4는 종래기술에 따라 보오드 절체시 클럭 공급 중단이 발생하는 경우를 보여주는 파형도,
도 5는 액티브요구부 30에 입출력되는 신호 파형도,
도 6a는 도 2의 A사이드보오드 2에서 A사이드 액티브신호 발생부 34 및 B사이드 액티브신호 발생부 36의 입출력 신호 파형도,
도 6b는 도 2의 B사이드보오드 4에서 A사이드액티브신호 발생부 34 및 B사이드 액티브신호 발생부 36의 입출력 신호 파형도,
도 7은 대기상태로 있던 A사이드 보오드 2에서의 절체액티브신호와 동작상태로 있던 B사이드 보오드 4에서의 절체액티브신호를 보여주는 도면
도 8은 도 3의 절체제어회로부 32에서 수행하는 제어 흐름도.

Claims (4)

  1. 제1 및 제2 보오드로 이중화된 보오드에서 보오드간 실시간 절체를 위한 이중화 구현장치에 있어서:
    상기 제1 및 제2 보오드에 구비되며 액티브제어에 의거해 액티브되어 각종 데이터 처리를 수행하는 데이터 처리부와;
    상기 제1 및 제2 보오드내에 각각 구비되며 상기 데이터 처리부에 대한 동작 및 대기 제어를 수행하는 이중화제어로직부로 구성되며;
    상기 이중화 제어로직부가;
    절체에 관련된 자기보오드의 소오스 및 상대보오드의 소오스, 사용자의 수동절체 요구에 의거하여 절체제어신호를 출력하는 절체제어회로부와,
    상기 절체제어신호에 의거하여 상기 제1보오드에서는 소정 클럭의 상승에지에서 제1사이드 액티브신호를 발생하고 상기 제2보오드에서는 상기 클럭의 이후의 하강에지에서 제2사이드 비액티브신호를 발생하는 신호 발생부로 구성함을 특징으로 하는 이중화구현 장치.
  2. 제1항에 있어서, 상기 신호발생부는
    상기 절체제어신호 인가시 제1보오드일 때 동작하여 상승에지에서 제1사이드 액티브신호를 발생하는 제1사이드 액티브신호 발생부와,
    상기 절체제어신호 인가시 제2보오드일 때 동작하여 하강에지에서 제2사이드 액티브신호를 발생하는 제2사이드 액티브신호발생부와,
    상기 제1사이드 액티브신호 발생부와 제2사이드 액티브신호 발생부의 출력값을 논리게이팅하는 논리게이트로 구성함을 특징으로 하는 이중화구현장치.
  3. 제1항에 있어서, 상기 절체제어회로부는
    상대보오드 소오스 및 자기보오드 소오스가 모두 페일이거나 모두 정상일 시 현 출력을 그대로 유지하고, 상대보오드 및 자기보오드 소오스 중 하나가 페일일 시 정상인 보오드로 절체하도록 절체제어신호를 출력하며, 사용자의 수동절체 요구시 동작 및 대기 보오드가 절체되도록 절체제어신호를 출력함을 특징으로 하는 이중화 구현장치.
  4. 제1항에 있어서, 상기 이중화로직부는 사용자의 수동절체 요구시 상기 절체제어회로부가 인식할 수 있는 신호로 만들어 상기 절체제어회로부에 인가하는 절체요구부를 더 구비함을 특징으로 하는 이중화 구현장치.
KR1019980010009A 1998-03-23 1998-03-23 이중화 구현장치 KR100487242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980010009A KR100487242B1 (ko) 1998-03-23 1998-03-23 이중화 구현장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010009A KR100487242B1 (ko) 1998-03-23 1998-03-23 이중화 구현장치

Publications (2)

Publication Number Publication Date
KR19990075675A KR19990075675A (ko) 1999-10-15
KR100487242B1 true KR100487242B1 (ko) 2005-06-08

Family

ID=37302851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010009A KR100487242B1 (ko) 1998-03-23 1998-03-23 이중화 구현장치

Country Status (1)

Country Link
KR (1) KR100487242B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102952A (ja) * 1991-10-09 1993-04-23 Toshiba Corp デイジタル伝送装置のクロツク切替回路
JPH08211962A (ja) * 1995-02-08 1996-08-20 Fujitsu Ltd クロック切替制御方式
JPH08330915A (ja) * 1995-05-29 1996-12-13 Oki Electric Ind Co Ltd クロック信号切替回路
KR970019831A (ko) * 1995-10-03 1997-05-28 야마오카 타다오 모심기 기계
KR970076160A (ko) * 1996-05-13 1997-12-12 김주용 이중화 회로 및 그 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102952A (ja) * 1991-10-09 1993-04-23 Toshiba Corp デイジタル伝送装置のクロツク切替回路
JPH08211962A (ja) * 1995-02-08 1996-08-20 Fujitsu Ltd クロック切替制御方式
JPH08330915A (ja) * 1995-05-29 1996-12-13 Oki Electric Ind Co Ltd クロック信号切替回路
KR970019831A (ko) * 1995-10-03 1997-05-28 야마오카 타다오 모심기 기계
KR970076160A (ko) * 1996-05-13 1997-12-12 김주용 이중화 회로 및 그 제어 방법

Also Published As

Publication number Publication date
KR19990075675A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US7290170B2 (en) Arbitration method and system for redundant controllers, with output interlock and automatic switching capabilities
US5758136A (en) Method for dynamically switching between a plurality of clock sources upon detection of phase alignment therefor and disabling all other clock sources
US6950951B2 (en) Power control signalling
US4490581A (en) Clock selection control circuit
KR100487242B1 (ko) 이중화 구현장치
KR920005284B1 (ko) 양방향 제어 시그널링 버스 인터페이스 장치
US3965432A (en) High reliability pulse source
JP2799104B2 (ja) プログラマブルコントローラの二重化切替装置
KR100378593B1 (ko) 이중 스위치 보드 및 이중화 방법
KR200310649Y1 (ko) 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치
KR100499501B1 (ko) 이중화 장치 및 방법
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
JPH10210100A (ja) 電源システムの電源制御方法及び装置
KR100210804B1 (ko) 상태 천이를 이용한 보드이중화 제어 방법
JPH1174466A (ja) 半導体集積回路のためのクロック回路
JPH04322138A (ja) 交流電力供給システム
JPH0387790A (ja) 同期切替回路
JP3218152B2 (ja) パワーダウン制御方式
KR19980015118A (ko) 전전자 교환기의 노드 이중화 방법 및 그 장치(method and apparatus doubling node in full electronic switching system)
KR940008321A (ko) 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로
KR970066783A (ko) 디지탈 출력보드의 이중화 장치 및 방법
JPS61213960A (ja) Cpu間データ伝送装置
KR20010086803A (ko) 이중화 시스템의 예비유니트 구동방법
JPH06132946A (ja) 冗長構成装置
KR950007579A (ko) 핫 스탠바이 이중화 장치용 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee