JPH05102952A - デイジタル伝送装置のクロツク切替回路 - Google Patents

デイジタル伝送装置のクロツク切替回路

Info

Publication number
JPH05102952A
JPH05102952A JP3261887A JP26188791A JPH05102952A JP H05102952 A JPH05102952 A JP H05102952A JP 3261887 A JP3261887 A JP 3261887A JP 26188791 A JP26188791 A JP 26188791A JP H05102952 A JPH05102952 A JP H05102952A
Authority
JP
Japan
Prior art keywords
clock
internal
transmission signal
frequency
reproduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3261887A
Other languages
English (en)
Inventor
Kaoru Minafuji
薫 皆藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3261887A priority Critical patent/JPH05102952A/ja
Publication of JPH05102952A publication Critical patent/JPH05102952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 動作クロックの切替えを急激な位相変化を起
こすことなく円滑に行なえ、しかも簡単な回路構成で実
現する。 【構成】 伝送信号から再生される再生クロックASよ
りも周波数が高い基準クロックBBSを内部発振器10
から発生し、この基準クロックBBSを上記再生クロッ
クASの立上がりエッジに同期して分周器3で分周する
ことにより、上記再生クロックASと同じ周波数の内部
クロックFSを生成する。そして、伝送信号の入力断が
検出された時点で、切替器2により上記再生クロックA
Sに代わって上記内部クロックFSを動作クロックGS
として出力するようにしたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば光端局装置等の
ディジタル伝送装置において、入力信号が断になった場
合に、装置の動作クロックを入力信号から再生したクロ
ックから内部発振器が発生するクロックに切替えるため
のクロック切換回路に関する。
【0002】
【従来の技術】一般に、光通信システムで使用される光
端局装置では、伝送路を経て到来した伝送信号からクロ
ックを再生し、この再生クロックを装置の動作クロック
として使用している。しかし、伝送路の線路障害などに
より伝送信号の入力が断になった場合に備えて、光端局
装置には例えば図3に示すごとく内部発振器(OSC)
1と切替器2とが設けられている。そして、伝送信号の
入力が断になると、この入力断が検出された時点で切替
信号CSを切替器2に供給し、これにより装置の動作ク
ロックを再生クロックASから内部発振器1が発生する
内部クロックBSに切替えるようにしている。光端局装
置は、この内部クロックBSを動作クロックDSとして
用いて、例えばAIS(Alarm Indication Signal )を
伝送路の下流側へ送出するように構成している。
【0003】ところが、再生クロックASと内部クロッ
クBSとの間に、例えば図4に示すごとく大きな位相ず
れがあると、クロックを切替えたときに動作クロックD
Sの位相が急激に変化して、この結果例えば伝送路に対
する同期外れが発生する。
【0004】
【発明が解決しようとする課題】そこで従来では、例え
ば図3に示すごとく切替器2の後段に位相同期ループ
(PLL)回路3を設け、切替え後の動作クロックDS
をこのPLL回路3に入力することにより、図4に示す
ごとく動作クロックESの位相が急激に変化しないよう
にしている。しかしながら、PLL回路3を用いるとク
ロック切替回路の回路構成が複雑になる欠点があった。
また、大きな位相ずれを吸収するためには、PLL回路
3のループ時定数をかなり大きく設定する必要があり、
これによってもクロック切替回路の回路構成が非常に複
雑になるという不具合を生じていた。
【0005】本発明は上記事情に着目してなされたもの
で、その目的とするところは、動作クロックの切替えを
急激な位相変化を起こすことなく円滑に行なえ、しかも
簡単な回路構成で実現できるディジタル伝送装置のクロ
ック切替回路を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に本発明は、伝送信号から再生された再生クロックより
も周波数が高いクロックを発生する内部発振手段と、こ
の内部発振手段により発生されたクロックを分周して上
記再生クロックと同じ周波数の内部クロックを出力する
分周手段と、タイミング同期手段とを備え、このタイミ
ング同期手段により、上記分周手段による分周動作タイ
ミングを上記再生クロックに同期させるようにし、かつ
信号選択手段を備え、この信号選択手段により、上記伝
送信号が入力されている状態ではこの伝送信号から再生
された再生クロックを選択して出力し、かつ上記伝送信
号の入力が断になった状態では上記分周手段から出力さ
れた内部クロックを選択して出力するようにしたもので
ある。
【0007】
【作用】この結果本発明によれば、伝送信号が入力され
ている状態において、分周手段からは上記伝送信号の再
生クロックに同期して分周された内部クロックが出力さ
れている。そして、上記伝送信号の入力が断になると、
再生クロックから上記分周手段により分周出力された内
部クロックに切替えられることになる。すなわち、伝送
信号の切替時には、再生クロックから、予めこの再生ク
ロックに同期して生成された内部クロックに切替えられ
ることになる。このため、切替時における動作クロック
の位相の変化は小さく押さえられ、これにより伝送路に
対する同期外れは防止される。
【0008】
【実施例】図1は、本発明の一実施例におけるクロック
切替回路の構成を示す回路ブロック図である。なお、同
図において前記図3と同一部分には同一符号を付して説
明を行なう。
【0009】このクロック切替回路は、内部発振器(O
SC)10と、切替器2と、分周器3と、タイミング同
期回路4とを備えている。上記内部発振器10は、例え
ば水晶発振器からなり、図示しないクロック再生回路に
より伝送信号から再生された再生クロックASよりも周
波数が高い基準クロックBBSを発生する。分周器3
は、上記内部発振器10から発生された基準クロックB
BSを分周して、上記再生クロックASと同じ周波数の
内部クロックFSを生成するものである。タイミング同
期回路4は、再生クロックASの立上がりエッジに同期
して、上記分周器3に基準クロックBBSの分周動作を
行なわせる。切替器2は、例えばマルチプレクサからな
る。そして、切替信号CSに従って再生クロックASと
内部クロックFSとを択一的に選択して出力するもの
で、伝送信号が正常に入力されている状態では再生クロ
ックASを選択し、伝送信号が入力断になった状態では
内部クロックFSを選択して出力する。なお、上記切替
信号CSには、例えば図示しない信号断検出回路から出
力される信号断検出信号が使用される。
【0010】この様な構成であるから、伝送信号が正常
に入力されている状態では、切替器2は再生クロックA
Sを選択しており、このためこの再生クロックASが動
作クロックGSとして出力されている。またこの状態に
おいて、タイミング同期回路4からは再生クロックAS
の立ち上がりエッジに同期したタイミング信号が出力さ
れる。そして、このタイミング信号に同期して分周器3
では、図2に示すごとく内部発振器10から発生された
基準クロックBBSの分周が行なわれる。図2では基準
クロックBBSを8分周した場合の例を示す。すなわ
ち、伝送信号が正常に入力されている状態では、伝送信
号の入力断に備えて、内部発振器10、分周器3および
タイミング同期回路4からなる内部クロック発生回路部
により、再生クロックASに同期された内部クロックF
Sが生成されている。
【0011】さて、この状態で例えば伝送路の上流側で
回線断などの障害が発生し、これにより伝送信号の入力
が断になったとする。そうすると、図示しない信号断検
出回路から切替信号CSが発生され、この結果切替器2
は再生クロックAS側から内部クロックFS側に切替わ
る。このため、図示しない後段の回路へは、以後再生ク
ロックASに代わって分周器3から発生されている内部
クロックBBSが動作クロックGSとして出力される。
【0012】ここで、上記内部クロックBBSは先に述
べたように、伝送信号が正常に入力されている状態にお
いて予め再生クロックASに同期されている。そしてそ
の位相差は、図2の例では内部発振器10の基準クロッ
クBBSの1/2周期分程度の差に抑制されている。こ
のため、上記再生クロックASから内部クロックBBS
への切替時に生じる動作クロックGSの位相変化量は、
基準クロックBBSの1/2周期分程度の小さい値に抑
えられ、これにより後段の例えばAIS発生回路には位
相変化の少ない動作クロックGSが供給される。したが
って、AISを発生する際に伝送路との間で同期外れが
発生する不具合はなくなり、これにより安定なAIS送
信を行なうことができる。
【0013】この様に本実施例であれば、再生クロック
ASよりも周波数が高い基準クロックBBSを内部発振
器10から発生し、この基準クロックBBSを再生クロ
ックASの立上がりエッジに同期して分周器3で分周す
ることにより、上記再生クロックASと同じ周波数の内
部クロックFSを生成するようにしたので、再生クロッ
クASに同期しかつこの再生クロックASとの位相差が
小さい内部クロックFSを回線断のために用意すること
ができる。したがって、例えば伝送信号の入力が断にな
り、これに応じて切替器2により動作クロックGSを再
生クロックASから内部クロックFSに切り替えた場合
でも、動作クロックGSの位相変化を小さくすることが
でき、これにより伝送路に対する同期外れをの発生を防
止して、AISを安定かつ確実に送信することができ
る。
【0014】また、クロック切替時に発生する動作クロ
ックGSの位相変化を吸収するために、ループ時定数の
大きいPLL回路を設ける必要がなくなるので、その分
クロック切替回路の回路構成を簡単小形化することがで
きる。
【0015】なお、本発明は上記実施例に限定されるも
のではない。例えば、上記実施例では基準クロックBB
Sを8分周して再生クロックASと周波数が同じ内部ク
ロックFSを生成するようにしたが、基準クロックBB
Sの周波数をさらに高く設定し、その周波数に応じて多
分周することにより内部クロックFSを生成するように
してもよい。この様にすると、再生クロックASに対す
る内部クロックFSの位相差をさらに小さくすることが
できる。
【0016】また、前記実施例では再生クロックASの
立上がりエッジに同期して、基準クロックBBSを分周
するようにしたが、再生クロックASの立上がりエッジ
よりも基準クロックBBSの1/2周期分だけ早いタイ
ミングで、基準クロックBBSの分周を行なうように構
成してもよい。この様にすると、再生クロックASに対
する内部クロックFSの位相ずれをさらに小さくするこ
とができ、これによりさらに安定なクロック切替回路を
提供することができる。
【0017】さらに、前記実施例では光伝送システムを
例にとって説明したが、他に同軸ケーブルなどの他の伝
送路を使用した伝送システムや、電磁波を用いて無線伝
送するシステムなどに適用することも可能である。
【0018】その他、内部発振器、切替器、分周器およ
びタイミング同期回路の構成や、基準クロックの周波数
およびそれに応じた分周器の分周数、適用しようとする
伝送装置の種類などについても、本発明の要旨を逸脱し
ない範囲で種々変形して実施できる。
【0019】
【発明の効果】以上詳述したように本発明によれば、伝
送信号から再生された再生クロックよりも周波数が高い
クロックを発生する内部発振手段と、この内部発振手段
により発生されたクロックを分周して上記再生クロック
と同じ周波数の内部クロックを出力する分周手段と、タ
イミング同期手段とを備え、このタイミング同期手段に
より、上記分周手段による分周動作タイミングを上記再
生クロックに同期させるようにし、かつ信号選択手段を
備え、この信号選択手段により、上記伝送信号が入力さ
れている状態ではこの伝送信号から再生された再生クロ
ックを選択して出力し、かつ上記伝送信号の入力が断に
なった状態では上記分周手段から出力された内部クロッ
クを選択して出力するようにしたものである。
【0020】したがって本発明によれば、動作クロック
の切替えを急激な位相変化を起こすことなく円滑に行な
え、しかも簡単な回路構成で実現できるディジタル伝送
装置のクロック切替回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例におけるクロック切替回路の
構成を示す回路ブロック図。
【図2】図1に示した回路の各部分の信号波形を示す
図。
【図3】従来のクロック切替回路の構成の一例を示す回
路ブロック図。
【図4】図3に示した回路の各部分の信号波形を示す
図。
【符号の説明】
1,10…内部発振器、2…切替器、3…分周器、4…
タイミング同期回路、AS…再生クロック、BBS…基
準クロック、CS…切替信号、FS…内部クロック、G
S…動作クロック。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 伝送信号の入力が断になった場合に、こ
    の伝送信号より再生した再生クロックから、内部発振器
    により発生された内部クロックに動作クロックを切替え
    るディジタル伝送装置のクロック切替回路において、 前記伝送信号から再生された再生クロックよりも周波数
    が高いクロックを発生する内部発振手段と、 この内部発振手段により発生されたクロックを分周して
    前記再生クロックと同じ周波数の内部クロックを出力す
    るための分周手段と、 この分周手段による分周動作タイミングを前記再生クロ
    ックに同期させるタイミング同期手段と、 前記伝送信号が入力されている状態ではこの伝送信号か
    ら再生された再生クロックを選択して出力し、かつ前記
    伝送信号の入力が断になった状態では前記分周手段から
    出力された内部クロックを選択して出力するための信号
    選択手段とを具備したことを特徴とするディジタル伝送
    装置のクロック切替回路。
JP3261887A 1991-10-09 1991-10-09 デイジタル伝送装置のクロツク切替回路 Pending JPH05102952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3261887A JPH05102952A (ja) 1991-10-09 1991-10-09 デイジタル伝送装置のクロツク切替回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3261887A JPH05102952A (ja) 1991-10-09 1991-10-09 デイジタル伝送装置のクロツク切替回路

Publications (1)

Publication Number Publication Date
JPH05102952A true JPH05102952A (ja) 1993-04-23

Family

ID=17368148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3261887A Pending JPH05102952A (ja) 1991-10-09 1991-10-09 デイジタル伝送装置のクロツク切替回路

Country Status (1)

Country Link
JP (1) JPH05102952A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795190A (ja) * 1993-07-27 1995-04-07 Nec Corp Dsiクロック位相変動抑制回路
KR100487242B1 (ko) * 1998-03-23 2005-06-08 삼성전자주식회사 이중화 구현장치
JP2008503949A (ja) * 2004-06-22 2008-02-07 テールズ 確実な同期信号を生成するための電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795190A (ja) * 1993-07-27 1995-04-07 Nec Corp Dsiクロック位相変動抑制回路
KR100487242B1 (ko) * 1998-03-23 2005-06-08 삼성전자주식회사 이중화 구현장치
JP2008503949A (ja) * 2004-06-22 2008-02-07 テールズ 確実な同期信号を生成するための電子装置

Similar Documents

Publication Publication Date Title
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
JP3043739B1 (ja) 送信タイミング調整回路
JPH04316234A (ja) クロック切替回路
JPH1117669A (ja) 位相同期回路
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
JP2972590B2 (ja) クロック切替回路
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
JP2988410B2 (ja) クロック同期化システム
JPH0964732A (ja) 同期クロック生成回路
JP3260567B2 (ja) クロック生成回路
JPH05284017A (ja) Pll回路
JP2725530B2 (ja) クロック供給方式
JPH09294119A (ja) クロック切替回路
JP2929837B2 (ja) 信号同期回路
JPH11298460A (ja) クロック切替回路
JPH0738398A (ja) クロック切替回路
JPH03272234A (ja) 従属同期方式
JP2591857B2 (ja) クロック従属方式
JPH1168726A (ja) クロック切替え回路
JP2009021876A (ja) クロック信号生成回路とクロック信号生成方法
JPH088888A (ja) クロック選択回路
JPH1013226A (ja) クロック発生回路
JPH02174421A (ja) Pll回路
JPH07177025A (ja) 二重化位相同期方式
JP2003032320A (ja) ヒットレス切替回路を具備するデジタル無線通信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees