JP2009021876A - クロック信号生成回路とクロック信号生成方法 - Google Patents

クロック信号生成回路とクロック信号生成方法 Download PDF

Info

Publication number
JP2009021876A
JP2009021876A JP2007183613A JP2007183613A JP2009021876A JP 2009021876 A JP2009021876 A JP 2009021876A JP 2007183613 A JP2007183613 A JP 2007183613A JP 2007183613 A JP2007183613 A JP 2007183613A JP 2009021876 A JP2009021876 A JP 2009021876A
Authority
JP
Japan
Prior art keywords
unit
voltage
holding
control
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007183613A
Other languages
English (en)
Inventor
Kuniaki Otsuka
国明 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007183613A priority Critical patent/JP2009021876A/ja
Publication of JP2009021876A publication Critical patent/JP2009021876A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】複数系統の基準信号のいずれか、又は全てが断となってしまった場合でも、安定してクロック信号を生成することができるようにする。
【解決手段】断検出部2−A,2−Bで現用系の基準信号Aと予備系の基準信号Bの断を検出するようにし、断検出時には断検出信号を制御部8へ出力する。制御部8は、断検出部2−Aからの断検出信号を受け取ると、入力切替部1の導出を基準信号Bに切り替え、その後、断検出部2−Bからの断検出信号を通知されると、制御電圧保持部6の保持電圧の更新を停止させ、切替部7の導出を制御電圧生成部5で生成される制御電圧から制御電圧保持部6に保持される保持電圧に切り替える。
【選択図】図1

Description

本発明は、例えば通信機器や映像機器に用いられ、外部からの基準信号に同期したクロック信号を生成するクロック信号生成回路とクロック信号生成方法に関する。
デジタル回路におけるクロック信号は、通常、PLL回路を使用して、外部から入力される基準信号に同期して生成される。そのクロック周波数の安定度は、外部基準信号と同等の安定度となる一方で、外部基準信号が無入力になった場合、内部のPLL回路のロックが外れてしまい、周波数ずれが生じてしまう。
一般的には、外部周波数が無入力になった場合、内部の固定電圧に切り替える方法が用いられる。このとき、この制御電圧は、予め外部基準信号に近い値に調整しておく必要がある。しかしながら、内部固定電圧を利用したPLL回路では、基準信号が微妙に変動した場合でも制御電圧が予め調整しておいた値になってしまったり、内部固定電圧の経年変化により、制御電圧の周波数が異なってしまうケースも想定される。
ところで、一般に放送用送信システムにおいては、放送局から送られる基準信号や、送信所に設置される基準信号発生器からの基準信号、またそれらが現用/予備の回線(または装置)を持つ場合など、複数の基準信号が入力されるため、PLL回路は、これらの基準信号を切り替える機能を有している。また、基準信号断時には、順次別の系統に切り替える機能を有している。しかしながら、それらの断検出と切り替えのタイミング、および全ての基準信号が断となった場合の内部電圧との切り替えタイミングによっては信号が断となる問題がある。
なお、入力信号が断となる前の信号を記憶しておき、入力信号が断となると、記憶された信号に切り替えることにより、入力信号の断による同期外れを低減させている技術もある(例えば、特許文献1参照。)。しかしながら、特許文献1では、入力信号が複数系統である場合については考慮していない。
特開平9−83360号公報
以上のように、従来から、複数系統の入力信号が入力される放送用送信システムにおいて、入力信号が断となった場合でも、安定してクロック信号を生成することが可能なクロック信号生成回路とクロック信号生成方法が望まれていた。
そこで、本発明の目的は、複数系統の基準信号のいずれか、又は全てが断となった場合でも、安定してクロック信号を生成することのできるクロック信号生成回路とクロック信号生成方法を提供することにある。
上記目的を達成するため、本発明に係るクロック信号生成回路は、制御電圧に応じた周波数のクロック信号を発生する電圧制御発振器と、それぞれが前記クロック信号の基準周波数となる複数系統の基準信号のうちいずれかの基準信号を選択的に導出する第1の切替部と、前記第1の切替部によって導出される基準信号及び前記電圧制御発振器で発生されるクロック信号を取り込み、両信号の位相を比較する位相比較部と、前記位相比較部の位相比較結果に基づいて制御電圧を生成する制御電圧生成部と、前記制御電圧を保持し、その保持電圧を規定の周期で更新する制御電圧保持部と、前記制御電圧生成部で生成される制御電圧と前記制御電圧保持部で保持される保持電圧とを選択的に切り替えて前記電圧制御発振器に導出する第2の切替部と、前記複数系統の基準信号それぞれに対応して設けられ、前記基準信号の断を検出して断検出信号を出力する複数の断検出部と、前記第1の切替部の選択切替を制御する第1の制御手段と、前記第2の切替部の選択切替を制御する第2の制御手段と、前記制御電圧保持部の保持電圧の更新を制御する更新制御手段とを有する制御部とを具備し、前記制御部は、前記第1の切替部で導出中の特定の系統の基準信号に断が発生したことがその系統の断検出部から通知されたとき、前記更新制御手段によって前記保持電圧の更新を停止させ、前記第2の制御手段によって前記第2の切替部に前記保持電圧を導出させる。
また、本発明に係るクロック信号生成方法は、制御電圧に応じた周波数のクロック信号を発生する電圧制御発振器と、それぞれが前記クロック信号の基準周波数となる複数系統の基準信号のうちいずれかの基準信号を選択的に導出する第1の切替部と、前記第1の切替部によって導出される基準信号及び前記電圧制御発振器で発生されるクロック信号を取り込み、両信号の位相を比較する位相比較部と、前記位相比較部の位相比較結果に基づいて制御電圧を生成する制御電圧生成部と、前記制御電圧を保持し、その保持電圧を規定の周期で更新する制御電圧保持部と、前記制御電圧生成部で生成される制御電圧と前記制御電圧保持部で保持される保持電圧とを選択的に切り替えて前記電圧制御発振器に導出する第2の切替部とを具備するクロック信号生成回路に用いられ、前記複数系統の基準信号の断をそれぞれ検出して断検出信号を発生し、前記第1の切替部で導出中の特定の系統の基準信号について断検出信号が得られたとき、前記制御電圧保持部に対して前記保持電圧の更新を停止させ、前記第2の切替部に前記保持電圧を導出させる。
上記構成によるクロック信号生成回路とクロック信号生成方法では、電圧制御発振器を駆動させる制御電圧を制御電圧保持部で保持し、複数系統の基準信号のうちいずれか、又は、全てが断となってしまった場合、第2の切替部の導出を断直前に制御電圧保持部で更新された更新電圧に切り替えるようにしている。これにより、基準信号となる入力が断となった場合でも、安定してクロック信号を生成することが可能となる。
本発明によれば、複数系統の基準信号のいずれか、又は、全てが断となってしまった場合でも、安定してクロック信号を生成することのできるクロック信号生成回路とクロック信号生成方法を提供することができる。
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るクロック信号生成回路の構成を示すブロック図である。図1において、Aは現用系の基準信号、Bは予備系の基準信号Bであり、これらの基準信号A,Bは、入力切替部1及び断検出部2−A,2−Bに供給される。入力切替部1は、基準信号Aと基準信号Bとを選択的に導出するもので、通常は現用系の基準信号Aを優先して導出する。入力切替部1によって導出される基準信号Aは、電圧制御発振器3で発生されるクロック信号と共に位相比較部4に供給されて位相比較される。位相比較の結果は、制御電圧生成部5に供給される。この制御電圧生成部5は、位相比較結果に基づいて制御電圧を生成する。生成された制御電圧は、制御電圧保持部6及び切替部7に出力される。制御電圧保持部6は、制御電圧生成部5からの制御電圧を保持し、その保持電圧を規定の周期で更新する。切替部7は、制御電圧生成部5で生成される制御電圧と制御電圧保持部6で保持される保持電圧とを選択的に導出するものであり、通常は制御電圧生成部5で生成される制御電圧を電圧制御発振器3に導出する。電圧制御発振器3は、切替部7によって導出された制御電圧により駆動され、クロック信号を生成する。
断検出部2−Aは、基準信号Aの断を検出し、断検出信号を制御部8に出力する。また、断検出部2−Bは、基準信号Bの断を検出し、断検出信号を制御部8に出力する。
制御部8は、入力切替部1の選択切替の制御と、切替部7の選択切替の制御と、制御電圧保持部6の保持電圧の更新の制御を行う。
制御部8は、断検出部2−Aから断検出信号を通知されると、入力切替部1の導出を現用系の基準信号Aから予備系の基準信号Bに切り替える。このとき、基準信号A及び基準信号Bは、同じ周波数であるため、制御電圧に変動は現れない。予備系の基準信号Bに切り替えた後、断検出部2−Bから断検出信号を受けると、制御電圧保持部6に保持電圧の更新を停止させ、切替部7の導出を制御電圧生成部5で生成される制御電圧から制御電圧保持部6で保持される保持電圧に切り替える。この際、基準信号の断を検出したタイミングで切替部7を制御するため、制御電圧に変動は現れない。
図2は、本発明の第1の実施形態に係る制御部8による切替動作を示すフローチャートである。制御部8は、基準信号Aの断検出部2−Aからの断検出信号があるか否かを判断する(ステップS11)。断検出部2−Aからの断検出信号がある場合(ステップS11のYes)、入力切替部1の導出を基準信号Aから基準信号Bへ切り替える(ステップS12)。続いて、基準信号Bの断検出部2−Bからの断検出信号があるか否かを判断する(ステップS13)。断検出部2−Bからの断検出信号がある場合(ステップS13のYes)、制御電圧保持部6に保持電圧の更新を停止させる(ステップS14)。そして、切替部7の導出を制御電圧生成部5の制御電圧から制御電圧保持部6に保持される保持電圧に切り替え(ステップS15)、処理を終了する。
以上のように、上記第1の実施形態では、現用系の外部基準信号Aが断となった場合、入力切替部1の導出が予備系の外部基準信号Bに切り替えられるので、クロック信号の周波数を維持することが可能となる。また、現用系の基準信号A及び予備系の基準信号Bが共に断となる場合には、切替部7の導出が、制御電圧保持部6に保持される断直前の制御電圧に切り替わるので、断直前の制御電圧に基づいてクロック信号を生成することが可能となる。
したがって、第1の実施形態の構成によれば、複数系統の外部基準信号の両方が断となる場合でも、自動的に断直前に保持された制御電圧に切り替えられるため、基準信号周波数が変動する時でも、その変動した周波数を維持してクロック信号を生成することが可能となる。つまり、クロック信号を安定して生成することが可能となる。
(第2の実施形態)
以下、図3を参照して本発明に係る第2の実施形態を詳細に説明する。尚、本実施形態は、基本的に第1の実施形態と同じ構成であるのでその説明を省略し、ここでは異なる部分について説明する。
まず、第2の実施形態における基準信号A,Bは、現用/予備系の関係ではなく、その周波数は互いに異なる周波数であるものとし、ユーザが任意に選択可能であるものとする。
断検出部2−Aは、基準信号Aの断を検出し、断検出信号を制御部8に出力する。また、断検出部2−Bは、基準信号Bの断を検出し、断検出信号を制御部8に出力する。
制御部8は、基準信号A,Bのうちいずれかを基準信号とする指定を受けたとき、指定された系統の基準信号に入力切替部1の導出を切り替える。本実施形態では、基準信号Aが指定されているものとする。
制御部8は、断検出部2−Aからの断検出信号を受け取ると、制御電圧保持部6の保持電圧の更新を停止させ、切替部7の導出を制御電圧生成部5で生成される制御電圧から制御電圧保持部6で保持される保持電圧に切り替える。
図3は、本発明の第2の実施形態に係る制御部8による切替動作を示すフローチャートである。制御部8は、基準信号A,Bのうちいずれかを基準信号とする指定を受けたとき(ステップS21)、指定された系統の基準信号に入力切替部1の導出を切り替える(ステップS22)。続いて、基準信号Aの断検出部2−Aからの断検出信号があるか否かを判断する(ステップS23)。断検出部2−Aからの断検出信号がある場合(ステップS23のYes)、制御電圧保持部6に保持電圧の更新を停止させる(ステップS24)。そして、切替部7の導出を制御電圧生成部5で生成される制御電圧から制御電圧保持部6に保持される保持電圧に切り替え(ステップS25)、処理を終了する。
以上のように、上記第2の実施形態では、外部基準信号の周波数が互いに異なる場合、基準信号の指定により、入力切替部1の導出を指定された基準信号に切り替える。そして、その系統の断検出信号が通知されると、制御電圧保持部6の保持電圧の更新を停止し、切替部7の導出を発振器制御電圧生成部5で生成される制御電圧から制御電圧保持部6で保持される保持電圧に切り替える。これにより、指定された基準信号が断となった場合でも、安定してクロック信号を生成することが可能となる。
したがって、第2の実施形態の構成によれば、クロック周波数が複数存在するシステムにおいても、それぞれの周波数に応じた制御電圧を保持することが可能なため、周波数がそれぞれ異なるクロック信号を安定して生成することが可能である。
(第3の実施形態)
以下、図4を参照して本発明に係る第3の実施形態を詳細に説明する。
図4は、本発明の第3の実施形態に係るクロック信号生成回路の構成を示すブロック図である。図4において図1と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。なお、本実施形態では、外部基準信号Aを現用系とし、外部基準信号Bを予備系とする。
入力切替部1から出力される基準信号Aは、電圧制御発振器3で発生されるクロック信号と共に位相比較部4に供給され、位相比較される。位相比較結果は、アップ/ダウンカウンタ9に入力され、この結果により、電圧制御発振器3を駆動する制御電圧がデジタル信号として出力される。生成されたデジタル信号は、メモリ10及び切替部7に出力される。メモリ10は、アップ/ダウンカウンタ9で生成されるデジタル信号を記録し、このデジタルデータを規定の周期で更新する。切替部7は、アップ/ダウンカウンタ9で生成されるデジタル信号とメモリ10で記録されるデジタルデータとのうち、アップ/ダウンカウンタ9で生成されるデジタル信号をデジタル−アナログ変換部(D/A)11に導出する。デジタル信号は、デジタル−アナログ変換部11でアナログ信号による制御電圧に変換され、電圧制御発振器3へ出力される。電圧制御発振器3は、デジタル−アナログ変換部11から出力される制御電圧により駆動され、クロック信号を生成する。
制御部8は、断検出部2−Aから断検出信号を通知されると、入力切替部1の導出を現用系の基準信号Aから予備系の基準信号Bに切り替える。予備系の基準信号Bに切り替えた後、断検出部2−Bから断検出信号を受けると、メモリ10にデジタルデータの更新を停止させ、切替部7の導出をアップ/ダウンカウンタ9で生成されるデジタル信号からメモリ10に記録されるデジタルデータに切り替える。
以上のように、上記第3の実施形態では、位相比較部4の比較結果に基づいてアップ/ダウンカウンタ9を駆動することで、制御電圧に相当するデジタル信号が生成される。そして、このデジタル信号をメモリ10で記録し、基準信号A,Bの両方が断となった場合には、アップ/ダウンカウンタ9で生成されたデジタル信号からメモリ10に記録されるデジタルデータに導出を切り替えるようにしている。これにより、クロック信号の生成の途中で基準信号が断となっても、断直前のデジタル信号による制御電圧でクロック信号を生成することが可能となり、クロック信号を安定して生成することが可能となる。
したがって、第3の実施形態の構成によれば、制御電圧生成部5の部分をデジタル処理によって実現できるため、全体を小型化でき、また、安定したクロック信号を生成することが可能となる。
(その他の実施形態)
なお、本発明は上記各実施形態に限定されるものではない。例えば上記各実施形態では、外部基準信号が2系統である場合について説明したが、2系統以上である場合でも同様に実施可能である。
また、上記各実施形態では、位相比較部4に基準信号とクロック信号とが直接取り込まれる例について説明したが、分周器が位相比較部4の直前に信号毎に設置され、基準信号及びクロック信号がこれら分周器により分周された後に位相比較部4に取り込まれる場合でも同様に実施可能である。
さらに、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明に係るクロック信号生成回路の第1の実施形態の構成を示すブロック図。 上記第1の実施形態の制御部の切替動作を示すフローチャート。 本発明に係るクロック信号生成回路の第2の実施形態における制御部の切替動作を示すフローチャート。 本発明に係るクロック信号生成回路の第3の実施形態の構成を示すブロック図。
符号の説明
1…入力切替部、2−A,2−B…断検出部、3…電圧制御発振器、4…位相比較部、5…制御電圧生成部、6…制御電圧保持部、7…切替部、8…制御部、9…アップ/ダウンカウンタ、10…メモリ、11…デジタル−アナログ変換部。

Claims (6)

  1. 制御電圧に応じた周波数のクロック信号を発生する電圧制御発振器と、
    それぞれが前記クロック信号の基準周波数となる複数系統の基準信号のうちいずれかの基準信号を選択的に導出する第1の切替部と、
    前記第1の切替部によって導出される基準信号及び前記電圧制御発振器で発生されるクロック信号を取り込み、両信号の位相を比較する位相比較部と、
    前記位相比較部の位相比較結果に基づいて制御電圧を生成する制御電圧生成部と、
    前記制御電圧を保持し、その保持電圧を規定の周期で更新する制御電圧保持部と、
    前記制御電圧生成部で生成される制御電圧と前記制御電圧保持部で保持される保持電圧とを選択的に切り替えて前記電圧制御発振器に導出する第2の切替部と、
    前記複数系統の基準信号それぞれに対応して設けられ、前記基準信号の断を検出して断検出信号を出力する複数の断検出部と、
    前記第1の切替部の選択切替を制御する第1の制御手段と、前記第2の切替部の選択切替を制御する第2の制御手段と、前記制御電圧保持部の保持電圧の更新を制御する更新制御手段とを有する制御部とを具備し、
    前記制御部は、前記第1の切替部で導出中の特定の系統の基準信号に断が発生したことがその系統の断検出部から通知されたとき、前記更新制御手段によって前記保持電圧の更新を停止させ、前記第2の制御手段によって前記第2の切替部に前記保持電圧を導出させることを特徴とするクロック信号生成回路。
  2. 前記複数系統が現用系及び予備系である場合、
    前記第1の制御手段は、前記現用系の断検出部から断検出信号が通知されたとき、前記第1の切替部の導出を現用系の基準信号から予備系の基準信号に切り替え、
    前記更新制御手段は、前記予備系の断検出部から断検出信号が通知されたとき、前記制御電圧保持部に保持電圧の更新を停止させ、
    前記第2の制御手段は、前記更新制御手段による保持電圧の更新停止後に、前記第2の切替部の導出を前記制御電圧から前記保持電圧に切り替えることを特徴とする請求項1に記載のクロック信号生成回路。
  3. 前記複数系統の基準信号がそれぞれ異なる周波数を有している場合、
    前記第1の制御手段は、前記複数系統の基準信号のうちいずれかの指定を受けたとき、前記第1の切替部の導出を当該指定された系統の基準信号に切り替え、
    前記更新制御手段は、前記第1の切替部によって指定された系統の基準信号の導出に切り替えられた後、その指定系統の断検出部から断検出信号が通知されたとき、前記制御電圧保持部に保持電圧の更新を停止させ、
    前記第2の制御手段は、前記更新制御手段による保持電圧の更新停止後に、前記第2の切替部の導出を前記制御電圧から前記保持電圧に切り替えることを特徴とする請求項1に記載のクロック信号生成回路。
  4. 制御電圧に応じた周波数のクロック信号を発生する電圧制御発振器と、それぞれが前記クロック信号の基準周波数となる複数系統の基準信号のうちいずれかの基準信号を選択的に導出する第1の切替部と、前記第1の切替部によって導出される基準信号及び前記電圧制御発振器で発生されるクロック信号を取り込み、両信号の位相を比較する位相比較部と、前記位相比較部の位相比較結果に基づいて制御電圧を生成する制御電圧生成部と、前記制御電圧を保持し、その保持電圧を規定の周期で更新する制御電圧保持部と、前記制御電圧生成部で生成される制御電圧と前記制御電圧保持部で保持される保持電圧とを選択的に切り替えて前記電圧制御発振器に導出する第2の切替部とを具備するクロック信号生成回路に用いられ、
    前記複数系統の基準信号の断をそれぞれ検出して断検出信号を発生し、
    前記第1の切替部で導出中の特定の系統の基準信号について断検出信号が得られたとき、前記制御電圧保持部に対して前記保持電圧の更新を停止させ、前記第2の切替部に前記保持電圧を導出させることを特徴とするクロック信号生成方法。
  5. 前記複数系統が現用系及び予備系である場合、
    前記現用系の基準信号に対する断検出信号が得られたとき、前記第1の切替部の導出を現用系の基準信号から予備系の基準信号に切り替え、
    前記予備系の基準信号に対する断検出信号が得られたとき、前記制御電圧保持部に保持電圧の更新を停止させ、前記保持電圧の更新停止後に、前記第2の切替部の導出を前記制御電圧から前記保持電圧に切り替えることを特徴とする請求項4に記載のクロック信号生成方法。
  6. 前記複数系統の基準信号がそれぞれ異なる周波数を有している場合、
    前記複数系統の基準信号のうちいずれかの指定を受けたとき、前記第1の切替部の導出を当該指定された系統の基準信号に切り替え、
    前記第1の切替部の導出が前記指定された系統の基準信号に切り替えられた後、その指定系統の基準信号に対する断検出信号が得られたとき、前記制御電圧保持部に保持電圧の更新を停止させ、前記保持電圧の更新停止後に、前記第2の切替部の導出を前記制御電圧から前記保持電圧に切り替えることを特徴とする請求項4に記載のクロック信号生成方法。
JP2007183613A 2007-07-12 2007-07-12 クロック信号生成回路とクロック信号生成方法 Pending JP2009021876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007183613A JP2009021876A (ja) 2007-07-12 2007-07-12 クロック信号生成回路とクロック信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183613A JP2009021876A (ja) 2007-07-12 2007-07-12 クロック信号生成回路とクロック信号生成方法

Publications (1)

Publication Number Publication Date
JP2009021876A true JP2009021876A (ja) 2009-01-29

Family

ID=40361096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183613A Pending JP2009021876A (ja) 2007-07-12 2007-07-12 クロック信号生成回路とクロック信号生成方法

Country Status (1)

Country Link
JP (1) JP2009021876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014518036A (ja) * 2011-05-02 2014-07-24 日本テキサス・インスツルメンツ株式会社 入力クロックが失われたときpll出力周波数を保つ装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014518036A (ja) * 2011-05-02 2014-07-24 日本テキサス・インスツルメンツ株式会社 入力クロックが失われたときpll出力周波数を保つ装置及び方法

Similar Documents

Publication Publication Date Title
JP3531630B2 (ja) クロック生成回路
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
JP2009021876A (ja) クロック信号生成回路とクロック信号生成方法
JP2602421B2 (ja) クロック受信分配システム
KR101675142B1 (ko) 수신기의 잡음 제거 장치 및 그 방법
JP2009212995A (ja) 位相同期発振回路
JP4714041B2 (ja) 位相同期ループ回路及びこの位相同期ループ回路の制御方法
JP2006261898A (ja) クロック再生装置
JP2002353807A (ja) 周波数同期装置および周波数同期制御方法
JP2019121927A (ja) クロック切替え装置
JP7198335B2 (ja) クロック切替え装置
JP4089352B2 (ja) フレームパルス切替回路及びその位相制御方法
JP4336790B2 (ja) クロック切替方法及びクロック切替装置
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
JP2972576B2 (ja) クロック発生回路
JPH07177025A (ja) 二重化位相同期方式
JPH07273648A (ja) Pll回路
JPH09261787A (ja) Pll回路におけるクロック同期回路
JP4921811B2 (ja) 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法
JPH10290158A (ja) 二重化位相同期装置
JP3034395B2 (ja) 送受信用同期信号生成回路
JPH11298460A (ja) クロック切替回路
JPH05284017A (ja) Pll回路
JP2000114965A (ja) クロック発生回路
JP2012203871A (ja) クロック生成装置及びクロック同期方法