JP2972576B2 - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JP2972576B2 JP2972576B2 JP8164251A JP16425196A JP2972576B2 JP 2972576 B2 JP2972576 B2 JP 2972576B2 JP 8164251 A JP8164251 A JP 8164251A JP 16425196 A JP16425196 A JP 16425196A JP 2972576 B2 JP2972576 B2 JP 2972576B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- phase
- signal
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は基準クロック信号に
従属同期した信号を発生するクロック発生回路に関し、
特に複数の基準クロック信号を選択するクロック発生回
路に関する。
従属同期した信号を発生するクロック発生回路に関し、
特に複数の基準クロック信号を選択するクロック発生回
路に関する。
【０００２】
【従来の技術】図３は従来のクロック発生回路を示すブ
ロック図である。ここで、選択回路１は、クロック断検
出回路２により制御されて複数の基準クロック信号Ｓ１
〜Ｓ３の内の一つを選択する。クロック断検出回路２
は、入力する複数の基準クロック信号Ｓ１〜Ｓ３のクロ
ック断を検出して選択回路１を制御する。すなわち、選
択回路１が選択している基準クロック信号がクロック断
したならば、予め定られた優先順に従って他の基準クロ
ック信号を選択するように制御する。
ロック図である。ここで、選択回路１は、クロック断検
出回路２により制御されて複数の基準クロック信号Ｓ１
〜Ｓ３の内の一つを選択する。クロック断検出回路２
は、入力する複数の基準クロック信号Ｓ１〜Ｓ３のクロ
ック断を検出して選択回路１を制御する。すなわち、選
択回路１が選択している基準クロック信号がクロック断
したならば、予め定られた優先順に従って他の基準クロ
ック信号を選択するように制御する。
【０００３】位相比較回路７とフィルタ８とＶＣＸＯ
（電圧制御水晶発振回路）９とで位相制御ループ（ＰＬ
Ｌ）を構成し、選択回路１が選択した基準クロック信号
に従属同期する出力信号Ｓｏを生成する。
（電圧制御水晶発振回路）９とで位相制御ループ（ＰＬ
Ｌ）を構成し、選択回路１が選択した基準クロック信号
に従属同期する出力信号Ｓｏを生成する。
【０００４】いま、選択回路１が基準クロック信号Ｓ１
を選択し、ＶＣＸＯ９が基準クロック信号Ｓ１に従属同
期した出力信号Ｓｏを出力しているとき、基準クロック
信号Ｓ１に障害が発生したならば、クロック断検出回路
２は基準クロック信号Ｓ１のクロック断を検出し、基準
クロック信号Ｓ１から正常な基準クロック信号Ｓ２へ切
替えるように選択回路１へ指示する。選択回路１が基準
クロック信号Ｓ２を選択することにより、ＶＣＸＯ９は
基準クロック信号Ｓ２に従属同期した出力信号Ｓｏを出
力する。
を選択し、ＶＣＸＯ９が基準クロック信号Ｓ１に従属同
期した出力信号Ｓｏを出力しているとき、基準クロック
信号Ｓ１に障害が発生したならば、クロック断検出回路
２は基準クロック信号Ｓ１のクロック断を検出し、基準
クロック信号Ｓ１から正常な基準クロック信号Ｓ２へ切
替えるように選択回路１へ指示する。選択回路１が基準
クロック信号Ｓ２を選択することにより、ＶＣＸＯ９は
基準クロック信号Ｓ２に従属同期した出力信号Ｓｏを出
力する。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク発生回路では、従属同期していた基準クロック信号に
障害が発生して他の基準クロック信号に切替わったと
き、切替わったクロック信号との位相差が大きい場合に
は、同期するまでの期間にＶＣＸＯの出力信号が不安定
となり、装置内の主信号に影響を与えるという問題点を
有している。
ク発生回路では、従属同期していた基準クロック信号に
障害が発生して他の基準クロック信号に切替わったと
き、切替わったクロック信号との位相差が大きい場合に
は、同期するまでの期間にＶＣＸＯの出力信号が不安定
となり、装置内の主信号に影響を与えるという問題点を
有している。
【０００６】本発明の目的は、基準クロック信号を切替
えたとき、ＶＣＸＯの出力信号が不安定にならないよう
にすることにある。
えたとき、ＶＣＸＯの出力信号が不安定にならないよう
にすることにある。
【０００７】
【課題を解決するための手段】本発明のクロック発生回
路は、複数の基準クロック信号の内選択された基準クロ
ック信号に従属同期する出力信号を発生する位相制御ル
ープを有するクロック発生回路において、前記複数の基
準クロック信号の内の一つを選択する第１の選択手段
と、前記第１の選択手段が選択している基準クロック信
号のクロック断を検出したときに他の正常な基準クロッ
ク信号を選択するように前記第１の選択手段を制御する
クロック断検出手段と、前記第１の選択手段が選択して
いる基準クロック信号の位相を一定周期毎に検知して記
憶し、前記第１の選択手段が選択している基準クロック
信号のクロック断が前記クロック断検出手段によって検
出されてから前記他の正常な基準クロック信号が前記位
相制御ループに供給されるまで、クロック断以前に記憶
した位相に同期するクロック信号を生成し継続して出力
するクロック保持手段と、前記第１の選択手段が選択し
た基準クロック信号および前記クロック保持手段が出力
するクロック信号のいずれか一方を選択し前記位相制御
ループへ供給する第２の選択手段と、前記第１の選択手
段が選択した基準クロック信号と前記クロック保持手段
が出力するクロック信号とを比較し位相一致を検出する
位相一致検出手段と、前記クロック断検出手段によって
クロック断が検出されたときには前記クロック保持手段
出力するクロック信号を前記第２の選択手段に選択さ
せ、前記位相一致検出手段によって位相一致が検出され
たときには前記第１の選択手段が選択した前記他の正常
な基準クロック信号を前記第２の選択手段に選択させる
切替制御手段とを備える。
路は、複数の基準クロック信号の内選択された基準クロ
ック信号に従属同期する出力信号を発生する位相制御ル
ープを有するクロック発生回路において、前記複数の基
準クロック信号の内の一つを選択する第１の選択手段
と、前記第１の選択手段が選択している基準クロック信
号のクロック断を検出したときに他の正常な基準クロッ
ク信号を選択するように前記第１の選択手段を制御する
クロック断検出手段と、前記第１の選択手段が選択して
いる基準クロック信号の位相を一定周期毎に検知して記
憶し、前記第１の選択手段が選択している基準クロック
信号のクロック断が前記クロック断検出手段によって検
出されてから前記他の正常な基準クロック信号が前記位
相制御ループに供給されるまで、クロック断以前に記憶
した位相に同期するクロック信号を生成し継続して出力
するクロック保持手段と、前記第１の選択手段が選択し
た基準クロック信号および前記クロック保持手段が出力
するクロック信号のいずれか一方を選択し前記位相制御
ループへ供給する第２の選択手段と、前記第１の選択手
段が選択した基準クロック信号と前記クロック保持手段
が出力するクロック信号とを比較し位相一致を検出する
位相一致検出手段と、前記クロック断検出手段によって
クロック断が検出されたときには前記クロック保持手段
出力するクロック信号を前記第２の選択手段に選択さ
せ、前記位相一致検出手段によって位相一致が検出され
たときには前記第１の選択手段が選択した前記他の正常
な基準クロック信号を前記第２の選択手段に選択させる
切替制御手段とを備える。
【０００８】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施形態を示すブロック
図である。ここで、図３に示した従来例の構成要素と同
一のものには同一符号を付している。
図である。ここで、図３に示した従来例の構成要素と同
一のものには同一符号を付している。
【００１０】選択回路１は、クロック断検出回路２から
送出される選択信号Ｃ１により制御されて複数の基準ク
ロック信号Ｓ１〜Ｓ３の内の一つを選択する。なお、入
力する基準クロック信号の数は複数であればよい。
送出される選択信号Ｃ１により制御されて複数の基準ク
ロック信号Ｓ１〜Ｓ３の内の一つを選択する。なお、入
力する基準クロック信号の数は複数であればよい。
【００１１】クロック断検出回路２は、入力する複数の
基準クロック信号Ｓ１〜Ｓ３のクロック断を検出し、検
出結果に応じて選択信号Ｃ１を選択回路１へ送出する。
すなわち、選択回路１が選択している基準クロック信号
がクロック断となったならば、他の正常な基準クロック
信号を選択させる。また、位相比較回路７とフィルタ８
とＶＣＸＯ（電圧制御水晶発振回路）９とで位相制御ル
ープ（ＰＬＬ）を構成し、選択回路１，３によって選択
されたクロック信号に従属同期する出力信号Ｓｏを生成
する。
基準クロック信号Ｓ１〜Ｓ３のクロック断を検出し、検
出結果に応じて選択信号Ｃ１を選択回路１へ送出する。
すなわち、選択回路１が選択している基準クロック信号
がクロック断となったならば、他の正常な基準クロック
信号を選択させる。また、位相比較回路７とフィルタ８
とＶＣＸＯ（電圧制御水晶発振回路）９とで位相制御ル
ープ（ＰＬＬ）を構成し、選択回路１，３によって選択
されたクロック信号に従属同期する出力信号Ｓｏを生成
する。
【００１２】ところで、基準クロック信号の切替えによ
り出力信号Ｓｏが不安定になるのを防止するために、選
択回路３、クロック保持回路４、位相一致検出回路５お
よび切替制御回路６を設けている。
り出力信号Ｓｏが不安定になるのを防止するために、選
択回路３、クロック保持回路４、位相一致検出回路５お
よび切替制御回路６を設けている。
【００１３】選択回路３は、接点ｄ，ｅを有し、切替制
御回路６が出力する切替信号Ｃ３に応じて、接点ｄ，ｅ
のいずれか一方を選択する。接点ｄには、選択回路１に
より選択された基準クロック信号が入力し、また、接点
ｅには、クロック保持回路４が出力するクロック信号Ｓ
４が入力している。
御回路６が出力する切替信号Ｃ３に応じて、接点ｄ，ｅ
のいずれか一方を選択する。接点ｄには、選択回路１に
より選択された基準クロック信号が入力し、また、接点
ｅには、クロック保持回路４が出力するクロック信号Ｓ
４が入力している。
【００１４】クロック保持回路４は、選択回路１が選択
している基準クロック信号の位相を一定周期毎に検知し
て記憶し、この記憶した位相に同期するクロック信号Ｓ
４を生成する機能を有しており、選択回路１が選択して
いる基準クロック信号のクロック断がクロック断検出回
路２によって検出されてから他の正常な基準クロック信
号が選択回路３を介して位相制御ループの位相比較回路
７に供給されるまで、クロック断以前に記憶した位相に
同期するクロック信号、つまり、選択回路１が選択して
いたクロック断となった基準クロック信号に同期するク
ロック信号を生成し継続して出力する。位相の検知方法
としては、例えば、サンプリングパルスにより基準クロ
ック信号のタイミングを計測する。
している基準クロック信号の位相を一定周期毎に検知し
て記憶し、この記憶した位相に同期するクロック信号Ｓ
４を生成する機能を有しており、選択回路１が選択して
いる基準クロック信号のクロック断がクロック断検出回
路２によって検出されてから他の正常な基準クロック信
号が選択回路３を介して位相制御ループの位相比較回路
７に供給されるまで、クロック断以前に記憶した位相に
同期するクロック信号、つまり、選択回路１が選択して
いたクロック断となった基準クロック信号に同期するク
ロック信号を生成し継続して出力する。位相の検知方法
としては、例えば、サンプリングパルスにより基準クロ
ック信号のタイミングを計測する。
【００１５】位相一致検出回路５は、選択回路１が選択
した基準クロック信号とクロック保持回路４が出力する
クロック信号Ｓ４とを比較し、位相が一致したときに検
出信号Ｃ２を出力する。切替制御回路６は、クロック断
検出回路２が出力する選択信号Ｃ１および位相一致検出
回路５が出力する検出信号Ｃ２に基づき切替信号Ｃ３を
生成し、選択回路３へ送出する。
した基準クロック信号とクロック保持回路４が出力する
クロック信号Ｓ４とを比較し、位相が一致したときに検
出信号Ｃ２を出力する。切替制御回路６は、クロック断
検出回路２が出力する選択信号Ｃ１および位相一致検出
回路５が出力する検出信号Ｃ２に基づき切替信号Ｃ３を
生成し、選択回路３へ送出する。
【００１６】次に切替制御回路６の動作を説明する。
【００１７】例えば、選択回路１が基準クロック信号Ｓ
１を選択（接点ａ）し、選択回路３が選択回路１の出力
信号Ｓ１（接点ｄ）を選択し、ＶＣＸＯ９が基準クロッ
ク信号Ｓ１に従属同期した出力信号Ｓｏを出力している
ものとする。
１を選択（接点ａ）し、選択回路３が選択回路１の出力
信号Ｓ１（接点ｄ）を選択し、ＶＣＸＯ９が基準クロッ
ク信号Ｓ１に従属同期した出力信号Ｓｏを出力している
ものとする。
【００１８】いま、図２に示すように、基準クロック信
号Ｓ１のクロック断が発生したため、クロック断検出回
路２が選択回路１に対して基準クロック信号Ｓ２（接点
ｂ）を選択させるとき、切替制御回路６は、クロック断
検出回路２の選択信号Ｃ１を受けて、直ちに選択回路３
の接点を接点ｄからｅに切替える。すなわち、クロック
保持回路４が出力するクロック信号Ｓ４を位相比較回路
７へ送出させる。
号Ｓ１のクロック断が発生したため、クロック断検出回
路２が選択回路１に対して基準クロック信号Ｓ２（接点
ｂ）を選択させるとき、切替制御回路６は、クロック断
検出回路２の選択信号Ｃ１を受けて、直ちに選択回路３
の接点を接点ｄからｅに切替える。すなわち、クロック
保持回路４が出力するクロック信号Ｓ４を位相比較回路
７へ送出させる。
【００１９】切替当初におけるクロック信号Ｓ４の位相
は、基準クロック信号Ｓ１の位相と一致しており、位相
比較回路７の出力は急激に変動しないので、ＶＣＸＯ９
は安定に動作する。
は、基準クロック信号Ｓ１の位相と一致しており、位相
比較回路７の出力は急激に変動しないので、ＶＣＸＯ９
は安定に動作する。
【００２０】その後、位相一致検出回路５がクロック信
号Ｓ４と基準クロック信号Ｓ２との位相一致を検出した
とき、切替制御回路６は位相一致を示す検出信号Ｃ２を
受けて、直ちに選択回路３の接点を接点ｅからｄに切替
える。すなわち、選択回路１が選択している基準クロッ
ク信号Ｓ２を位相比較回路７へ送出させる。この切替時
においても、位相比較回路７の出力は急激に変動しない
ので、ＶＣＸＯ９は安定状態を維持しつつ、基準クロッ
ク信号Ｓ２に従属同期した出力信号Ｓｏを生成できる。
号Ｓ４と基準クロック信号Ｓ２との位相一致を検出した
とき、切替制御回路６は位相一致を示す検出信号Ｃ２を
受けて、直ちに選択回路３の接点を接点ｅからｄに切替
える。すなわち、選択回路１が選択している基準クロッ
ク信号Ｓ２を位相比較回路７へ送出させる。この切替時
においても、位相比較回路７の出力は急激に変動しない
ので、ＶＣＸＯ９は安定状態を維持しつつ、基準クロッ
ク信号Ｓ２に従属同期した出力信号Ｓｏを生成できる。
【００２１】基準クロック信号Ｓ２が選択回路３を介し
て位相比較回路７へ送出されたならば、クロック保持回
路４は、選択回路１が選択している基準クロック信号Ｓ
２の位相を一定周期毎に検知して記憶する動作を再開す
る。なお、クロック保持回路４に代えて、追従速度が低
速なＰＬＬを使用しても、同様な効果が得られる。
て位相比較回路７へ送出されたならば、クロック保持回
路４は、選択回路１が選択している基準クロック信号Ｓ
２の位相を一定周期毎に検知して記憶する動作を再開す
る。なお、クロック保持回路４に代えて、追従速度が低
速なＰＬＬを使用しても、同様な効果が得られる。
【００２２】
【発明の効果】以上説明したように本発明によれば、基
準クロック信号が切替わったとき、急激な位相差が生じ
ないようにすることにより、ＶＣＸＯを安定状態に維持
し、出力信号が不安定になるのを防止できる。
準クロック信号が切替わったとき、急激な位相差が生じ
ないようにすることにより、ＶＣＸＯを安定状態に維持
し、出力信号が不安定になるのを防止できる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示した切替制御回路６の動作を説明する
図である。
図である。
【図３】従来のクロック発生回路の一例を示すブロック
図である。
図である。
１，３ 選択回路 ２ クロック断検出回路 ４ クロック保持回路 ５ 位相一致検出回路 ６ 切替制御回路 ７ 位相比較回路 ９ ＶＣＸＯ（電圧制御水晶発振回路） Ｃ１ 選択信号 Ｃ２ 検出信号 Ｃ３ 切替信号 Ｓ１〜Ｓ３ 基準クロック信号 Ｓ４ クロック信号 Ｓｏ 出力信号
Claims (2)
- 【請求項１】 複数の基準クロック信号の内選択された
基準クロック信号に従属同期する出力信号を発生する位
相制御ループを有するクロック発生回路において、前記
複数の基準クロック信号の内の一つを選択する第１の選
択手段と、前記第１の選択手段が選択している基準クロ
ック信号のクロック断を検出したときに他の正常な基準
クロック信号を選択するように前記第１の選択手段を制
御するクロック断検出手段と、前記第１の選択手段が選
択している基準クロック信号の位相を一定周期毎に検知
して記憶し、前記第１の選択手段が選択している基準ク
ロック信号のクロック断が前記クロック断検出手段によ
って検出されてから前記他の正常な基準クロック信号が
前記位相制御ループに供給されるまで、クロック断以前
に記憶した位相に同期するクロック信号を生成し継続し
て出力するクロック保持手段と、前記第１の選択手段が
選択した基準クロック信号および前記クロック保持手段
が出力するクロック信号のいずれか一方を選択し前記位
相制御ループへ供給する第２の選択手段と、前記第１の
選択手段が選択した基準クロック信号と前記クロック保
持手段が出力するクロック信号とを比較し位相一致を検
出する位相一致検出手段と、前記クロック断検出手段に
よってクロック断が検出されたときには前記クロック保
持手段出力するクロック信号を前記第２の選択手段に選
択させ、前記位相一致検出手段によって位相一致が検出
されたときには前記第１の選択手段が選択した前記他の
正常な基準クロック信号を前記第２の選択手段に選択さ
せる切替制御手段とを備えることを特徴とするクロック
発生回路。 - 【請求項２】 前記切替制御手段は、前記第１の選択手
段が他の基準クロック信号を選択したときに前記クロッ
ク保持手段が出力するクロック信号を選択させ、前記位
相一致検出手段が位相一致を検出したときに前記第１の
選択手段が選択した基準クロック信号を選択させるよう
に前記第２の選択手段を制御することを特徴とする請求
項１記載のクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164251A JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164251A JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013226A JPH1013226A (ja) | 1998-01-16 |
| JP2972576B2 true JP2972576B2 (ja) | 1999-11-08 |
Family
ID=15789556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164251A Expired - Fee Related JP2972576B2 (ja) | 1996-06-25 | 1996-06-25 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7198335B2 (ja) * | 2018-01-05 | 2022-12-28 | 日本電波工業株式会社 | クロック切替え装置 |
-
1996
- 1996-06-25 JP JP8164251A patent/JP2972576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013226A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972576B2 (ja) | クロック発生回路 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JPH07283727A (ja) | 位相同期検出器 | |
| JP4714041B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路の制御方法 | |
| JPH07212668A (ja) | 映像処理システムのバースト信号発生回路 | |
| JP4592982B2 (ja) | クロック切替回路 | |
| JP2500761B2 (ja) | リファレンスクロック切替回路 | |
| JP4921811B2 (ja) | 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法 | |
| JPH0661850A (ja) | 位相同期回路 | |
| JP2874632B2 (ja) | クロック切替回路 | |
| JP3424662B2 (ja) | クロック同期回路 | |
| JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
| JP3518503B2 (ja) | クロック供給装置 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JP2677039B2 (ja) | 位相同期発振器 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH11205298A (ja) | クロック再生装置 | |
| JP2009021876A (ja) | クロック信号生成回路とクロック信号生成方法 | |
| JPH1127247A (ja) | 系切替方式 | |
| JPH10290158A (ja) | 二重化位相同期装置 | |
| JPH09116427A (ja) | 位相同期回路 | |
| JPH07177025A (ja) | 二重化位相同期方式 | |
| JP2005044239A (ja) | クロック切替装置 | |
| JPS621319A (ja) | 位相同期発振回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |