JP3518503B2 - クロック供給装置 - Google Patents
クロック供給装置Info
- Publication number
- JP3518503B2 JP3518503B2 JP2000327129A JP2000327129A JP3518503B2 JP 3518503 B2 JP3518503 B2 JP 3518503B2 JP 2000327129 A JP2000327129 A JP 2000327129A JP 2000327129 A JP2000327129 A JP 2000327129A JP 3518503 B2 JP3518503 B2 JP 3518503B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input signal
- clock
- circuit
- holdover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、クロック供給装置
に関し、特にクロックまたはバイポーラデータを入力可
能とし、入力信号の断および変更時に出力クロックの位
相変動を防止するクロック供給装置に関する。
に関し、特にクロックまたはバイポーラデータを入力可
能とし、入力信号の断および変更時に出力クロックの位
相変動を防止するクロック供給装置に関する。
【０００２】
【従来の技術】従来、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ
Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）等の多重伝送
装置においては、クロック供給装置から後段の装置およ
び周辺回路に供給されるクロックに何らかの障害が発生
すると、網全体の同期がとれなくなるため、システム全
体が停止する可能性がある。
Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）等の多重伝送
装置においては、クロック供給装置から後段の装置およ
び周辺回路に供給されるクロックに何らかの障害が発生
すると、網全体の同期がとれなくなるため、システム全
体が停止する可能性がある。
【０００３】そこで、従来のクロック供給装置には、選
択している入力クロックに障害が発生したとき、他の有
効な入力クロックに切り替える場合、または選択可能な
入力クロックが無くなった場合に、ネットワーク全体に
影響を与えないよう出力クロックの位相変動を抑制する
ホールドオーバ機能が備えられている。
択している入力クロックに障害が発生したとき、他の有
効な入力クロックに切り替える場合、または選択可能な
入力クロックが無くなった場合に、ネットワーク全体に
影響を与えないよう出力クロックの位相変動を抑制する
ホールドオーバ機能が備えられている。
【０００４】この種のクロック供給装置の一例として
は、特開平６−１１２９２９号公報に開示されているよ
うに、高精度発振器を装置内に備え、入力された信号の
周波数と高精度発振器から生成した基準周波数とを比較
し、周波数差が一定値以上になったとき出力されるアラ
ーム信号に従ってホールドオーバ動作を行うことによ
り、誤同期を防ぐこととしている。
は、特開平６−１１２９２９号公報に開示されているよ
うに、高精度発振器を装置内に備え、入力された信号の
周波数と高精度発振器から生成した基準周波数とを比較
し、周波数差が一定値以上になったとき出力されるアラ
ーム信号に従ってホールドオーバ動作を行うことによ
り、誤同期を防ぐこととしている。
【０００５】しかし、この公報に開示された従来技術に
は、以下のような問題点が残されている。
は、以下のような問題点が残されている。
【０００６】第一の問題点は、入力信号として、様々な
周波数のクロックおよびバイポーラデータが存在する
が、入力信号が入力断状態であるのかバイポーラデータ
であるのかが判別できないため、バイポーラデータを入
力とした場合、入力信号として選択できないことであ
る。
周波数のクロックおよびバイポーラデータが存在する
が、入力信号が入力断状態であるのかバイポーラデータ
であるのかが判別できないため、バイポーラデータを入
力とした場合、入力信号として選択できないことであ
る。
【０００７】第二の問題点は、高精度の発振器を必要と
するため高価になることである。
するため高価になることである。
【０００８】
【発明が解決しようとする課題】上述した従来のクロッ
ク供給装置は、入力信号としてバイポーラデータが入力
されたときには、入力断と誤って判断してしまうという
欠点がある。
ク供給装置は、入力信号としてバイポーラデータが入力
されたときには、入力断と誤って判断してしまうという
欠点がある。
【０００９】また、高精度の発振器を必要とするため、
装置が高価になるという欠点がある。
装置が高価になるという欠点がある。
【００１０】本発明の目的は、このような従来の欠点を
除去するため、入力信号を監視する入力信号監視手段
と、入力信号の断を検出する入力信号断検出手段とを備
え、ホールドオーバ制御により出力クロックの位相変動
を防止するクロック供給装置を提供することにある。
除去するため、入力信号を監視する入力信号監視手段
と、入力信号の断を検出する入力信号断検出手段とを備
え、ホールドオーバ制御により出力クロックの位相変動
を防止するクロック供給装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明のクロック供給装
置は、クロック若しくはクロックと同じ速度のバイポー
ラデータの入力信号に位相同期した出力クロックを出力
するクロック供給装置において、入力信号をＴＴＬレベ
ルに変換するＴＴＬ変換手段と、入力信号のバイポーラ
データから変換したユニポーラデータおよび抽出したク
ロックを出力するＢ／Ｕ変換手段と、前記入力信号がク
ロックかバイポーラデータかを監視する入力信号監視手
段と、前記入力信号の断を検出する入力信号断検出手段
と、前記入力信号監視手段の監視結果により前記ＴＴＬ
変換手段出力若しくは前記Ｂ／Ｕ変換手段出力を選択す
る選択手段と、該選択手段出力と前記出力クロックとを
位相比較する位相比較手段と、前記入力信号の断あるい
は変更時に前記出力クロックの位相変動を防ぐホールド
オーバ制御手段とを備え、前記入力信号監視手段が、Ｔ
ＴＬレベルに変換された前記入力信号を、所定のパルス
信号と該パルス信号を遅延させたディレイパルス信号と
を用いてサンプリングし、前記入力信号がクロックの場
合とバイポーラデータの場合とで“Ｈ”レベルあるいは
“Ｌ”レベルを区別して出力することにより、前記入力
信号を監視することを特徴としている。
置は、クロック若しくはクロックと同じ速度のバイポー
ラデータの入力信号に位相同期した出力クロックを出力
するクロック供給装置において、入力信号をＴＴＬレベ
ルに変換するＴＴＬ変換手段と、入力信号のバイポーラ
データから変換したユニポーラデータおよび抽出したク
ロックを出力するＢ／Ｕ変換手段と、前記入力信号がク
ロックかバイポーラデータかを監視する入力信号監視手
段と、前記入力信号の断を検出する入力信号断検出手段
と、前記入力信号監視手段の監視結果により前記ＴＴＬ
変換手段出力若しくは前記Ｂ／Ｕ変換手段出力を選択す
る選択手段と、該選択手段出力と前記出力クロックとを
位相比較する位相比較手段と、前記入力信号の断あるい
は変更時に前記出力クロックの位相変動を防ぐホールド
オーバ制御手段とを備え、前記入力信号監視手段が、Ｔ
ＴＬレベルに変換された前記入力信号を、所定のパルス
信号と該パルス信号を遅延させたディレイパルス信号と
を用いてサンプリングし、前記入力信号がクロックの場
合とバイポーラデータの場合とで“Ｈ”レベルあるいは
“Ｌ”レベルを区別して出力することにより、前記入力
信号を監視することを特徴としている。
【００１２】
【００１３】また、前記入力信号断検出手段は、前記入
力信号監視手段が前記入力信号をバイポーラデータと判
定したとき、前記Ｂ／Ｕ変換手段から出力された前記抽
出したクロックを用いて前記変換したユニポーラデータ
をサンプリングし、“Ｈ”レベルまたは“Ｌ”レベルを
複数回連続して検出することにより、前記入力信号の断
を検出することを特徴としている。
力信号監視手段が前記入力信号をバイポーラデータと判
定したとき、前記Ｂ／Ｕ変換手段から出力された前記抽
出したクロックを用いて前記変換したユニポーラデータ
をサンプリングし、“Ｈ”レベルまたは“Ｌ”レベルを
複数回連続して検出することにより、前記入力信号の断
を検出することを特徴としている。
【００１４】また、前記ホールドオーバ制御手段は、前
記位相比較手段の出力を記憶し、前記入力信号監視手段
および前記入力信号断検出手段の出力結果に基づき、前
記入力信号の断または変更と判断したとき、前記入力信
号の断または変更と判断した直前に記憶した前記位相比
較手段の出力を、前記位相比較手段の出力に替えて出力
し、前記入力信号監視手段および前記入力信号断検出手
段の出力結果に基づき、前記入力信号の断または変更過
程から正常状態に復帰したことを判断したとき、前記位
相比較手段の出力を前記記憶した前記位相比較手段の出
力に位相の合わせ込みを行った後、前記直前に記憶した
前記位相比較手段の出力から前記位相比較手段の出力に
戻して出力することにより、前記出力クロックの位相変
動を防ぐホールドオーバ制御を行うことを特徴としてい
る。
記位相比較手段の出力を記憶し、前記入力信号監視手段
および前記入力信号断検出手段の出力結果に基づき、前
記入力信号の断または変更と判断したとき、前記入力信
号の断または変更と判断した直前に記憶した前記位相比
較手段の出力を、前記位相比較手段の出力に替えて出力
し、前記入力信号監視手段および前記入力信号断検出手
段の出力結果に基づき、前記入力信号の断または変更過
程から正常状態に復帰したことを判断したとき、前記位
相比較手段の出力を前記記憶した前記位相比較手段の出
力に位相の合わせ込みを行った後、前記直前に記憶した
前記位相比較手段の出力から前記位相比較手段の出力に
戻して出力することにより、前記出力クロックの位相変
動を防ぐホールドオーバ制御を行うことを特徴としてい
る。
【００１５】さらに、前記ホールドオーバ制御手段は、
前記選択手段出力に設けられた周波数監視手段が、前記
選択手段出力の周波数が所定の範囲を越えたときに出力
する周波数アラーム信号に基づき、前記ホールドオーバ
制御を行うことを特徴としている。
前記選択手段出力に設けられた周波数監視手段が、前記
選択手段出力の周波数が所定の範囲を越えたときに出力
する周波数アラーム信号に基づき、前記ホールドオーバ
制御を行うことを特徴としている。
【００１６】また、本発明のクロック供給装置は、クロ
ック若しくはクロックと同じ速度のバイポーラデータの
入力信号をＴＴＬレベルに変換するＴＴＬ変換回路と、
前記入力信号がバイポーラデータのときクロック成分の
抽出およびユニポーラデータへの変換を行うＢ／Ｕ変換
回路と、前記ＴＴＬ変換回路出力に基づき、前記入力信
号がクロックであるか否かを監視する入力信号監視回路
と、前記入力信号がクロックではない場合に、前記Ｂ／
Ｕ変換回路の出力結果により前記入力信号の断を検出す
る入力信号断検出回路と、前記入力信号監視回路出力に
より前記ＴＴＬ変換回路出力および前記Ｂ／Ｕ変換回路
出力のどちらかを選択する第１のセレクタと、前記第１
のセレクタ出力を周波数分周する第１の分周器と、出力
クロックを周波数分周する第２の分周器と、前記第１の
分周器および前記第２の分周器のそれぞれの出力の位相
を比較する位相比較器と、前記入力信号監視回路出力お
よび前記入力信号断検出回路出力に基づき、前記入力信
号の断あるいは変更と判断したときホールドオーバ制御
の開始を指示し、正常状態に復帰したときホールドオー
バ制御の解除を指示するホールドオーバ制御回路と、前
記位相比較器出力を記憶してホールドオーバ制御のとき
に出力し、ホールドオーバ制御が解除されたとき前記位
相比較器出力を記憶した前記位相比較器出力に位相の合
わせ込みを行うため前記第２の分周器の分周タイミング
を制御するホールドオーバ回路と、該ホールドオーバ回
路出力に基づき該ホールドオーバ回路出力または前記位
相比較器出力のいずれかを選択する第２のセレクタと、
不要波を除去するフィルタと、前記フィルタ出力により
制御された前記出力クロックを出力する電圧制御発振器
と、より構成されることを特徴としている。
ック若しくはクロックと同じ速度のバイポーラデータの
入力信号をＴＴＬレベルに変換するＴＴＬ変換回路と、
前記入力信号がバイポーラデータのときクロック成分の
抽出およびユニポーラデータへの変換を行うＢ／Ｕ変換
回路と、前記ＴＴＬ変換回路出力に基づき、前記入力信
号がクロックであるか否かを監視する入力信号監視回路
と、前記入力信号がクロックではない場合に、前記Ｂ／
Ｕ変換回路の出力結果により前記入力信号の断を検出す
る入力信号断検出回路と、前記入力信号監視回路出力に
より前記ＴＴＬ変換回路出力および前記Ｂ／Ｕ変換回路
出力のどちらかを選択する第１のセレクタと、前記第１
のセレクタ出力を周波数分周する第１の分周器と、出力
クロックを周波数分周する第２の分周器と、前記第１の
分周器および前記第２の分周器のそれぞれの出力の位相
を比較する位相比較器と、前記入力信号監視回路出力お
よび前記入力信号断検出回路出力に基づき、前記入力信
号の断あるいは変更と判断したときホールドオーバ制御
の開始を指示し、正常状態に復帰したときホールドオー
バ制御の解除を指示するホールドオーバ制御回路と、前
記位相比較器出力を記憶してホールドオーバ制御のとき
に出力し、ホールドオーバ制御が解除されたとき前記位
相比較器出力を記憶した前記位相比較器出力に位相の合
わせ込みを行うため前記第２の分周器の分周タイミング
を制御するホールドオーバ回路と、該ホールドオーバ回
路出力に基づき該ホールドオーバ回路出力または前記位
相比較器出力のいずれかを選択する第２のセレクタと、
不要波を除去するフィルタと、前記フィルタ出力により
制御された前記出力クロックを出力する電圧制御発振器
と、より構成されることを特徴としている。
【００１７】
【００１８】また、前記入力信号監視回路は、タイミン
グパルスを出力するタイミングパルス生成回路と、前記
タイミングパルスを遅延しディレイパルスを出力するデ
ィレイ回路と、前記ＴＴＬ変換回路出力の立ち上がりで
“Ｈ”レベル、前記ディレイパルスでリセットされるク
ロック検出信号を出力する第１のＤフリップフロップ
（以下ＦＦと略す）と、前記クロック検出信号を前記タ
イミングパルスでサンプリングしたサンプリング結果を
出力する第２のＦＦと、前記クロック検出信号と前記サ
ンプリング結果との論理積を出力するＡＮＤゲートと、
前記ＡＮＤゲート出力を前記タイミングパルスでサンプ
リングしたクロック選択信号を出力する第３のＦＦと、
より構成されることを特徴としている。
グパルスを出力するタイミングパルス生成回路と、前記
タイミングパルスを遅延しディレイパルスを出力するデ
ィレイ回路と、前記ＴＴＬ変換回路出力の立ち上がりで
“Ｈ”レベル、前記ディレイパルスでリセットされるク
ロック検出信号を出力する第１のＤフリップフロップ
（以下ＦＦと略す）と、前記クロック検出信号を前記タ
イミングパルスでサンプリングしたサンプリング結果を
出力する第２のＦＦと、前記クロック検出信号と前記サ
ンプリング結果との論理積を出力するＡＮＤゲートと、
前記ＡＮＤゲート出力を前記タイミングパルスでサンプ
リングしたクロック選択信号を出力する第３のＦＦと、
より構成されることを特徴としている。
【００１９】さらに、前記タイミングパルス生成回路
は、前記入力信号のクロック周波数よりも低く、前記入
力信号の１／２クロック周波数よりも高い周波数の前記
タイミングパルスを出力することを特徴としている。
は、前記入力信号のクロック周波数よりも低く、前記入
力信号の１／２クロック周波数よりも高い周波数の前記
タイミングパルスを出力することを特徴としている。
【００２０】また、前記ホールドオーバ回路は、前記入
力信号が正常状態の時、前記位相比較器出力を記憶位相
比較結果として記憶し、前記ホールドオーバ制御回路か
らホールドオーバ制御の開始を指示されたとき、前記ホ
ールドオーバ制御の開始直前に記憶した記憶位相比較結
果を出力するとともにホールドオーバ切替信号を前記第
２のセレクタへ出力し、前記ホールドオーバ制御回路か
らホールドオーバ制御の解除を指示されたとき、前記位
相比較器出力を前記記憶位相比較結果に位相合わせ込み
を行うため、前記第２の分周器の分周タイミングを制御
する位相制御信号を出力し、前記位相比較器出力と前記
記憶位相比較結果との位相差が所定の範囲内となったと
き、前記記憶位相比較結果の出力から前記位相比較器出
力に戻して出力するよう前記ホールドオーバ切替信号を
前記第２のセレクタへ出力することを特徴としている。
力信号が正常状態の時、前記位相比較器出力を記憶位相
比較結果として記憶し、前記ホールドオーバ制御回路か
らホールドオーバ制御の開始を指示されたとき、前記ホ
ールドオーバ制御の開始直前に記憶した記憶位相比較結
果を出力するとともにホールドオーバ切替信号を前記第
２のセレクタへ出力し、前記ホールドオーバ制御回路か
らホールドオーバ制御の解除を指示されたとき、前記位
相比較器出力を前記記憶位相比較結果に位相合わせ込み
を行うため、前記第２の分周器の分周タイミングを制御
する位相制御信号を出力し、前記位相比較器出力と前記
記憶位相比較結果との位相差が所定の範囲内となったと
き、前記記憶位相比較結果の出力から前記位相比較器出
力に戻して出力するよう前記ホールドオーバ切替信号を
前記第２のセレクタへ出力することを特徴としている。
【００２１】さらに、前記ホールドオーバ制御回路は、
前記第１のセレクタ出力に設けられた周波数監視回路か
ら出力された周波数アラーム信号、前記入力信号監視回
路から出力されたクロック選択信号および前記入力信号
断検出回路から出力されたアラーム信号に基づき、前記
入力信号の断あるいは変更と判断したときホールドオー
バ制御の開始を指示し、正常状態に復帰したときホール
ドオーバ制御の解除を指示することを特徴としている。
前記第１のセレクタ出力に設けられた周波数監視回路か
ら出力された周波数アラーム信号、前記入力信号監視回
路から出力されたクロック選択信号および前記入力信号
断検出回路から出力されたアラーム信号に基づき、前記
入力信号の断あるいは変更と判断したときホールドオー
バ制御の開始を指示し、正常状態に復帰したときホール
ドオーバ制御の解除を指示することを特徴としている。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明のクロック
供給装置の一つの実施の形態を示すブロック図である。
て図面を参照して説明する。図１は、本発明のクロック
供給装置の一つの実施の形態を示すブロック図である。
【００２３】図１に示す本実施の形態は、入力信号１０
１をＴＴＬレベルに変換するＴＴＬ変換回路１と、入力
信号１０１がバイポーラデータのときクロック成分の抽
出およびユニポーラデータ１０４への変換を行うＢ／Ｕ
変換回路２と、ＴＴＬ変換回路１出力に基づき、入力信
号１０１がクロックであるか否かを監視する入力信号監
視回路３と、入力信号１０１がクロックではない場合
に、Ｂ／Ｕ変換回路２の出力結果により入力信号１０１
の断を検出する入力信号断検出回路４と、入力信号監視
回路３出力によりＴＴＬ変換回路１出力およびＢ／Ｕ変
換回路２出力のどちらかを選択する第１のセレクタ５
と、第１のセレクタ５出力を周波数分周する第１の分周
器８と、出力クロック１１５を周波数分周する第２の分
周器９と、第１の分周器８および第２の分周器９のそれ
ぞれの出力の位相を比較する位相比較器１０と、入力信
号監視回路３出力および入力信号断検出回路４出力に基
づき、入力信号１０１の断あるいは変更と判断したとき
ホールドオーバ制御の開始を指示し、正常状態に復帰し
たときホールドオーバ制御の解除を指示するホールドオ
ーバ制御回路６と、位相比較器１０出力を記憶してホー
ルドオーバ制御のときに出力し、ホールドオーバ制御が
解除されたとき位相比較器１０出力を記憶した位相比較
器１０出力に位相の合わせ込みを行うため第２の分周器
９の分周タイミングを制御するホールドオーバ回路７
と、ホールドオーバ回路７出力に基づきホールドオーバ
回路７出力または位相比較器１０出力のいずれかを選択
する第２のセレクタ１１と、不要波を除去するフィルタ
１２と、フィルタ１２出力により制御された出力クロッ
ク１１５を出力する電圧制御発振器１３とより構成され
ている。
１をＴＴＬレベルに変換するＴＴＬ変換回路１と、入力
信号１０１がバイポーラデータのときクロック成分の抽
出およびユニポーラデータ１０４への変換を行うＢ／Ｕ
変換回路２と、ＴＴＬ変換回路１出力に基づき、入力信
号１０１がクロックであるか否かを監視する入力信号監
視回路３と、入力信号１０１がクロックではない場合
に、Ｂ／Ｕ変換回路２の出力結果により入力信号１０１
の断を検出する入力信号断検出回路４と、入力信号監視
回路３出力によりＴＴＬ変換回路１出力およびＢ／Ｕ変
換回路２出力のどちらかを選択する第１のセレクタ５
と、第１のセレクタ５出力を周波数分周する第１の分周
器８と、出力クロック１１５を周波数分周する第２の分
周器９と、第１の分周器８および第２の分周器９のそれ
ぞれの出力の位相を比較する位相比較器１０と、入力信
号監視回路３出力および入力信号断検出回路４出力に基
づき、入力信号１０１の断あるいは変更と判断したとき
ホールドオーバ制御の開始を指示し、正常状態に復帰し
たときホールドオーバ制御の解除を指示するホールドオ
ーバ制御回路６と、位相比較器１０出力を記憶してホー
ルドオーバ制御のときに出力し、ホールドオーバ制御が
解除されたとき位相比較器１０出力を記憶した位相比較
器１０出力に位相の合わせ込みを行うため第２の分周器
９の分周タイミングを制御するホールドオーバ回路７
と、ホールドオーバ回路７出力に基づきホールドオーバ
回路７出力または位相比較器１０出力のいずれかを選択
する第２のセレクタ１１と、不要波を除去するフィルタ
１２と、フィルタ１２出力により制御された出力クロッ
ク１１５を出力する電圧制御発振器１３とより構成され
ている。
【００２４】次に、本実施の形態のクロック供給装置の
動作を図１を参照して詳細に説明する。
動作を図１を参照して詳細に説明する。
【００２５】図１のクロック供給装置には、クロックあ
るいはクロックと同じ速度のバイポーラデータが入力信
号１０１として入力される。
るいはクロックと同じ速度のバイポーラデータが入力信
号１０１として入力される。
【００２６】ＴＴＬ変換回路１は、入力信号１０１をＴ
ＴＬレベルに変換したＴＴＬレベル信号１０２として入
力信号監視回路３および第１のセレクタ５へ出力する。
ＴＬレベルに変換したＴＴＬレベル信号１０２として入
力信号監視回路３および第１のセレクタ５へ出力する。
【００２７】Ｂ／Ｕ変換回路２は、入力信号１０１のバ
イポーラデータからクロック成分を抽出し、抽出クロッ
ク１０３として第１のセレクタ５および入力信号断検出
回路４へ出力するとともに、バイポーラデータをユニポ
ーラデータ１０４に変換して入力信号断検出回路４へ出
力する。
イポーラデータからクロック成分を抽出し、抽出クロッ
ク１０３として第１のセレクタ５および入力信号断検出
回路４へ出力するとともに、バイポーラデータをユニポ
ーラデータ１０４に変換して入力信号断検出回路４へ出
力する。
【００２８】入力信号監視回路３は、入力信号１０１が
クロックであるか否かを監視し、判別した結果のクロッ
ク選択信号１０５を入力信号断検出回路４、第１のセレ
クタ５およびホールドオーバ制御回路６へ出力する。
クロックであるか否かを監視し、判別した結果のクロッ
ク選択信号１０５を入力信号断検出回路４、第１のセレ
クタ５およびホールドオーバ制御回路６へ出力する。
【００２９】ここで、図２は、図１に示す入力信号監視
回路の１例を示すブロック図である。
回路の１例を示すブロック図である。
【００３０】図２によると、入力信号監視回路３は、タ
イミングパルス生成回路２６と、ディレイ回路２４と、
３つのＤフリップフロップ（以下ＦＦと略す）２１、２
２、２５と、ＡＮＤゲート２３とより構成されている。
イミングパルス生成回路２６と、ディレイ回路２４と、
３つのＤフリップフロップ（以下ＦＦと略す）２１、２
２、２５と、ＡＮＤゲート２３とより構成されている。
【００３１】タイミングパルス生成回路２６は、入力信
号１０１のクロック周波数よりも低く、入力信号１０１
の１／２よりも高い周波数のタイミングパルス２０１を
ディレイ回路２４、第２のＦＦ２２および第３のＦＦ２
５へ出力する。
号１０１のクロック周波数よりも低く、入力信号１０１
の１／２よりも高い周波数のタイミングパルス２０１を
ディレイ回路２４、第２のＦＦ２２および第３のＦＦ２
５へ出力する。
【００３２】ディレイ回路２４は、タイミングパルス２
０１を遅延したディレイパルス２０２を第１のＦＦ２１
へ出力する。
０１を遅延したディレイパルス２０２を第１のＦＦ２１
へ出力する。
【００３３】第１のＦＦ２１は、ＴＴＬレベル信号１０
２の立ち上がりを検出したとき“Ｈ”レベルを出力し、
ディレイパルス２０２のタイミングでリセット、すなわ
ち“Ｌ”レベルを出力とするクロック検出信号２０４を
第２のＦＦ２２およびＡＮＤゲート２３へ出力する。
２の立ち上がりを検出したとき“Ｈ”レベルを出力し、
ディレイパルス２０２のタイミングでリセット、すなわ
ち“Ｌ”レベルを出力とするクロック検出信号２０４を
第２のＦＦ２２およびＡＮＤゲート２３へ出力する。
【００３４】第２のＦＦ２２は、第１のＦＦ２１出力の
クロック検出信号２０４をタイミングパルス２０１でサ
ンプリングしたサンプリング結果２０５をＡＮＤゲート
２３へ出力する。
クロック検出信号２０４をタイミングパルス２０１でサ
ンプリングしたサンプリング結果２０５をＡＮＤゲート
２３へ出力する。
【００３５】ＡＮＤゲート２３は、第１のＦＦ２１出力
のクロック検出信号２０４と第２のＦＦ２２出力のサン
プリング結果２０５との論理積をとったＡＮＤ出力２０
６を第３のＦＦ２５へ出力する。
のクロック検出信号２０４と第２のＦＦ２２出力のサン
プリング結果２０５との論理積をとったＡＮＤ出力２０
６を第３のＦＦ２５へ出力する。
【００３６】第３のＦＦ２５は、ＡＮＤゲート２３出力
のＡＮＤ出力２０６をタイミングパルス２０１でサンプ
リングしたクロック選択信号１０５を出力する。
のＡＮＤ出力２０６をタイミングパルス２０１でサンプ
リングしたクロック選択信号１０５を出力する。
【００３７】したがって、入力信号監視回路３は、ＴＴ
Ｌ変換回路１から出力されたＴＴＬレベル信号１０２
を、タイミングパルス２０１とタイミングパルス２０１
を遅延させたディレイパルス２０２とを用いてサンプリ
ングし、入力信号１０１がクロックの場合とバイポーラ
データの場合とで“Ｈ”レベルあるいは“Ｌ”レベルを
区別して出力することにより、入力信号１０１を監視す
る。
Ｌ変換回路１から出力されたＴＴＬレベル信号１０２
を、タイミングパルス２０１とタイミングパルス２０１
を遅延させたディレイパルス２０２とを用いてサンプリ
ングし、入力信号１０１がクロックの場合とバイポーラ
データの場合とで“Ｈ”レベルあるいは“Ｌ”レベルを
区別して出力することにより、入力信号１０１を監視す
る。
【００３８】入力信号断検出回路４は、入力信号監視回
路３が入力信号１０１をバイポーラデータと判定したと
き、Ｂ／Ｕ変換回路２から出力された抽出クロック１０
３を用いて変換したユニポーラデータ１０４をサンプリ
ングし、“Ｈ”レベルまたは“Ｌ”レベルを複数回連続
して検出した場合に、入力信号１０１の断と判断し、ア
ラーム信号１０６をホールドオーバ制御回路６へ出力す
る。
路３が入力信号１０１をバイポーラデータと判定したと
き、Ｂ／Ｕ変換回路２から出力された抽出クロック１０
３を用いて変換したユニポーラデータ１０４をサンプリ
ングし、“Ｈ”レベルまたは“Ｌ”レベルを複数回連続
して検出した場合に、入力信号１０１の断と判断し、ア
ラーム信号１０６をホールドオーバ制御回路６へ出力す
る。
【００３９】第１のセレクタ５は、入力信号監視回路３
から出力されたクロック選択信号１０５に従い、入力信
号１０１がクロックであると判定された場合は、ＴＴＬ
変換回路１から出力されたＴＴＬレベル信号１０２を、
バイポーラデータと判定された場合は、Ｂ／Ｕ変換回路
２から出力された抽出クロック１０３を選択し、選択ク
ロック１０８として第１の分周器８へ出力する。
から出力されたクロック選択信号１０５に従い、入力信
号１０１がクロックであると判定された場合は、ＴＴＬ
変換回路１から出力されたＴＴＬレベル信号１０２を、
バイポーラデータと判定された場合は、Ｂ／Ｕ変換回路
２から出力された抽出クロック１０３を選択し、選択ク
ロック１０８として第１の分周器８へ出力する。
【００４０】ホールドオーバ制御回路６は、入力信号監
視回路３から出力されたクロック選択信号１０５と入力
信号断検出回路４から出力されたアラーム信号１０６と
に基づき、入力信号１０１の断あるいは変更と判断した
ときホールドオーバ制御の開始を指示するホールドオー
バ制御信号１０７をホールドオーバ回路７へ出力し、正
常状態に復帰したときホールドオーバ制御の解除を指示
するホールドオーバ制御信号１０７をホールドオーバ回
路７へ出力する。
視回路３から出力されたクロック選択信号１０５と入力
信号断検出回路４から出力されたアラーム信号１０６と
に基づき、入力信号１０１の断あるいは変更と判断した
ときホールドオーバ制御の開始を指示するホールドオー
バ制御信号１０７をホールドオーバ回路７へ出力し、正
常状態に復帰したときホールドオーバ制御の解除を指示
するホールドオーバ制御信号１０７をホールドオーバ回
路７へ出力する。
【００４１】ホールドオーバ回路７は、入力信号１０１
が正常状態の時、位相比較器１０から出力された位相比
較結果１１０を記憶位相比較結果１１１として記憶し、
ホールドオーバ制御回路６からホールドオーバ制御の開
始を指示されたとき、ホールドオーバ制御の開始直前に
記憶した記憶位相比較結果１１１を出力するとともにホ
ールドオーバ切替信号１１２を第２のセレクタ１１へ出
力する。また、ホールドオーバ制御回路６からホールド
オーバ制御の解除を指示されたとき、位相比較結果１１
０を記憶位相比較結果１１１に位相合わせ込みを行うた
め、第２の分周器９の分周タイミングを制御する位相制
御信号１１７を出力し、位相比較結果１１０と記憶位相
比較結果１１１との位相差が所定の範囲内となったと
き、記憶位相比較結果１１１から位相比較結果１１０に
戻して出力するようホールドオーバ切替信号１１２を第
２のセレクタ１１へ出力する。
が正常状態の時、位相比較器１０から出力された位相比
較結果１１０を記憶位相比較結果１１１として記憶し、
ホールドオーバ制御回路６からホールドオーバ制御の開
始を指示されたとき、ホールドオーバ制御の開始直前に
記憶した記憶位相比較結果１１１を出力するとともにホ
ールドオーバ切替信号１１２を第２のセレクタ１１へ出
力する。また、ホールドオーバ制御回路６からホールド
オーバ制御の解除を指示されたとき、位相比較結果１１
０を記憶位相比較結果１１１に位相合わせ込みを行うた
め、第２の分周器９の分周タイミングを制御する位相制
御信号１１７を出力し、位相比較結果１１０と記憶位相
比較結果１１１との位相差が所定の範囲内となったと
き、記憶位相比較結果１１１から位相比較結果１１０に
戻して出力するようホールドオーバ切替信号１１２を第
２のセレクタ１１へ出力する。
【００４２】第１の分周器８および第２の分周器９は、
第１のセレクタ５から出力された選択クロック１０８お
よび電圧制御発振器１３から出力された出力クロック１
１５をそれぞれ周波数分周する。
第１のセレクタ５から出力された選択クロック１０８お
よび電圧制御発振器１３から出力された出力クロック１
１５をそれぞれ周波数分周する。
【００４３】位相比較器１０は、第１の分周器８および
第２の分周器９からそれぞれ出力された第１の分周パル
ス１０９と第２の分周パルス１１６との位相を比較し、
位相比較結果１１０を第２のセレクタ１１およびホール
ドオーバ回路７へ出力する。
第２の分周器９からそれぞれ出力された第１の分周パル
ス１０９と第２の分周パルス１１６との位相を比較し、
位相比較結果１１０を第２のセレクタ１１およびホール
ドオーバ回路７へ出力する。
【００４４】第２のセレクタ１１は、ホールドオーバ回
路７から出力されたホールドオーバ切替信号１１２に基
づき、ホールドオーバ状態の時はホールドオーバ回路７
から出力された記憶位相比較結果１１１を選択し、正常
状態の時は位相比較器１０から出力された位相比較結果
１１０を選択し、選択位相比較結果１１３として出力す
る。
路７から出力されたホールドオーバ切替信号１１２に基
づき、ホールドオーバ状態の時はホールドオーバ回路７
から出力された記憶位相比較結果１１１を選択し、正常
状態の時は位相比較器１０から出力された位相比較結果
１１０を選択し、選択位相比較結果１１３として出力す
る。
【００４５】フィルタ１２は、第２のセレクタ１１出力
の選択位相比較結果１１３より不要波を除去する。
の選択位相比較結果１１３より不要波を除去する。
【００４６】電圧制御発振器１３は、フィルタ１２で不
要波を除去された位相比較制御信号１１４により、出力
クロック１１５の周波数が制御される。
要波を除去された位相比較制御信号１１４により、出力
クロック１１５の周波数が制御される。
【００４７】次に、本発明の実施の形態の入力信号監視
動作について、図１、図２および図３を参照して説明す
る。図３は、本実施の形態の入力信号監視動作を示すタ
イミングチャート図である。
動作について、図１、図２および図３を参照して説明す
る。図３は、本実施の形態の入力信号監視動作を示すタ
イミングチャート図である。
【００４８】入力信号１０１の形態として、クロック入
力、クロックと同じ速度のバイポーラデータ入力および
入力断の３つの内容が存在する。
力、クロックと同じ速度のバイポーラデータ入力および
入力断の３つの内容が存在する。
【００４９】まず、入力信号１０１がクロックの場合、
ＴＴＬ変換回路１出力のＴＴＬレベル信号１０２は、レ
ベル変換のしきい値を“０”と“−１”の中間レベルと
したとき、入力信号１０１と同じ周波数であり、さら
に、タイミングパルス２０１を入力信号１０１のクロッ
ク周波数よりも低く、１／２よりも高い周波数としたと
き、タイミングパルス２０１のパルス周期で少なくとも
１回以上ＴＴＬレベル信号１０２の立ち上がりエッジが
存在する。
ＴＴＬ変換回路１出力のＴＴＬレベル信号１０２は、レ
ベル変換のしきい値を“０”と“−１”の中間レベルと
したとき、入力信号１０１と同じ周波数であり、さら
に、タイミングパルス２０１を入力信号１０１のクロッ
ク周波数よりも低く、１／２よりも高い周波数としたと
き、タイミングパルス２０１のパルス周期で少なくとも
１回以上ＴＴＬレベル信号１０２の立ち上がりエッジが
存在する。
【００５０】入力信号監視回路３の第１のＦＦ２１は、
“Ｈ”レベル設定値２０３により、ＴＴＬレベル信号１
０２の立ち上がりエッジで“Ｈ”レベルを出力し、ディ
レイ回路２４から出力されたディレイパルス２０２によ
りリセットされたクロック検出信号２０４を出力する。
“Ｈ”レベル設定値２０３により、ＴＴＬレベル信号１
０２の立ち上がりエッジで“Ｈ”レベルを出力し、ディ
レイ回路２４から出力されたディレイパルス２０２によ
りリセットされたクロック検出信号２０４を出力する。
【００５１】第２のＦＦ２２では、入力されたクロック
検出信号２０４をタイミングパルス２０１でサンプリン
グした結果“Ｈ”レベルが検出されたとき、その後のサ
ンプリングのタイミングで、クロック検出信号２０４が
“Ｈ”レベルとなるため“Ｈ”レベルを継続するサンプ
リング結果２０５を出力する。
検出信号２０４をタイミングパルス２０１でサンプリン
グした結果“Ｈ”レベルが検出されたとき、その後のサ
ンプリングのタイミングで、クロック検出信号２０４が
“Ｈ”レベルとなるため“Ｈ”レベルを継続するサンプ
リング結果２０５を出力する。
【００５２】ＡＮＤゲート２３では、クロック検出信号
２０４とサンプリング結果２０５とを入力し、サンプリ
ング結果２０５が“Ｈ”レベルのため、結果としてクロ
ック検出信号２０４と同じＡＮＤ出力２０６を出力す
る。
２０４とサンプリング結果２０５とを入力し、サンプリ
ング結果２０５が“Ｈ”レベルのため、結果としてクロ
ック検出信号２０４と同じＡＮＤ出力２０６を出力す
る。
【００５３】第３のＦＦ２５では、ＡＮＤ出力２０６を
タイミングパルス２０１でサンプリングしたクロック選
択信号１０５を出力する。このとき、第２のＦＦ２２の
出力と同様に“Ｈ”レベルを継続する出力となる。これ
により、入力信号１０１がクロックであると判断するこ
とができる。
タイミングパルス２０１でサンプリングしたクロック選
択信号１０５を出力する。このとき、第２のＦＦ２２の
出力と同様に“Ｈ”レベルを継続する出力となる。これ
により、入力信号１０１がクロックであると判断するこ
とができる。
【００５４】次に、入力信号１０１がバイポーラデータ
の場合、ＴＴＬ変換回路１出力のＴＴＬレベル信号１０
２は、レベル変換のしきい値を“０”と“−１”の中間
レベルとしたとき、ＡＬＬ“１”のデータ入力に対して
クロック周波数の１／２となり、さらに、タイミングパ
ルス２０１を入力信号１０１の１／２クロック周波数よ
りも高い周波数としたとき、その立ち上がりエッジがタ
イミングパルス２０１の２周期連続で存在することはな
い。
の場合、ＴＴＬ変換回路１出力のＴＴＬレベル信号１０
２は、レベル変換のしきい値を“０”と“−１”の中間
レベルとしたとき、ＡＬＬ“１”のデータ入力に対して
クロック周波数の１／２となり、さらに、タイミングパ
ルス２０１を入力信号１０１の１／２クロック周波数よ
りも高い周波数としたとき、その立ち上がりエッジがタ
イミングパルス２０１の２周期連続で存在することはな
い。
【００５５】入力信号監視回路３の第１のＦＦ２１で
は、“Ｈ”レベル設定値２０３により、ＴＴＬレベル信
号１０２の立ち上がりエッジで“Ｈ”レベルを出力し、
ディレイ回路２４から出力されたディレイパルス２０２
によりリセットされたクロック検出信号２０４を出力す
る。
は、“Ｈ”レベル設定値２０３により、ＴＴＬレベル信
号１０２の立ち上がりエッジで“Ｈ”レベルを出力し、
ディレイ回路２４から出力されたディレイパルス２０２
によりリセットされたクロック検出信号２０４を出力す
る。
【００５６】第２のＦＦ２２では、クロック検出信号２
０４がタイミングパルス２０１でサンプリングされたと
き、クロック検出信号２０４と同様に、タイミングパル
ス２０１周期で連続して“Ｈ”レベル出力になることは
ない。
０４がタイミングパルス２０１でサンプリングされたと
き、クロック検出信号２０４と同様に、タイミングパル
ス２０１周期で連続して“Ｈ”レベル出力になることは
ない。
【００５７】ＡＮＤゲート２３では、クロック検出信号
２０４とサンプリング結果２０５とを入力し、同時に
“Ｈ”レベルのときのみ、“Ｈ”レベルとなるＡＮＤ出
力２０６を出力する。すなわち、“Ｈ”レベルとなるパ
ルス区間は、タイミングパルス２０１からディレイパル
ス２０２までとなる。
２０４とサンプリング結果２０５とを入力し、同時に
“Ｈ”レベルのときのみ、“Ｈ”レベルとなるＡＮＤ出
力２０６を出力する。すなわち、“Ｈ”レベルとなるパ
ルス区間は、タイミングパルス２０１からディレイパル
ス２０２までとなる。
【００５８】第３のＦＦ２５では、ＡＮＤ出力２０６を
タイミングパルス２０１でサンプリングしたクロック選
択信号１０５を出力する。このとき、ＡＮＤ出力２０６
がタイミングパルス２０１のタイミング時点で“Ｌ”レ
ベルとなっているため、クロック選択信号１０５は
“Ｌ”レベルを継続する出力となる。これにより、入力
信号１０１がクロックではないと判断することができ
る。
タイミングパルス２０１でサンプリングしたクロック選
択信号１０５を出力する。このとき、ＡＮＤ出力２０６
がタイミングパルス２０１のタイミング時点で“Ｌ”レ
ベルとなっているため、クロック選択信号１０５は
“Ｌ”レベルを継続する出力となる。これにより、入力
信号１０１がクロックではないと判断することができ
る。
【００５９】また、入力信号１０１がバイポーラデータ
のＡＬＬ“１”でない場合には、ＴＴＬレベル信号１０
２の周波数はクロック周波数の１／２よりもさらに低く
なるため、ＡＬＬ“１”の場合と同様に、クロック選択
信号１０５は“Ｌ”レベルを継続する出力となる。した
がって、入力信号１０１がクロックではないと判断する
ことができる。
のＡＬＬ“１”でない場合には、ＴＴＬレベル信号１０
２の周波数はクロック周波数の１／２よりもさらに低く
なるため、ＡＬＬ“１”の場合と同様に、クロック選択
信号１０５は“Ｌ”レベルを継続する出力となる。した
がって、入力信号１０１がクロックではないと判断する
ことができる。
【００６０】続いて、入力信号１０１が断の場合には、
ＴＴＬレベル信号１０２に立ち上がりエッジが存在しな
いため、クロック検出信号２０４が“Ｌ”レベル出力と
なることにより、サンプリング結果２０５、ＡＮＤ出力
２０６およびクロック選択信号１０５のいずれも“Ｌ”
レベルを継続する出力となる。これにより、入力信号１
０１がクロックではないと判断することができる。
ＴＴＬレベル信号１０２に立ち上がりエッジが存在しな
いため、クロック検出信号２０４が“Ｌ”レベル出力と
なることにより、サンプリング結果２０５、ＡＮＤ出力
２０６およびクロック選択信号１０５のいずれも“Ｌ”
レベルを継続する出力となる。これにより、入力信号１
０１がクロックではないと判断することができる。
【００６１】また、入力信号１０１が断の場合には、Ｂ
／Ｕ変換回路２は、ＡＬＬ“０”となるユニポーラデー
タ１０４を出力する。
／Ｕ変換回路２は、ＡＬＬ“０”となるユニポーラデー
タ１０４を出力する。
【００６２】入力信号断検出回路４は、入力信号監視回
路３から出力されたクロック選択信号１０５に従い、入
力信号１０１がクロックではないと判定されると、Ｂ／
Ｕ変換回路２から出力された抽出クロック１０３の周期
でユニポーラデータ１０４を監視し、ｎ回（ｎは自然
数）連続して“０”を検出した場合に、入力断と判断
し、アラーム信号１０６をホールドオーバ制御回路６へ
出力する。
路３から出力されたクロック選択信号１０５に従い、入
力信号１０１がクロックではないと判定されると、Ｂ／
Ｕ変換回路２から出力された抽出クロック１０３の周期
でユニポーラデータ１０４を監視し、ｎ回（ｎは自然
数）連続して“０”を検出した場合に、入力断と判断
し、アラーム信号１０６をホールドオーバ制御回路６へ
出力する。
【００６３】次に、電圧制御発振器の出力クロックが入
力信号に同期した状態の動作について説明する。
力信号に同期した状態の動作について説明する。
【００６４】入力信号１０１がクロックである場合で
は、第１のセレクタ５は、入力信号監視回路３から出力
されたクロック選択信号１０５に基づき、ＴＴＬ変換回
路１で入力信号１０１からＴＴＬレベルに変換されたＴ
ＴＬレベル信号１０２を選択クロック１０８として出力
する。
は、第１のセレクタ５は、入力信号監視回路３から出力
されたクロック選択信号１０５に基づき、ＴＴＬ変換回
路１で入力信号１０１からＴＴＬレベルに変換されたＴ
ＴＬレベル信号１０２を選択クロック１０８として出力
する。
【００６５】入力信号１０１がバイポーラデータの場合
では、第１のセレクタ５は、クロック選択信号１０５に
基づき、Ｂ／Ｕ変換回路２で入力信号１０１から抽出さ
れた抽出クロック１０３を選択クロック１０８として出
力する。
では、第１のセレクタ５は、クロック選択信号１０５に
基づき、Ｂ／Ｕ変換回路２で入力信号１０１から抽出さ
れた抽出クロック１０３を選択クロック１０８として出
力する。
【００６６】位相比較器１０は、第１のセレクタ５から
出力された選択クロック１０８を第１の分周器８で分周
した第１の分周パルス１０９と電圧制御発振器１３の出
力クロック１１５を第２の分周器９で分周した第２の分
周パルス１１６とのそれぞれの位相を比較し、位相比較
結果１１０を第２のセレクタ１１へ出力する。
出力された選択クロック１０８を第１の分周器８で分周
した第１の分周パルス１０９と電圧制御発振器１３の出
力クロック１１５を第２の分周器９で分周した第２の分
周パルス１１６とのそれぞれの位相を比較し、位相比較
結果１１０を第２のセレクタ１１へ出力する。
【００６７】第２のセレクタ１１は、ホールドオーバ切
替信号１１２に基づき、正常状態では位相比較器１０か
ら出力された位相比較結果１１０を選択し、選択位相比
較結果１１３として出力する。
替信号１１２に基づき、正常状態では位相比較器１０か
ら出力された位相比較結果１１０を選択し、選択位相比
較結果１１３として出力する。
【００６８】電圧制御発振器１３は、この選択位相比較
結果１１３により周波数が制御された出力クロック１１
５を出力する。この制御により、入力信号１０１に同期
した出力クロック１１５を得ることができる。
結果１１３により周波数が制御された出力クロック１１
５を出力する。この制御により、入力信号１０１に同期
した出力クロック１１５を得ることができる。
【００６９】次に、入力信号の状態が変化したときのホ
ールドオーバ動作について説明する。
ールドオーバ動作について説明する。
【００７０】ホールドオーバ制御回路６は、クロック選
択信号１０５とアラーム信号１０６とに基づき、入力信
号１０１の断あるいは入力信号１０１がクロックとバイ
ポーラデータとの間で変更されたと判断したとき、ホー
ルドオーバ制御信号１０７をホールドオーバ回路７へ出
力する。
択信号１０５とアラーム信号１０６とに基づき、入力信
号１０１の断あるいは入力信号１０１がクロックとバイ
ポーラデータとの間で変更されたと判断したとき、ホー
ルドオーバ制御信号１０７をホールドオーバ回路７へ出
力する。
【００７１】ホールドオーバ回路７は、位相比較器１０
から出力された位相比較結果１１０を記憶しており、ホ
ールドオーバ制御信号１０７によりホールドオーバ制御
の開始を指示されると、ホールドオーバ制御の開始直前
に記憶した記憶位相比較結果１１１とホールドオーバ切
替信号１１２とを、ともに第２のセレクタ１１へ出力す
る。
から出力された位相比較結果１１０を記憶しており、ホ
ールドオーバ制御信号１０７によりホールドオーバ制御
の開始を指示されると、ホールドオーバ制御の開始直前
に記憶した記憶位相比較結果１１１とホールドオーバ切
替信号１１２とを、ともに第２のセレクタ１１へ出力す
る。
【００７２】第２のセレクタ１１は、ホールドオーバ切
替信号１１２に従い、位相比較結果１１０から記憶位相
比較結果１１１に切り替えた選択位相比較結果１１３を
出力する。
替信号１１２に従い、位相比較結果１１０から記憶位相
比較結果１１１に切り替えた選択位相比較結果１１３を
出力する。
【００７３】電圧制御発振器１３は、入力される選択位
相比較結果１１３として記憶位相比較結果１１１に切り
替えられたことにより、位相変動を生じることなく、入
力信号１０１の断あるいは変更直前の正常状態を維持し
た出力クロック１１５を出力する。
相比較結果１１３として記憶位相比較結果１１１に切り
替えられたことにより、位相変動を生じることなく、入
力信号１０１の断あるいは変更直前の正常状態を維持し
た出力クロック１１５を出力する。
【００７４】また、ホールドオーバ制御回路６は、クロ
ック選択信号１０５あるいはアラーム信号１０６に基づ
き、ホールドオーバ制御中に正常状態に復帰したと判断
した場合、ホールドオーバ解除動作を指示するホールド
オーバ制御信号１０７をホールドオーバ回路７へ出力す
る。
ック選択信号１０５あるいはアラーム信号１０６に基づ
き、ホールドオーバ制御中に正常状態に復帰したと判断
した場合、ホールドオーバ解除動作を指示するホールド
オーバ制御信号１０７をホールドオーバ回路７へ出力す
る。
【００７５】ホールドオーバ回路７は、ホールドオーバ
制御信号１０７によりホールドオーバ制御の解除を指示
されると、位相比較器１０出力の位相比較結果１１０を
記憶位相比較結果１１１に位相の合わせ込みを行うた
め、分周タイミングを制御する位相制御信号１１７を第
２の分周器９へ出力する。分周タイミングが制御された
結果、位相比較結果１１０と記憶位相比較結果１１１と
の位相差が所定の範囲内となったとき、ホールドオーバ
切替信号１１２を第２のセレクタ１１へ出力する。
制御信号１０７によりホールドオーバ制御の解除を指示
されると、位相比較器１０出力の位相比較結果１１０を
記憶位相比較結果１１１に位相の合わせ込みを行うた
め、分周タイミングを制御する位相制御信号１１７を第
２の分周器９へ出力する。分周タイミングが制御された
結果、位相比較結果１１０と記憶位相比較結果１１１と
の位相差が所定の範囲内となったとき、ホールドオーバ
切替信号１１２を第２のセレクタ１１へ出力する。
【００７６】第２のセレクタ１１は、ホールドオーバ切
替信号１１２に従い、記憶位相比較結果１１１から位相
比較結果１１０に切り替えた選択位相比較結果１１３を
出力する。
替信号１１２に従い、記憶位相比較結果１１１から位相
比較結果１１０に切り替えた選択位相比較結果１１３を
出力する。
【００７７】電圧制御発振器１３は、入力される選択位
相比較結果１１３として記憶位相比較結果１１１に位相
の合わせ込みが行われた位相比較結果１１０に切り替え
られたことにより、入力信号１０１の断あるいは変更直
前の正常状態を維持し、位相変動を最小限に抑えた出力
クロック１１５を出力することができる。
相比較結果１１３として記憶位相比較結果１１１に位相
の合わせ込みが行われた位相比較結果１１０に切り替え
られたことにより、入力信号１０１の断あるいは変更直
前の正常状態を維持し、位相変動を最小限に抑えた出力
クロック１１５を出力することができる。
【００７８】次に、本発明の他の実施例について説明す
る。図４は、本発明のクロック供給装置の他の実施の形
態を示すブロック図である。
る。図４は、本発明のクロック供給装置の他の実施の形
態を示すブロック図である。
【００７９】図４を参照すると、図１に示す構成に加え
て、第１のセレクタ５出力に周波数監視回路１４が設け
られている。周波数監視回路１４は、選択クロック１０
８の周波数を監視し、入力信号１０１として入力される
べき周波数と実際に入力された信号の周波数差が一定以
上離れた場合、周波数アラーム信号１１８をホールドオ
ーバ制御回路６へ出力する。
て、第１のセレクタ５出力に周波数監視回路１４が設け
られている。周波数監視回路１４は、選択クロック１０
８の周波数を監視し、入力信号１０１として入力される
べき周波数と実際に入力された信号の周波数差が一定以
上離れた場合、周波数アラーム信号１１８をホールドオ
ーバ制御回路６へ出力する。
【００８０】ホールドオーバ制御回路６は、周波数アラ
ーム信号１１８に基づき、ホールドオーバ回路７にホー
ルドオーバ切替信号１１２を出力し、ホールドオーバ制
御を行う。これにより、出力クロック１１５が周波数の
ずれた入力信号１０１に誤同期することを防ぎ、信頼性
を向上させることができる。
ーム信号１１８に基づき、ホールドオーバ回路７にホー
ルドオーバ切替信号１１２を出力し、ホールドオーバ制
御を行う。これにより、出力クロック１１５が周波数の
ずれた入力信号１０１に誤同期することを防ぎ、信頼性
を向上させることができる。
【００８１】
【発明の効果】以上説明したように、本発明のクロック
供給装置によれば、入力信号がクロックまたはバイポー
ラデータのいずれかを監視する入力信号監視手段と、入
力信号の断を検出する入力信号断検出手段と、入力信号
の断あるいは変更時に出力クロックの位相変動を防ぐホ
ールドオーバ制御手段とを備えることにより、入力信号
がクロック、バイポーラデータまたは入力信号断のいず
れの状態に対して、また、入力信号の変更時に対して
も、出力クロックの誤同期および位相変動を防止できる
という効果がある。
供給装置によれば、入力信号がクロックまたはバイポー
ラデータのいずれかを監視する入力信号監視手段と、入
力信号の断を検出する入力信号断検出手段と、入力信号
の断あるいは変更時に出力クロックの位相変動を防ぐホ
ールドオーバ制御手段とを備えることにより、入力信号
がクロック、バイポーラデータまたは入力信号断のいず
れの状態に対して、また、入力信号の変更時に対して
も、出力クロックの誤同期および位相変動を防止できる
という効果がある。
【図１】本発明のクロック供給装置の一つの実施の形態
を示すブロック図である。
を示すブロック図である。
【図２】図１に示す入力信号監視回路の１例を示すブロ
ック図である。
ック図である。
【図３】本実施の形態の入力信号監視動作を示すタイミ
ングチャート図である。
ングチャート図である。
【図４】本発明のクロック供給装置の他の実施の形態を
示すブロック図である。
示すブロック図である。
１ ＴＴＬ変換回路
２ Ｂ／Ｕ変換回路
３ 入力信号監視回路
４ 入力信号断検出回路
５ 第１のセレクタ
６ ホールドオーバ制御回路
７ ホールドオーバ回路
８ 第１の分周器
９ 第２の分周器
１０ 位相比較器
１１ 第２のセレクタ
１２ フィルタ
１３ 電圧制御発振器
１４ 周波数監視回路
２１、２２、２５ Ｄフリップフロップ
２３ ＡＮＤゲート
２４ ディレイ回路
２６ タイミングパルス生成回路
１０１ 入力信号
１１５ 出力クロック
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｌ 7/033 Ｇ０６Ｆ 1/04 ３２０Ａ
Ｈ０４Ｌ 7/02 Ｂ
(56)参考文献 特開2000−31952（ＪＰ，Ａ)
特開 平10−303876（ＪＰ，Ａ)
特開 平10−70460（ＪＰ，Ａ)
特開 平４−13280（ＪＰ，Ａ)
特開 平７−162403（ＪＰ，Ａ)
特開 平７−264249（ＪＰ，Ａ)
特開 平４−306918（ＪＰ，Ａ)
特開 平５−304468（ＪＰ，Ａ)
特開2001−237694（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03L 7/06 - 7/14
H04L 7/02
H04J 3/00
Claims (9)
- 【請求項１】 クロック若しくはクロックと同じ速度の
バイポーラデータの入力信号に位相同期した出力クロッ
クを出力するクロック供給装置において、入力信号をＴ
ＴＬレベルに変換するＴＴＬ変換手段と、入力信号のバ
イポーラデータから変換したユニポーラデータおよび抽
出したクロックを出力するＢ／Ｕ変換手段と、前記入力
信号がクロックかバイポーラデータかを監視する入力信
号監視手段と、前記入力信号の断を検出する入力信号断
検出手段と、前記入力信号監視手段の監視結果により前
記ＴＴＬ変換手段出力若しくは前記Ｂ／Ｕ変換手段出力
を選択する選択手段と、該選択手段出力と前記出力クロ
ックとを位相比較する位相比較手段と、前記入力信号の
断あるいは変更時に前記出力クロックの位相変動を防ぐ
ホールドオーバ制御手段とを備え、前記入力信号監視手
段が、ＴＴＬレベルに変換された前記入力信号を、所定
のパルス信号と該パルス信号を遅延させたディレイパル
ス信号とを用いてサンプリングし、前記入力信号がクロ
ックの場合とバイポーラデータの場合とで“Ｈ”レベル
あるいは“Ｌ”レベルを区別して出力することにより、
前記入力信号を監視することを特徴とするクロック供給
装置。 - 【請求項２】 前記入力信号断検出手段は、前記入力信
号監視手段が前記入力信号をバイポーラデータと判定し
たとき、前記Ｂ／Ｕ変換手段から出力された前記抽出し
たクロックを用いて前記変換したユニポーラデータをサ
ンプリングし、“Ｈ”レベルまたは“Ｌ”レベルを複数
回連続して検出することにより、前記入力信号の断を検
出することを特徴とする請求項１記載のクロック供給装
置。 - 【請求項３】 前記ホールドオーバ制御手段は、前記位
相比較手段の出力を記憶し、前記入力信号監視手段およ
び前記入力信号断検出手段の出力結果に基づき、前記入
力信号の断または変更と判断したとき、前記入力信号の
断または変更と判断した直前に記憶した前記位相比較手
段の出力を、前記位相比較手段の出力に替えて出力し、
前記入力信号監視手段および前記入力信号断検出手段の
出力結果に基づき、前記入力信号の断または変更過程か
ら正常状態に復帰したことを判断したとき、前記位相比
較手段の出力を前記記憶した前記位相比較手段の出力に
位相の合わせ込みを行った後、前記直前に記憶した前記
位相比較手段の出力から前記位相比較手段の出力に戻し
て出力することにより、前記出力クロックの位相変動を
防ぐホールドオーバ制御を行うことを特徴とする請求項
１又は２記載のクロック供給装置。 - 【請求項４】 前記ホールドオーバ制御手段は、前記選
択手段出力に設けられた周波数監視手段が、前記選択手
段出力の周波数が所定の範囲を越えたときに出力する周
波数アラーム信号に基づき、前記ホールドオーバ制御を
行うことを特徴とする請求項１又は３記載のクロック供
給装置。 - 【請求項５】 クロック若しくはクロックと同じ速度の
バイポーラデータの入力信号をＴＴＬレベルに変換する
ＴＴＬ変換回路と、前記入力信号がバイポーラデータの
ときクロック成分の抽出およびユニポーラデータへの変
換を行うＢ／Ｕ変換回路と、前記ＴＴＬ変換回路出力に
基づき、前記入力信号がクロックであるか否かを監視す
る入力信号監視回路と、前記入力信号がクロックではな
い場合に、前記Ｂ／Ｕ変換回路の出力結果により前記入
力信号の断を検出する入力信号断検出回路と、前記入力
信号監視回路出力により前記ＴＴＬ変換回路出力および
前記Ｂ／Ｕ変換回路出力のどちらかを選択する第１のセ
レクタと、前記第１のセレクタ出力を周波数分周する第
１の分周器と、出力クロックを周波数分周する第２の分
周器と、前記第１の分周器および前記第２の分周器のそ
れぞれの出力の位相を比較する位相比較器と、前記入力
信号監視回路出力および前記入力信号断検出回路出力に
基づき、前記入力信号の断あるいは変更と判断したとき
ホールドオーバ制御の開始を指示し、正常状態に復帰し
たときホールドオーバ制御の解除を指示するホールドオ
ーバ制御回路と、前記位相比較器出力を記憶してホール
ドオーバ制御のときに出力し、ホールドオーバ制御が解
除されたとき前記位相比較器出力を記憶した前記位相比
較器出力に位相の合わせ込みを行うため前記第２の分周
器の分周タイミングを制御するホールドオーバ回路と、
該ホールドオーバ回路出力に基づき該ホールドオーバ回
路出力または前記位相比較器出力のいずれかを選択する
第２のセレクタと、不要波を除去するフィルタと、前記
フィルタ出力により制御された前記出力クロックを出力
する電圧制御発振器と、より構成されることを特徴とす
るクロック供給装置。 - 【請求項６】 前記入力信号監視回路は、タイミングパ
ルスを出力するタイミングパルス生成回路と、前記タイ
ミングパルスを遅延しディレイパルスを出力するディレ
イ回路と、前記ＴＴＬ変換回路出力の立ち上がりで
“Ｈ”レベル、前記ディレイパルスでリセットされるク
ロック検出信号を出力する第１のＤフリップフロップ
（以下ＦＦと略す）と、前記クロック検出信号を前記タ
イミングパルスでサンプリングしたサンプリング結果を
出力する第２のＦＦと、前記クロック検出信号と前記サ
ンプリング結果との論理積を出力するＡＮＤゲートと、
前記ＡＮＤゲート出力を前記タイミングパルスでサンプ
リングしたクロック選択信号を出力する第３のＦＦと、
より構成されることを特徴とする請求項５記載のクロッ
ク供給装置。 - 【請求項７】 前記タイミングパルス生成回路は、前記
入力信号のクロック周波数よりも低く、前記入力信号の
１／２クロック周波数よりも高い周波数の前記タイミン
グパルスを出力することを特徴とする請求項６記載のク
ロック供給装置。 - 【請求項８】 前記ホールドオーバ回路は、前記入力信
号が正常状態の時、前記位相比較器出力を記憶位相比較
結果として記憶し、前記ホールドオーバ制御回路からホ
ールドオーバ制御の開始を指示されたとき、前記ホール
ドオーバ制御の開始直前に記憶した記憶位相比較結果を
出力するとともにホールドオーバ切替信号を前記第２の
セレクタへ出力し、前記ホールドオーバ制御回路からホ
ールドオーバ制御の解除を指示されたとき、前記位相比
較器出力を前記記憶位相比較結果に位相合わせ込みを行
うため、前記第２の分周器の分周タイミングを制御する
位相制御信号を出力し、前記位相比較器出力と前記記憶
位相比較結果との位相差が所定の範囲内となったとき、
前記記憶位相比較結果の出力から前記位相比較器出力に
戻して出力するよう前記ホールドオーバ切替信号を前記
第２のセレクタへ出力することを特徴とする請求項５記
載のクロック供給装置。 - 【請求項９】 前記ホールドオーバ制御回路は、前記第
１のセレクタ出力に設けられた周波数監視回路から出力
された周波数アラーム信号、前記入力信号監視回路から
出力されたクロック選択信号および前記入力信号断検出
回路から出力されたアラーム信号に基づき、前記入力信
号の断あるいは変更と判断したときホールドオーバ制御
の開始を指示し、正常状態に復帰したときホールドオー
バ制御の解除を指示することを特徴とする請求項５又は
８記載のクロック供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327129A JP3518503B2 (ja) | 2000-10-26 | 2000-10-26 | クロック供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327129A JP3518503B2 (ja) | 2000-10-26 | 2000-10-26 | クロック供給装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002135115A JP2002135115A (ja) | 2002-05-10 |
| JP3518503B2 true JP3518503B2 (ja) | 2004-04-12 |
Family
ID=18804216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327129A Expired - Fee Related JP3518503B2 (ja) | 2000-10-26 | 2000-10-26 | クロック供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3518503B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6720671B2 (ja) * | 2016-04-25 | 2020-07-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
-
2000
- 2000-10-26 JP JP2000327129A patent/JP3518503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002135115A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| KR20000051784A (ko) | 지연동기루프 및 이에 대한 제어방법 | |
| JP4020701B2 (ja) | データ復元回路及び方法 | |
| US5197086A (en) | High speed digital clock synchronizer | |
| US20020027966A1 (en) | Digital PLL device and digital PBX using the same | |
| JP4079733B2 (ja) | 位相同期ループ回路 | |
| KR100297155B1 (ko) | 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법 | |
| JP3518503B2 (ja) | クロック供給装置 | |
| US5461345A (en) | Frequency synchronous circuit for reducing transition period from power on state to stable state | |
| JPS5957530A (ja) | 位相同期回路 | |
| JP3132657B2 (ja) | クロック切替回路 | |
| JP2970843B2 (ja) | Ｐｌｌ回路 | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JP3001836B2 (ja) | ディジタル位相同期回路 | |
| JP2842784B2 (ja) | Ｐｌｌ回路 | |
| JP3446725B2 (ja) | クロック供給装置およびクロック供給方法 | |
| JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| JP2949310B2 (ja) | クロック供給装置及び通信ネットワークシステム | |
| JPH07273643A (ja) | 位相同期回路 | |
| JP3500985B2 (ja) | クロック系切替回路 | |
| JP2982860B2 (ja) | クロック抽出回路 | |
| KR100194753B1 (ko) | 디지탈 위상고정루프(dpll)를 이용한 비동기 데이타 동기식 변환장치 및 그 방법 | |
| KR0121155Y1 (ko) | 망 동기장치의 신호 불연속 방지회로 | |
| JPH06104887A (ja) | 位相同期回路の入力クロック瞬断時の位相変動抑止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |