JP2002353807A - 周波数同期装置および周波数同期制御方法 - Google Patents

周波数同期装置および周波数同期制御方法

Info

Publication number
JP2002353807A
JP2002353807A JP2001160421A JP2001160421A JP2002353807A JP 2002353807 A JP2002353807 A JP 2002353807A JP 2001160421 A JP2001160421 A JP 2001160421A JP 2001160421 A JP2001160421 A JP 2001160421A JP 2002353807 A JP2002353807 A JP 2002353807A
Authority
JP
Japan
Prior art keywords
control
value
frequency
clock
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001160421A
Other languages
English (en)
Other versions
JP3542978B2 (ja
Inventor
Naoki Kuwajima
直樹 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2001160421A priority Critical patent/JP3542978B2/ja
Priority to US10/153,648 priority patent/US6801093B2/en
Priority to EP02011759A priority patent/EP1265365A3/en
Publication of JP2002353807A publication Critical patent/JP2002353807A/ja
Application granted granted Critical
Publication of JP3542978B2 publication Critical patent/JP3542978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/105Resetting the controlled oscillator when its frequency is outside a predetermined limit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】従来、同期クロックが変化したときに基準クロ
ックに再同期させる周波数同期装置では、基準クロック
が悪化した場合電圧制御発振器の電圧値が同期時の値に
再設定されてしまうため、ホールドオーバー状態になら
ず、同期クロックが変動した基準クロックに一致してし
まう問題があった。 【解決手段】本発明では、予め高安定発振器のクロック
に基づく制御電圧範囲を保持しておき、基準クロックと
同期制御する制御値(制御電圧値)を定期的にメモリに
書き込み、この制御値に基づき、定められた周波数制御
範囲に対応する制御電圧の範囲を補正する。このため、
基準クロックや電圧制御発振器の経時変化に対応でき、
安定して同期クロックを出力できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基準クロックに同
期したクロックをデジタルPLL(Phase・Loc
ked・Loop)方式により生成する装置及び方法に
関する。
【0002】
【従来の技術】従来の周波数同期方式では、基準クロッ
クの安定度が悪くなった場合、基準クロックに追従して
電圧制御発振器(VCXO)の出力周波数の安定度も悪
化した。この問題点を解決するため、図6に示される装
置が知られている。この装置では、電圧制御発振器5の
出力する同期クロック109を分岐し、分周回路7にて
分周し、位相比較回路4にて分周回路出力105と基準
クロック103と比較する。周波数調整演算回路1は位
相比較回路4から位相差データ106を受け、その位相
差をゼロにするように制御し、その制御値107を変換
回路3に送り、変換回路3は制御電圧108を電圧制御
発振器5に送り、電圧制御発振器5は該電圧に対応する
同期クロック109を出力する。この装置では、さらに
高安定発振器52が周波数調整演算回路1に接続し、基
準クロックをモニタして該装置の出力する同期クロック
の基準クロックへの追従を制限している。
【0003】また、特開平5−268078号公報で
は、基準クロックとVCOクロックが同期したときの電
圧値を保持して、基準クロックとVCOの周波数差が引
き込み範囲を超えた場合に、保持していた電圧値に切替
えて位相同期させる構成を開示している。この構成によ
り、周波数同期が外れたとき再同期の復旧を早くするこ
とができる。
【0004】
【発明が解決しようとする課題】しかし、前者の例で
は、高安定発振器52を必要とするため、回路規模が大
きくなり、かつ高価なものになる。また後者の装置で
は、同期クロックが変化したときに基準クロックに再同
期させるための手段なので、基準クロックが悪化した場
合、保持している電圧値に設定され、VCOの電圧値が
同期時の値に再設定されてしまうため、ホールドオーバ
ー状態にならず、同期クロックの周波数が保持していた
同期時の周波数に変動してしまう。つまり同期クロック
が変動した基準クロックに一致してしまう。
【0005】本発明はこれらの問題点を解決し、基準ク
ロックの周波数が変動し、さらに電圧制御発振器の特性
に経時変化があっても、安定した同期クロックを出力す
ることができる周波数同期装置および装置を提供するこ
とにある。
【0006】
【課題を解決するための手段】本発明の第1の周波数同
期装置は、基準クロックに同期する同期クロックを出力
する周波数同期装置であって、切替信号によって高安定
クロックと基準クロックのいずれかを選択して出力する
切替スイッチと、同期クロックを分周する分周回路と、
該分周回路の出力クロックと前記切替スイッチの出力ク
ロックとの位相差を検出し該位相差値を出力する位相比
較回路と、該位相比較回路の出力する位相差値をゼロと
するよう同期制御を行いこのときの制御値を出力する周
波数調整演算回路と、周波数調整演算回路の出力する制
御値を保持するメモリと、周波数調整演算回路の出力す
る制御値を制御電圧値に変換する変換回路と、該制御電
圧値に基づき同期クロックを出力する電圧制御発振器を
備える。上記メモリは、切替信号により高安定クロック
が選択されるとき前記周波数調整演算回路が出力する制
御値と、該高安定クロックの周波数が所定値だけ大きい
周波数の場合および該所定値だけ小さい周波数の場合に
前記周波数調整演算回路が出力するそれぞれの制御値を
保持することができる。
【0007】本発明の第2の周波数同期装置は、基準ク
ロックに同期する同期クロックを出力する周波数同期装
置において、前記同期クロックを分周する分周回路と、
該分周回路の出力クロックと基準クロックとの位相差を
検出し該位相差値を出力する位相比較回路と、該位相比
較回路の出力する位相差値をゼロとするよう同期制御を
行いこのときの制御値を出力する周波数調整演算回路
と、該周波数調整演算回路の出力する所定の制御値を保
持するメモリと、周波数調整演算回路の出力する制御値
を制御電圧値に変換する変換回路と、制御電圧値に基づ
き同期クロックを出力する電圧制御発振器を備える。メ
モリは、前記基準クロックの代わりに高安定クロックが
位相比較回路に入力するとき、前記周波数調整演算回路
が出力する制御値と、前記高安定クロックの周波数が所
定値だけ大きい周波数の場合および該所定値だけ小さい
周波数の場合に前記周波数調整演算回路が出力するそれ
ぞれの制御値を保持することができる。
【0008】本発明の周波数同期制御方法は、電圧制御
発振器を制御して基準クロックに同期する同期クロック
を出力する周波数同期制御方法であって、同期クロック
と基準クロックとの位相差を検出し、該位相差をゼロと
するように同期制御し、そのときの制御値に基づき電圧
制御発振器を制御し、また前記制御値をメモリに保持す
る。この方法では、基準クロックに代わる高安定クロッ
クと同期クロックとの位相差値をゼロとするような制御
値と、前記高安定クロックの周波数を所定値だけ大きい
周波数と該所定値だけ小さい周波数とした場合に前記同
期クロックとの位相差値をそれぞれゼロとする2つの制
御値を予めメモリに保持しておく。また、同期クロック
と基準クロックとの位相差をゼロとするように同期制御
するとき、該位相差値をゼロとする制御値が前記2つの
制御値をそれぞれ上下限値とする制御範囲内の値である
かを判定し、該制御範囲内の値のときは前記位相差値を
ゼロとする同期制御を行い、前記制御範囲外の値のとき
は前回の制御値をそのまま用いる。
【0009】また前記同期クロックと基準クロックとの
位相差をゼロとする同期制御の結果メモリに保持された
制御値に基づき、該制御値を中心とする電圧制御発振器
の制御範囲を前記予めメモリに保持された2つの制御値
をそれぞれ上下限値とする制御範囲と一致するように補
正し、新たな上下限値に対応する制御値をメモリに保持
することができる。さらに、前記同期クロックと基準ク
ロックとの位相差をゼロとするように同期制御すると
き、該位相差値をゼロとする制御値が前記新たな上下限
値に基づく制御範囲内の値であるかを判定し、該制御範
囲内の値のときは前記位相差値をゼロとする同期制御を
行い、前記制御範囲外の値のときは前回の制御値をその
まま用いることができる。
【0010】上記本発明により、基準クロックの安定度
が悪化し、さらに電圧制御発振器が経時変化した場合
に、所定範囲内にて安定した同期クロックの出力を行う
ことができる。
【0011】
【発明の実施の形態】図1は本発明の周波数同期装置の
構成例を示すブロック図である。この装置は、モード切
替信号101により、入力する高安定発振器からのクロ
ック102と基準クロック103のいずれかを選択し出
力する切替スイッチ6を備える。さらに、この切替スイ
ッチ6の出力するREFクロック104と分周クロック
105が入力し、位相差を検出して位相差データ106
を出力する位相比較回路4を備える。位相比較回路4の
後段に設置される周波数調整演算回路1には、モード切
替信号101が入力される。また周波数調整演算回路1
には、メモリ2が接続している。モード切替信号101
が高安定発振器からのクロック102を選択する調整モ
ードの場合、周波数調整演算回路1は入力される位相差
データ106の位相差値をゼロに同期制御し、その制御
値をメモリ2に書き込む。またこの調整モードのとき、
高安定発振器のクロック102の周波数を所定値だけ大
きくしたとき及び同じ所定値だけ小さくしたときの同期
クロックとの位相差をゼロにするそれぞれの同期制御値
(±F制御値)もメモリ2に書き込む。上記モード切替
信号101が基準クロック103を選択する運用モード
の場合、周波数調整演算回路1は同期クロックに同期制
御を行い制御値107を出力し、またその制御値をメモ
リ2または図示しない別のメモリに保持する。制御値1
07を受ける変換回路3は、制御値107をデジタルレ
ベルからアナログレベルに変換し制御電圧値108とし
て電圧制御発振器108へ出力する。電圧制御発振器1
08はこの制御電圧値108に対応する同期クロック1
09を出力する。分周回路7は分岐された同期クロック
109を分周し、分周クロック105を位相比較回路4
に送る。
【0012】次に、上記周波数同期装置の動作について
説明する。まず、モード切替信号101を調整モードに
設定する。このとき切替スイッチ6はREFクロック1
04として、高安定発振器のクロック102(周波数f
0)を位相比較回路4に出力する。位相比較回路4は、
分周回路7の出力する分周クロック105と高安定発振
器のクロック102の位相比較を行い位相差データ10
6を周波数調整演算回路1に出力する。周波数調整演算
回路1は、上記モード切替信号101を受信しており、
入力する位相差データ106から、高安定発振器のクロ
ック102と分周回路7の出力する分周クロック105
の位相差をゼロとなるように制御する。このときの制御
値は変換回路3で制御電圧108に変換され、該制御電
圧108に基づき電圧制御発振器5が同期クロック10
9を出力する。また周波数調整演算回路1は、この同期
制御値をメモリ2に書き込む。
【0013】次に、上記調整モードにおいて、高安定発
振器のクロック102の周波数を上記周波数から所定値
だけ高く設定する。このときも上述の同様の同期制御が
行われる。位相比較回路4は位相差データ106を周波
数調整演算回路1に送り、周波数調整演算回路1はこの
所定値だけ高い周波数の高安定発振器のクロック102
と分周クロック105の位相差をゼロとなるように制御
する。このときの制御値(+F制御値)によって電圧制
御発振器5が制御され、また該制御値(+F制御値)は
メモリ2に書き込まれる。さらに、高安定発振器のクロ
ック102の周波数を上記周波数(f0)から上記所定
値と同じだけ低く設定する。この場合も位相比較回路4
と周波数調整演算回路1は、同様の同期制御を行い、そ
のときの制御値(−F制御値)はメモリ2に書き込まれ
る。このときの+F制御値と−F制御値を上下限とする
範囲(すなわちこれらの制御値に対応する電圧制御発振
器5の制御電圧の範囲)が、本発明の周波数同期装置の
制御範囲としてメモリ2に設定される。
【0014】次に、モード切替信号101を運用モード
(実際にユーザが本装置を使用する場合)に設定する。
この動作の例を図2のフローチャートで示す。このとき
切替スイッチ6はREFクロック104として、基準ク
ロック103を位相比較回路4に出力する。この周波数
同期装置を立ち上げるとき、周波数調整演算回路1は、
予め高安定発振器のクロック102(周波数f0)を用
いて同期制御されメモリ2に書き込まれている制御値に
基づき電圧制御発振器5を起動させる。さらに同期制御
のため、周波数調整演算回路1は、制御値107を決定
するための最小制御ステップ値ΔFを計算する(ステッ
プS1)。ΔFは制御値を制御電圧値に変換する変換回
路3の精度と調整精度などに依存するが、基本的に制御
範囲に比べて非常に小さい値とする。最小制御ステップ
値ΔFは上述の調整モードのときに計算してメモリ2に
書き込んでおくこともできる。次に周波数調整演算回路
1は、入力された位相差データ106が+F制御値から
−F制御値の範囲内であるかどうか(該位相差をゼロに
制御する制御値がこの範囲内か)を検出、判断する(ス
テップS2)。制御範囲外の場合は、制御を保留して前
回の制御値の状態をホールドオーバーとし(ステップ
6)、制御範囲か否かの判断の状態に戻る。また制御範
囲内の場合は、最小制御ステップ値ΔFの値を用いて位
相差データ106がゼロになるように同期制御を行う
(ステップS3)。これにより外部からの基準クロック
103の周波数に同期クロック109が一致することに
なる。周波数調整演算回路1は、このときの同期制御値
を定期的にメモリ2または図示しない別のメモリに書き
込む(ステップS4)。この定期的にメモリに書き込ま
れた同期制御値に基づき、この制御値を中心にした制御
電圧範囲を変更する。すなわち実際に基準クロック10
3と同期制御する制御値を中心にしてその制御範囲が、
メモリ2に書き込まれている+F制御値と−F制御値で
設定された制御範囲となるように新たな制御範囲の上下
限制御値をメモリ2または図示しないメモリに書き込む
(ステップS5)。この後、周波数調整演算回路1は、
入力された位相差値が制御範囲内か否かを判断するとき
にはこの新たな制御範囲を基準とする。
【0015】ステップ4は定期的に行われるが、運用形
態によって例えば数日、数週間の間隔で行うことができ
る。上記ステップ4の後に必ずステップ5の動作を行う
こともできるが、ステップ5の動作はステップ4より長
い周期で行ってもよい。
【0016】上述の制御範囲の変更について図3、図4
をもちいて説明する。電圧制御発振器5では特性が経時
変化し、とくに制御電圧値と周波数出力値の特性(V−
F特性)が変化する場合がある。このとき、メモリ2に
書き込んである制御値の範囲(制御範囲)がずれ、調整
不可能になる。このため、基準クロック103との間で
の同期制御した制御値をメモリ2または別のメモリに書
き込み、また制御電圧範囲を調整する。一般に図3の直
線Aと直線Bに示すように、電圧制御発振器は経時変化
により、制御電圧値と周波数出力値の特性が変化する。
但し、傾きは変化しないとする。例えばこの経時変化に
より、同期制御によって基準周波数(0ppm)となる
制御電圧値がV0からV1に変化する。図3はこの状態
を示す。この場合は、制御電圧範囲VCに変化がないの
で、調整される範囲が図3のFBで示される範囲とな
り、制御不可能な範囲FUと、規格の範囲外に制御され
てしまう範囲F0が発生してしまう(周波数規格は、こ
の場合+F〜−Fの範囲である)。本発明の制御方法で
は、図4に示すように、基準クロックとの同期制御によ
り、定期的にメモリに書き込まれた位相差をゼロにする
同期制御値(V1)を中心にして制御電圧範囲をVAか
らVBに補正することにより、電圧制御発振器5の経時
変化に対応する制御範囲の補正をおこなう。これにより
システム運用上、同期クロック周波数規格として設定し
た+F〜−Fの範囲の制御が可能になる。
【0017】図6は本発明の装置他の例の構成を示す。
基本的構成は図1と同じであるが、切替スイッチ6が削
除されている。ここでは、モード切替信号101を調整
モードに設定する場合、基準クロックに代えて高安定発
振器のクロックを位相比較器へ入力させる。また運用モ
ードの場合は、基準クロック103を位相比較回路4に
入力させる。この他の構成および動作は図1に関する上
述の説明と同じである。この例では回路の一部が省略で
きる効果を有する。
【0018】上記の例では、例えば基準クロック103
は、約1×10−11の精度である。また高安定発信器
の周波数f0は10MHz、±Fの範囲は10MHz±
0.05ppm、ΔFは10MHz×10−11、分周
比は1/2500、基準クロックは4kHz等である。
【0019】
【発明の効果】本発明は、基準クロックの安定度を検出
するための第三の発振器が必要ないためコストを低減で
きる。また、高安定発振器のクロックに基づく制御範囲
を予めメモリに保持せしめ、また基準クロックに同期し
たときの制御値(制御電圧値)を定期的にモニタしこの
制御値を中心として制御範囲を補正するので、基準クロ
ックの安定度が悪化しても、また電圧制御発振器の特性
が経時変化しても安定して同期クロックを出力すること
ができる。
【図面の簡単な説明】
【図1】本発明の周波数同期装置の構成例を示すブロッ
ク図。
【図2】本発明の周波数同期制御方法の例を示すフロー
チャート。
【図3】電圧制御発信器の特性の変化の例を示す図。
【図4】電圧制御発信器の特性の補正例を示す図。
【図5】本発明の周波数同期装置の他の構成例を示すブ
ロック図。
【図6】周波数同期装置の従来の構成例を示す図。
【符号の説明】
1 周波数調整演算回路 2 メモリ 3 変換回路 4 位相比較回路 5 電圧制御発振器 6 切替スイッチ 7 分周回路

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 基準クロックに同期する同期クロックを
    出力する周波数同期装置において、切替信号によって高
    安定クロックと基準クロックのいずれかを選択して出力
    する切替スイッチと、同期クロックを分周する分周回路
    と、該分周回路の出力クロックと前記切替スイッチの出
    力クロックとの位相差を検出し該位相差値を出力する位
    相比較回路と、該位相比較回路の出力する位相差値をゼ
    ロとするよう同期制御を行いこのときの制御値を出力す
    る周波数調整演算回路と、前記周波数調整演算回路の出
    力する制御値を保持するメモリと、前記周波数調整演算
    回路の出力する制御値を制御電圧値に変換する変換回路
    と、該制御電圧値に基づき同期クロックを出力する電圧
    制御発振器を備えることを特徴とする周波数同期装置。
  2. 【請求項2】 前記メモリには、切替信号により高安定
    クロックが選択されるとき前記周波数調整演算回路が出
    力する制御値と、該高安定クロックの周波数が所定値だ
    け大きい周波数の場合および該所定値だけ小さい周波数
    の場合に前記周波数調整演算回路が出力するそれぞれの
    制御値が保持されている請求項1記載の周波数同期装
    置。
  3. 【請求項3】 基準クロックに同期する同期クロックを
    出力する周波数同期装置において、前記同期クロックを
    分周する分周回路と、該分周回路の出力クロックと基準
    クロックとの位相差を検出し該位相差値を出力する位相
    比較回路と、該位相比較回路の出力する位相差値をゼロ
    とするよう同期制御を行いこのときの制御値を出力する
    周波数調整演算回路と、前記周波数調整演算回路の出力
    する所定の制御値を保持するメモリと、前記周波数調整
    演算回路の出力する制御値を制御電圧値に変換する変換
    回路と、該制御電圧値に基づき同期クロックを出力する
    電圧制御発振器を備えることを特徴とする周波数同期装
    置。
  4. 【請求項4】 前記メモリには、前記基準クロックの代
    わりに高安定クロックが位相比較回路に入力するとき、
    前記周波数調整演算回路が出力する制御値と、前記高安
    定クロックの周波数が所定値だけ大きい周波数の場合お
    よび該所定値だけ小さい周波数の場合に前記周波数調整
    演算回路が出力するそれぞれの制御値が保持されている
    請求項3記載の周波数同期制御装置。
  5. 【請求項5】 電圧制御発振器を制御して基準クロック
    に同期する同期クロックを出力する周波数同期制御方法
    において、同期クロックと基準クロックとの位相差を検
    出し、該位相差をゼロとするように同期制御し、そのと
    きの制御値に基づき電圧制御発振器を制御し、また前記
    制御値をメモリに保持することを特徴とする周波数同期
    制御方法。
  6. 【請求項6】 前記基準クロックに代わる高安定クロッ
    クと同期クロックとの位相差値をゼロとするような制御
    値と、前記高安定クロックの周波数を所定値だけ大きい
    周波数と該所定値だけ小さい周波数とした場合の前記同
    期クロックとの位相差値をそれぞれゼロとする2つの制
    御値を予めメモリに保持しておく請求項5記載の周波数
    同期制御方法。
  7. 【請求項7】 前記同期クロックと基準クロックとの位
    相差をゼロとするように同期制御するとき、該位相差値
    をゼロとする制御値が前記予めメモリに保持された2つ
    の制御値をそれぞれ上下限値とする制御範囲内の値であ
    るかを判定し、該制御範囲内の値のときは前記位相差値
    をゼロとする同期制御を行い、前記制御範囲外の値のと
    きは前回の制御値をそのまま用いる請求項6記載の周波
    数同期制御方法。
  8. 【請求項8】 前記同期クロックと基準クロックとの位
    相差をゼロとする同期制御の結果メモリに保持された制
    御値に基づき、該制御値を中心とする電圧制御発振器の
    制御範囲を前記予めメモリに保持された2つの制御値を
    それぞれ上下限値とする制御範囲と一致するように補正
    し、新たな上下限値に対応する制御値をメモリに保持す
    る請求項6または7記載の周波数同期制御方法。
  9. 【請求項9】 前記同期クロックと基準クロックとの位
    相差をゼロとするように同期制御するとき、該位相差値
    をゼロとする制御値が前記新たな上下限値に基づく制御
    範囲内の値であるかを判定し、該制御範囲内の値のとき
    は前記位相差値をゼロとする同期制御を行い、前記制御
    範囲外の値のときは前回の制御値をそのまま用いる請求
    項8記載の周波数同期制御方法。
  10. 【請求項10】 前記同期クロックと基準クロックとの
    位相差をゼロとするよう同期制御するとき、所定の制御
    ステップ値を計算し、該制御ステップ値に基づき制御を
    行う請求項5、6、7、8または9記載の周波数同期制
    御方法。
JP2001160421A 2001-05-29 2001-05-29 周波数同期装置および周波数同期制御方法 Expired - Fee Related JP3542978B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001160421A JP3542978B2 (ja) 2001-05-29 2001-05-29 周波数同期装置および周波数同期制御方法
US10/153,648 US6801093B2 (en) 2001-05-29 2002-05-24 Frequency synchronous apparatus and frequency synchronous control method
EP02011759A EP1265365A3 (en) 2001-05-29 2002-05-27 Frequency synchronous apparatus and frequency synchronous control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001160421A JP3542978B2 (ja) 2001-05-29 2001-05-29 周波数同期装置および周波数同期制御方法

Publications (2)

Publication Number Publication Date
JP2002353807A true JP2002353807A (ja) 2002-12-06
JP3542978B2 JP3542978B2 (ja) 2004-07-14

Family

ID=19003842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001160421A Expired - Fee Related JP3542978B2 (ja) 2001-05-29 2001-05-29 周波数同期装置および周波数同期制御方法

Country Status (3)

Country Link
US (1) US6801093B2 (ja)
EP (1) EP1265365A3 (ja)
JP (1) JP3542978B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114501A1 (ja) 2006-03-31 2007-10-11 Nihon Dempa Kogyo Co., Ltd. Pll装置
US7664217B2 (en) 2005-02-03 2010-02-16 Fujitsu Limited Digital PLL circuit
JP2010141489A (ja) * 2008-12-10 2010-06-24 Kenwood Corp 基準信号発振装置及び基準信号発振方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252354A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp クロック信号の出力方法、クロック整形器およびクロック整形器を用いた電子機器
KR100929828B1 (ko) * 2008-09-02 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR20150081848A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 패널의 구동 전압 발생 방법 및 이를 수행하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573649A (en) * 1969-01-08 1971-04-06 Us Navy Frequency-lock circuit
IT986172B (it) * 1973-06-18 1975-01-20 Fatme Spa Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione
FI107093B (fi) * 1997-09-24 2001-05-31 Nokia Networks Oy Integroidun oskillaattorin automaattinen virittäminen
GB2120478B (en) * 1982-04-22 1985-10-16 Standard Telephones Cables Ltd Voltage controlled oscillator
DE3526363A1 (de) * 1985-07-19 1987-01-22 Siemens Ag Verfahren zum herstellen eines einstellbaren frequenzgenerators
JP2538866B2 (ja) 1985-10-14 1996-10-02 日本電信電話株式会社 デイジタル位相同期発振器
JPH03224322A (ja) * 1990-01-29 1991-10-03 Toshiba Corp 選局回路
JPH05268078A (ja) 1992-03-24 1993-10-15 Fujitsu Ltd 周波数監視機能を有するpllキャリブレーション回路
JPH05327489A (ja) 1992-05-26 1993-12-10 Nec Corp ディジタル制御位相同期発振器
JP2780613B2 (ja) 1993-10-28 1998-07-30 日本電気株式会社 圧電振動子の周波数調整方法
US5559686A (en) * 1994-07-08 1996-09-24 Sundstrand Corporation Stepped waveform inverter control
US6072842A (en) 1996-11-21 2000-06-06 Dsp Group, Inc. Carrier-recovery loop with stored initialization in a radio receiver
JPH1168557A (ja) * 1997-08-18 1999-03-09 Advantest Corp 基準周波数発生装置
JPH11149704A (ja) * 1997-11-19 1999-06-02 Sony Corp フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法
JP3254427B2 (ja) * 1998-10-09 2002-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション Vco特性のキャリブレーション方法
DE19926666A1 (de) * 1999-06-11 2000-12-14 Philips Corp Intellectual Pty Anordnung zur Offsetstromkompensation eines Phasendetektors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7664217B2 (en) 2005-02-03 2010-02-16 Fujitsu Limited Digital PLL circuit
WO2007114501A1 (ja) 2006-03-31 2007-10-11 Nihon Dempa Kogyo Co., Ltd. Pll装置
US7755436B2 (en) 2006-03-31 2010-07-13 Nihon Dempa Kogyo Co., Ltd. PLL apparatus
KR101024796B1 (ko) 2006-03-31 2011-03-24 니혼 덴파 고교 가부시끼가이샤 Pll 장치
JP2010141489A (ja) * 2008-12-10 2010-06-24 Kenwood Corp 基準信号発振装置及び基準信号発振方法

Also Published As

Publication number Publication date
JP3542978B2 (ja) 2004-07-14
EP1265365A3 (en) 2003-05-14
US20020180536A1 (en) 2002-12-05
EP1265365A2 (en) 2002-12-11
US6801093B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
JP4468196B2 (ja) デジタルpll回路
US4980899A (en) Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange
US8433027B2 (en) Digital controller for automatic rate detection and tracking of audio interface clocks
JPH0795072A (ja) 位相同期発振回路
WO2001045262A1 (en) Method and system for managing reference signals for network clock synchronization
JPH11271476A (ja) 基準周波数発生装置
JP3615734B2 (ja) 基準クロック信号に周波数同期されたクロック信号を生成する回路装置
JPH06268516A (ja) クロック従属同期方法
JP3542978B2 (ja) 周波数同期装置および周波数同期制御方法
KR20080076560A (ko) 디지털 위상 추적 루프 또는 주파수 추적 루프에서 동기 위상 점프 보상을 위한 장치 및 방법
JP2616701B2 (ja) クロック従属同期装置の高速引込み制御回路
JP3592269B2 (ja) 位相同期回路
KR100360958B1 (ko) Hout 위치 제어 회로 및 멀티 싱크 모니터
JP2003188718A (ja) 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置
JPH0750579A (ja) 位相同期ループ回路
JP2000241524A (ja) デジタルプロセッシングpll
JP3606374B2 (ja) ホールドオーバ機能付きクロック供給装置
JPH09135367A (ja) 画像表示装置及び画像表示方法
JP2009212659A (ja) 位相差補正回路及び位相差補正方法
JP2000031819A (ja) クロック同期回路
JP2001326627A (ja) 同期源信号切替回路
JP2004088721A (ja) 位相同期方法及び位相同期回路
KR100346725B1 (ko) 위상동기루우프회로
JPH1155115A (ja) 外部同期クロック発生装置
JP2003347932A (ja) クロック切替回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040402

R150 Certificate of patent or registration of utility model

Ref document number: 3542978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees