FI107093B - Integroidun oskillaattorin automaattinen virittäminen - Google Patents
Integroidun oskillaattorin automaattinen virittäminen Download PDFInfo
- Publication number
- FI107093B FI107093B FI973771A FI973771A FI107093B FI 107093 B FI107093 B FI 107093B FI 973771 A FI973771 A FI 973771A FI 973771 A FI973771 A FI 973771A FI 107093 B FI107093 B FI 107093B
- Authority
- FI
- Finland
- Prior art keywords
- frequency
- oscillator
- control
- signal
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 13
- 101100440286 Mus musculus Cntrl gene Proteins 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 10
- 238000013016 damping Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000001629 suppression Effects 0.000 claims description 3
- 230000008014 freezing Effects 0.000 claims 1
- 238000007710 freezing Methods 0.000 claims 1
- 230000002238 attenuated effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101710200331 Cytochrome b-245 chaperone 1 Proteins 0.000 description 1
- 102100037186 Cytochrome b-245 chaperone 1 Human genes 0.000 description 1
- 101710119396 Cytochrome b-245 chaperone 1 homolog Proteins 0.000 description 1
- 241001505295 Eros Species 0.000 description 1
- ULGZDMOVFRHVEP-RWJQBGPGSA-N Erythromycin Chemical compound O([C@@H]1[C@@H](C)C(=O)O[C@@H]([C@@]([C@H](O)[C@@H](C)C(=O)[C@H](C)C[C@@](C)(O)[C@H](O[C@H]2[C@@H]([C@H](C[C@@H](C)O2)N(C)C)O)[C@H]1C)(C)O)CC)[C@H]1C[C@@](C)(OC)[C@@H](O)[C@H](C)O1 ULGZDMOVFRHVEP-RWJQBGPGSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1 107093
Integroidun oskillaattorin automaattinen virittäminen Keksinnön ala Tämä keksintö koskee yleisesti integroidun jännite- tai virtaohjatun 5 oskillaattorin generoiman taajuuden lukitsemista haluttuun taajuuteen. Erityisesti keksintö koskee vaihelukkopiiriä, jonka lähtötaajuus on lukittava vastaanotettuun datavirtaan ja jonka lukittumisnopeuden on oltava suuri ja läh-tösignaalin vaihevirheen pieni.
10 Tekniikan tausta
Tietoliikennejärjestelmissä solmujen laitteet lähettävät ja vastaanottavat dataa toisiltaan solmuja yhdistävän siirtoverkon kautta. Ellei vastaan-ottopiirin kello ole synkronoitu tulevan datan taajuuteen ja vaiheeseen ei dataa voida vastaanottaa oikein. Vastaanottopiirin kellotaajuus muodostetaan 15 lähes aina vaihelukitulla silmukalla PLL (Phase Locked Loop).
Tietoliikennealalla on jatkuva tarve eri keskitaajuuden ja kaistanleveyden omaaville vaihelukkopiireille PLL. Pitkä siirtotie huonontaa vastaanotettua signaalia ja vääristynyt tulosignaali asettaa suuria vaatimuksia kellosignaalin uudelleengenerointilohkolle. Vaihelukkopiirin, jonka referenssisig-, 20 naalina toimii verkosta tuleva datavirta, on oltava mahdollisimman immuuni verkosta tulevalle vaihekohinalle ja sen itse synnyttämän vaihekohinan tulee olla vähäinen.
Vaihelukon täytyy säilyttää regeneroidun kellosignaalin vaihe siten, että päätöksentekopiste on optimissaan keskellä tulevan datavirran silmäku- . 25 viota. Toiseksi tilanteessa, jossa tulevassa datavirrassa on katkos, sen tulee • · kyetä ylläpitämään taajuutta kohtuullisella tarkkuudella ja kolmanneksi tilanteessa, jossa keskeytynyt datasignaali jälleen palaa, on vaihelukon lukittumis-ajan oltava mahdollisimman lyhyt.
Vaihelukon oskillaattoreina voidaan käyttää lukuisia erilaisia integ- r ^30 roituja kytkentöjä. Sopivia oskillaattoreita ovat esim. rengasoskillaattori ja virta- i ·: · ohjattu balansoitu relaksaatio-oskillaattori.
• « '· . PLL-piirin oskillaattorille asetetaan suuria vaatimuksia. Sen on olta-
f I I
va :a) vaihekohinaltaan pieni, .: 35 b) säätöalueen pitäisi olla valmistustoleranssien vuoksi suuri ja c) lähtötaajuuden pitäisi olla lineaarisesti riippuva säätöjännitteestä.
2 107093
Valmistus- sekä kokoonpanokustannusten pitäisi myös olla pienet ja tämä onkin teolliselta kannalta oskillaattorin kompleksisuutta rajoittava tekijä. Nämä vaatimukset ovat osin ristiriitaisia: jos oskillaattorikytkennän sää-töjyrkkyys (engl. gain) on suuri saavutetaan kyllä suuri säätöalue mutta kohi-5 nan kustannuksella ja vastaavasti pieni säätöjyrkkyys tuottaa vain kapean säätöalueen. Lukittumistilassa tarvitaan suurta säätöjyrkkyyttä, jotta lukkiutuminen tapahtuisi nopeasti mutta lukittuneessa tilassa suuri säätöjyrkkyys aiheuttaa häiritsevää vaihekohinaa. Pieni säätöjyrkkyys parantaa vaihesta-biiiiutta ja pienentää suodattimen mahdollisesti läpäisseen vaihevertailusig-10 naalin taajuisen signaalin aiheuttamaa kohinaa.
; Integroidun monoliittisen jännite- tai virtaohjatun oskillaattorin taa juusalue on luonnostaan epätarkka ilman ulkoisia taajuuteen vaikuttavia komponentteja ja rakenteita. Ulkoisia rakenteita ei kuitenkaan haluta mielellään käyttää, sillä ne ensinnäkin lisäävät järjestelmän kokonaispinta-alaa ja toiseksi 15 vähentävät järjestelmän luotettavuutta.
Kohtuullisen tarkka vapaakäyntitaajuus on välttämätöntä esim. tietoliikennelaitteen vastaanottimen lukittumisen varmistamiseksi tulosignaaliin. Tarkka taajuus on välttämätöntä myös siksi, että PLL-silmukan vaihevertailijan tulosignaalien staattinen vaihevirhe olisi mahdollisimman pieni. Suuri ero tule-20 van signaalin ja oskillaattorin keskitaajuuden välillä aiheuttaa vaihelukkoon epäsymmetrisen seuraamisalueen (tracking range), jolloin ilman jonkinlaista viritystä ei integroitu VCO kykene seuraamaan tulevan signaalin taajuutta kuin joko ylöspäin tai alaspäin.
Kuvion 1 käyriin viitaten havainnollistetaan vielä oskillaattorin toi- . 25 mintaa. Kuvio esittää käyrämuodossa oskillaattorin lähtötaajuutta ohjausjän- • « : niiteen funktiona. Valmistusprosessin hajonnasta johtuen ei voida etukäteen tietää tarkasti, mikä on yksittäisen oskillaattorin ominaiskäyrä. Tästä johtuen ominaiskäyrät muodostavat käyräparven ja otettaessa yksi yksittäinen integroitu PLL-piiri tiedetään vain, että oskillaattorin epälineaarinen ominaiskäyrä ;· ^30 on jokin käyräparven käyristä. Käyrän mukaisesti oltaessa jännitesäätöalu- '·:· een alaosassa, kuviossa alle 1,5 V alueella, muuttuu lähtötaajuus hyvin hi-• · ’ taasti ja useimmiten epälineaarisesti ohjausjännitteen muuttuessa. Alueella •. 1,5V - 3V muuttuu lähtötaajuus lineaarisesti jännitteen funktiona ja tämä alue onkin oskillaattorin säätöalue. Lineaarisen alueen jälkeen taajuus muuttuu 35 epälineaarisesti. Ylimmässä käyrässä on oskillaattorin keskitaajuus esim. fc ja se on lineaarisen alueen keskellä pisteessä C eli ohjausjännitteessä 2,2V.
• * 3 107093
Keskitaajuuden molemmin puolin alueessa Δί on toiminta vielä lineaarista. Alueet yhdessä muodostavat oskillaattorin säätöalueen.
Kuvion käyristä on helppo havaita käytännön vaikeus. Kun PLL-piiri on lukossa ja tuottaa taajuuden f0, on mahdotonta ilman mittauksia tietää, toi-5 mitaanko alimman käyrän pisteessä B vai seuraavan käyrän pisteessä A. Jos toimitaan pisteessä A, on toimintapiste lähellä ohjausjännitteen säätöalueen alarajaa. Tulosignaalin taajuuden muuttuessa jonkin verran alemmaksi kuin taajuus f0, ei silmukka kykene enää lukittumaan tulosignaaliin.
Kuvioissa 2 ja 3 on esitetty PLL-silmukan eräät tunnetut perusratkai- 10 sut.
Kuvion 2 mukaisessa kytkennässä käytetään oskillaattoria, jolla on kaksi ohjaustuloa, tulot IN1 ja IN2. Tällöin vaihevertailijan 23 antama ja silmuk-kasuodattimen 22 suodattama ohjaussignaali viedään tuloon IN1 ja taajuus-vertailijan 24 antama signaali viedään oskillaattorin 21 toiseen ohjaustuloon 15 IN2. Lukko lukitaan taajuusvertailijan ja erillisen referenssikellon avulla. Lukit-tumisen jälkeen on taajuusvertailijan 24 vaikutus kuitenkin eliminoitava, koska referenssikellon taajuus ja tulosignaalin DATA taajuus eivät välttämättä ole aivan samoja.
Kuvion 3 mukainen ratkaisu eroaa kuvion 2 ratkaisusta siinä, että ul-20 koista referenssikelloa ei käytetä, jolloin taajuus- ja vaihevertailijalla on samat tulosignaalit. Tämä kytkentä vaatii monimutkaisen taajuusvertailijan.
Kummassakin ratkaisussa ongelma syntyy silloin, kun koko PLL-piiri integroidaan. Tällöin oskillaattorin ominaiskäyrällä on kuvion 1 mukainen hajonta, eikä voida tietää mikä käyrä kyseessä olevalla oskillaattorilla on. Tällöin . 25 otettaessa piiri käyttöön jossain laitteessa voi käydä niin, että silmukka kyllä -.· lukittuu mutta ohjausjännite onkin säätöalueensa jommassa kummassa laidassa ja vaihevertailijan tulosignaalit voivat olla kaukana nimellisvaihe-eros-tansa.
Tämän keksinnön tavoitteena on etenkin integroituihin piireihin so- ··. 30 veltuva PLL-kytkentä, joka auttaa silmukkaa lukittumaan säätöalueen keskelle « t<;. ja jolla saavutetaan riittävän tarkka vaiheistus.
Asetettu tavoite saavutetaan kytkennällä, jonka tunnusmerkit on esitetty itsenäisissä patenttivaatimuksissa.
4 · · 4 107093
Keksinnön lyhyt yhteenveto
Keksintö perustuu siihen oivallukseen, että lukittumistapahtuman aikana ei vaihevertailijalta tulevaa silmukan varsinaista ohjaussuuretta päästetä sellaisenaan oskillaattorin ohjausjännitteeksi vaan sitä vaimenne-5 taan merkittävästi niin, että se vaihtelee pienellä alueella lähellä arvoa, joka sillä on vaimentamattomana nimellisellä tulosignaalien välisellä vaihe-erolla.
Samaan aikaan silmukan lähtötaajuutta verrataan taajuusvertaili-jassa referenssitaajuuteen, joka on riittävän lähellä tulosignaalin haluttua ni-mellistaajuutta. Referenssitaajuus voi olla ulkoisen taajuuslähteen taajuus tai 10 tulevan signaalin taajuus. Taajuuseroa ilmaiseva signaali johdetaan säätö-elimeen, jonka ensimmäinen lähtö on kytketty oskillaattorin ohjaustuloon ja toinen lähtö ohjaa silmukan varsinaisen ohjaussuureen vaimennusta. Ensimmäisestä lähdöstä saatava oskillaattoria ohjaava lähtöjännite tai virta antaa oskillaattorin pääohjauksen lukittumisen aikana. Ohjausta tulee sa-15 maan aikaan silmukan varsinaiselta vaihevertailijalta, mutta vaimennuksen takia sen vaikutus oskillaattorin taajuuteen on vähäinen. Kun säätöelin havaitsee, että oskillaattorin lähtötaajuus poikkeaa referenssitaajuudesta, se lisää tai vähentää oskillaattorin ohjaustuloon antamaansa ohjausta. Tällä säätöelin etsii nopeasti lähtöjännitteen/virran arvon, joka säätää oskillaattorin .... 20 keskitaajuuden riittävän lähelle referenssitaajuutta.
: -t Kun oskillaattorin taajuus on tullut riittävän lähelle referenssitaa-
I I I
juutta, jäädytetään säätöelimen antama virta tai jännite senhetkiseen arvoon.
| Tämän jälkeen poistetaan vaimennus varsinaisen silmukan vaihevertailijalta ; · tulevasta ohjauksesta. Säätöelin on saanut aikaan sen, että oskillaattorin ni- i 125 mellistaajuutta vastaava ohjausjännite tai virta on keskellä sen lineaarista • ♦ :säätöaluetta ja on likimain sama kuin ohjaus minkä vaihevertailija ja suodatin antavat vaimentamattomana nimellisvaihe-erolla. Sen vuoksi poistettaessa vaimennus silmukka lukittuu nopeasti vaimentamattoman ohjaussignaalin keskelle.
:\30 Keksinnön mukaisella järjestelyllä saadaan vaihelukitun silmukan .·- värinän sieto ja herkkyys riippumattomaksi VCO:n säätöalueen hajonnasta, • · *· · koska keskitaajuus säätyy automaattisesti nimellistaajuudelle. Toiminta ei ole v puc'ijohdeprosessista riippuva ja viritystarpeet vältetään integroidun piirin :. valmistuksen ja käytön yhteydessä.
!: 35 • « t · 1 ·« 5 107093
Kuvioluettelo
Keksintöä selostetaan yksityiskohtaisemmin oheisten kaaviollisten piirustusten avulla, joissa 5 kuvio 1 esittää jänniteohjatun oskillaattorin ominaiskäyriä, kuvio 2 esittää erästä tunnettua silmukkakytkentää, kuvio 3 esittää toista tunnettua silmukkakytkentää kuvio 4 on kaaviokuva keksinnön mukaisesta kytkennästä, kuvio 5 kuvaa silmukkasuodattimelle tulevaa signaalia, 10 kuvio 6 oskillaattorin ominaiskäyrää, kuvio 7 kuvaa signaalia silmukkasuodattimen jälkeen, kuvio 8 esittää portaittaista ohjausta ja kuvio 9 kuvaa portaan ja taajuusikkunan suhdetta.
15 Keksinnön erään suoritusmuodon yksityiskohtainen selostus
Kuviossa 4 on esitetty keksintöä havainnollistava PLL-kytkentä. Siinäkin käytetään taajuusvertailijaa ja kuviossa on taajuusvertailijan 51 toiseksi tulosignaaliksi piirretty VCO:n 55 lähtösignaali ja referenssisignaalina on re-ferenssilähteen 53 antama signaali. Tältä osin tulosignaalit ovat samat kuin ,,,, :20 kuvion 2 tapauksessa. Keksintö ei kuitenkaan aseta mitään esteitä sille, että referenssisignaalina käytettäisiin silmukkaan tulevan datavirran taajuutta kuten kuvion 3 mukaisessa kytkennässä. Taajuusvertailija voi olla joko taval-, ’ linen taajuusvertailija, joka ilmaisee milloin tulosignaalien taajuudet ovat täs- ; mälleen samat tai voidaan käyttää ikkunavertailijaa, joka tutkii, onko VCO:n ϊ 1 25 lähtösignaalin taajuus taajuusikkunassa vai ei.
» · v Seuraavassa selostuksessa kuvataan suoritusmuotoa, jossa käy tetään taajuusikkunavertailijaa ja referenssisignaali saadaan ulkoisesta taa-juuslähteestä 53.
Kytkennässä taajuusvertailijan 51 lähtö viedään oskillaattorin ja ;\30 vaimennuksen ohjauspiiriin 56. Ohjauspiiri antaa kaksi lähtösignaalia, joista lähtösignaali VCO Cntrl viedään VCO:n ohjaustuloon IN2, jossa se säätää • * · oskillaattorin lähtötaajuutta tai taajuusaluetta. Lähtösignaalin v AttenuationCntrl tehtävä on saada aikaan vaimennus VCO.n ohjaussuurees- sa. Vaimennus voidaan toteuttaa vaihevertailijassa, VCO:ssa tai silmuk-35 kasuodattimessa. Jos silmukkasuodattimella on suuri DC-vahvistus, on edul-lisinta toteuttaa vaimennus joko suodattimessa tai oskillaattorissa. Jos vai- I i · 6 107093 mennus toteutetaan vaihevertailijassa tai VCO:ssa, ovat vaimennuksen oh-jauslinjat katkoviivalla esitetyn mukaisia. Tässä suoritusmuodossa vaimennus toteutetaan silmukkasuodattimessa (ohjauslinja ehyt yhtenäinen viiva), jolloin signaali AttenuationCntrl säätää VCO:n tulosignaalia.
5 Selostetaan nyt kytkennän toimintaa vaiheittain kuvioiden 4 ja 5-7 avulla. Kuvio 5 esittää VCO:n tulosignaalia, kun PLL-silmukka ei ole lukittunut, esim. tilanteessa, jossa tulosignaali DATA on katkoksen jälkeen palannut. Tällaisessa tilanteessa silmukka hakee lukitusta ja VCO:n tulosignaali S1, kuvio 5, värähtelee vaihtelualueensa AS laidasta laitaan.
10 Tekniikan tason mukaisessa ratkaisussa silmukka lukittuu tulosig- naaliin DATA, jos VCO säätyy tulosignaalin taajuudelle. Koska integroidun oskillaattorin ominaiskäyrää ei kuitenkaan tarkoin tiedetä, voi tulos lukittuneessa tilassa olla se, että lukitus on tapahtunut ohjausjännitteen lineaarisen säätöalueen alaosassa pisteessä A2, kuvio 6. Lopputulos on se, että PLL-15 silmukalla on olematon säätövara taajuudessa alaspäin ja jos tulosignaalin taajuus laskee, ei sitä pystytä enää seuraamaan. Tilanne vastaa aiemmin kuviossa 1 esitettyä tilannetta, jossa lukitustaajuudella ollaan toiseksi alimman käyrän pisteessä A eikä alimman käyrän pisteessä B, jonka molemmin puolin olisi riittävästi säätövaraa.
20 Keksinnön mukaisessa kuviossa 4 esitetyssä kytkennässä mene tellään siten, että lukittumisen aikana silmukka pakotetaan säätöjännitealu-eensa keskelle riippumatta oskillaattorin ominaiskäyrien hajonnasta. Tämä tapahtuu siten, että suodatin 54 ohjataan vaimentamaan lähtösignaalinsa amplitudi murto-osaan alkuperäisestä vaihtelualueesta niin, että vaimenne-25 tunjähtösignaalin S2 keskiarvo, kuvio 7, on VCO:n lineaarisen säätöalueen keskellä. Samanaikaisesti VCO:n toiseen ohjaustuloon IN2 tuodaan ohjaus-jännite, joka pakottaa oskillaattorin likimain oikealle taajuudelle. Kun oskillaattori on saavuttanut sen, poistetaan suodattimen lähtösignaalin vaimennus, joten signaali pääsee vaikuttamaan vaimentumattomana oskillaattorin 30 ohjaustuloon. Silmukka lukittuu nyt nopeasti vaimentamattoman ohjaussignaalin keskialueelle kohtaan, joka vastaa vaihevertailijan 52 tulosignaalien njhjiellisvaihe-eroa.
. : Suodattimen 54ja VCO -oskillaattorin 55 ohjaustulon IN2 ohjaukset
AttenuationCntrl ja VCO Cntrl muodostetaan VCO :n ja vaimennuksen ohja-35 usichkossa 56. Selostetaan lohkon 56 toimintaa tarkemmin kuvioiden 8-9 avuliä. Lohkon tulona on taajuusikkunavertailijan 51 lähtösignaali. Taajuusik- 7 107093 kunavertailijan tuloina ovat oskillaattorin 55 lähtösignaali fvco sekä referens-sikellolähteestä 53 saatava taajuus fREF, joka on hyvin lähellä datasignaalin DATA taajuutta. Tietoliikennelaitteissa on referenssikello helposti saatavissa. Ikkunavertailijan 51 lähdöllä on kolme tilaa, joista tila yksi ilmaisee, onko 5 VCO:n taajuus suurempi kuin referenssitaajuus, tila kaksi ilmaisee taajuuksien olevan samat tai hyväksyttävän lähellä toisiaan ja tila kolme ilmaisee VCO:n taajuuden olevan pienempi kuin referenssitaajuus. Olennaista on huomata, että tila kaksi ilmaisee sen, että ikkunavertailijan tulotaajuuksien erotus on ennalta määrätyn taajuusikkunan sisällä.
10 Kun silmukkaa käynnistetään ja haetaan lukitusta datasignaaliin DATA, on VCO:n lähtötaajuus fvco esimerkiksi pienempi kuin fREF. Taajuusik-kunavertailijan 51 lähtö ilmaisee tiedon fREF > fvco. VCO- ja vaimennuksen ohjauslohko 56 vastaanottaa tiedon ja muodostaa signaalille Attenua-tionCntrl arvon, joka saa suodattimen 54 vaimentamaan lähtösignaaliaan S2 15 niin, että se on esim. 1/10 osa tulosignaalista S1. Lähtösignaali on kuvion 7 mukainen.
Lohkossa 56 on myös järjestely, joka muodostaa ohjaussuureen VCO Cntrl siten, että sen arvo muuttuu asetetusta alkuarvosta. Muutos voi olla jatkuva tai diskreetti. Jälkimmäisessä tapauksessa järjestely voi käsittää 20 esim. ylös/alas-laskurin, jota inkrementoidaan jaksoittain niin kauan kun taa-juusikkunavertailijan 51 lähtö ilmaisee tiedon fREF > fvco. Mainittu tieto toimii laskurin enable-tulona. Laskurin arvo muutetaan esim. DA -muuntimella VCO :n ohjaustuloon IN2 vietäväksi jännitteeksi. Sitä mukaa kun laskuri askeltaa ylöspäin, nousee ohjausjännite ja VCO :n taajuus kasvaa. Näin lähestytään 25 täajuusikkunavertailijan 51 taajuusikkunaa alhaalta käsin. Kun VCO:n lähtö-taajuus fvco on tullut taajuusikkunaan, muuttuu taajuusikkunavertailijan 51 lähtö kolmannesta tilasta toiseen tilaan, joka ilmaisee tulotaajuuksien erotuksen olevan hyväksyttävä. VCO :n taajuus on nyt hyvin lähellä silmukan tulo-signaalin nimellistaajuutta. Vasteena taajuusikkunavertailijan lähdön muutok-30 selle muuttaa VCO:n ja vaimennuksenohjaus -lohko 56 lähdön Attenua-tionCntrl tilaan, jossa suodattimen 54 lähtösignaalin vaimennus poistuu. Samalla ylös/alas -laskurin käynti pysähtyy ja arvo jäädytetään sen hetkiseen arvoon. Tätä arvoa vastaava ohjaus jätetään vaikuttamaan VCO :n ohjaus- tulopn IN2.
• » 35 ·;·\ Suodattimen vaimennuksen poistuttua värähtelee oskillaattori lähes oikealla taajuudella ja se saa nyt varsinaisen ohjauksen vaihevertailijalta 53 8 107093 ja suodattimelta 54. Ohjaussignaali S1 vaihtelee kuvion 6 mukaisesti. Lohkon 56 toiminnan ansiosta VCO voi lukittua signaaliin S1 vain em. taajuusik-kunan taajuutta vastaavalla signaalin S1 arvolla ts. vain silloin kun signaalia S1 vastaava VCO:n taajuus on taajuusikkunan Af sisäpuolella. Lukittumiseen 5 riittää korkeintaan muutama S1:n jakso. Tulos on se, että lukittuneessa tilassa VCO:n ohjausjännite on lähes säätöalueensa keskellä.
Kuviossa 8 on havainnollistettu esimerkkitapausta, jossa VCO- ja vaimennuksen ohjaus -lohkon 56 antaa askelmaisesti vakiokorkuisin portain muuttuvaa ohjausjännitettä VCO Cntrl. Jokaisen portaan jännitearvo saa 10 VCO:n tuottamaan ohjausjännitettä vastaavan taajuuden fvc0, joten oskillaattorin taajuus nousee samassa tahdissa kuin ohjausjänniteportaatkin. Taajuusikkunavertailija 51 vertaa taajuutta fvco ja vertailutaajuutta fREF ja VCO:n taajuuden tulessa ennalta asetetun taajuuden etäisyydelle vertailu-taajuudesta taajuusvertailija antaa lähtötiedon, joka ilmoittaa VCO:n taajuu-15 den olevan oikea. Tämä taajuusetäisyys muodostaa taajuusikkunan, jonka ylä- ja alaraja määrää suurimman sallitun VCO:n lähtötaajuuden ja referens-sitaajuuden eron. Kun ohjausjännite VCO Cntrl muuttuu askelmaisesti ja on tehty n kpl askelia, tullaan portaassa Pn ohjausarvoon, jossa VCO:n taajuus on tullut ikkunaan. Tällöin ollaan riittävän lähellä silmukan tulosignaalin ni-20 mellistaajuutta, johon on lukituttava.. Kuvissa on havainnollisuuden vuoksi merkitty myös suodattimen vaimentamaa signaalia S2. Sen taajuus on paljon suurempi kuin ohjausjänniteportaiden muutostahti. Kun signaalin S2 vaimennus poistetaan kasvaa sen amplitudi kuvion 5 signaalin S1 mukaiseksi. Silmukka hakee nyt lukittumista tähän signaaliin. Lukittuminen kestää kor-25 keintaan muutaman S1 jakson ja lukitus tapahtuu lisäksi alueessa, joka vastaa kuvion 8 mukaista vaimennettua signaalia. Tämä alue jää kuviossa 5 katkoviivojen väliin, joten lukittuminen tapahtuu hallitusti signaalin S1 vaih-telualueen keskellä mahdollistaen näin riittävän säätövaran molempiin suuntiin.
30 ’ t<* Taajuusikkunan täytyy olla suuruudeltaan sellainen, että sen sisään * mahtuu kokonaisuudessaan yksi ohjausporras. Tämän asian merkitystä on havainnollistettu kuviossa 9. Kun portaan Pn antama ohjaus on sellainen, öttär:VCO:n taajuus ei ole vielä taajuusikkunassa, antaa taajuusvertailija tiedon.‘“taajuus pieni”. Ohjausta kasvatetaan seuraavaan portaaseen Pn+1 ja 35 tällöin taajuusvertailija antaa tiedon “taajuus liian suuri”. Ohjausta pienennetään-portaaseen Pn, jonka jälkeen tapahtuma toistuu. VCO:n lähtötaajuus 9 107093 vuorottelee siten ohjausta Pn ja Pn+1 vastaavien taajuuksien välillä, eikä vaihelukko lukitu.
Edeltävässä selostuksessa on kuvattu, kuinka suodattimen läh-tösignaali on vaimennettu murto-osaan ja vaimennettu rippeli viedään oskil-5 laattorille. Rippeli voitaisiin vaimentaa myös kokonaan. Mikäli tällöin käytetään askeltavaa ohjausta, täytyy muuntimen resoluution olla erittäin suuri. Jättämällä pieni rippeli voidaan käyttää huomattavasti pienempi resoluutiosta muunninta, jonka valmistus on huomattavasti helpompaa. Rippeliä ei toisaalta kannata jättää liian suureksi, koska tällöin silmukka voi lukittua sivuun 10 säätöalueen keskikohdasta.
Oskillaattorin keskitaajuuden säätö voidaan toteuttaa myös siirtämällä oskillaattorin ominaiskäyrää ohjaustulon IN2 avulla. Tällä ohjaustulolla säädetään oskillaattorin taajuusaluetta ja muutos ohjausvirtasuureessa aiheuttaa ominaiskäyrän siirtymisen. Siirtyminen on kuvion 1 mukainen, jossa 15 voidaan ajatella kunkin ominaiskäyrän syntyneen eri ohjaussuureen (esim. bias virta) arvoilla.
Ehdotettu järjestely voidaan toteuttaa myös siten, että ohjaustuloon IN2 tuotavaa ohjaussignaalia käytetään oskillaattorin valintaan tai taajuuteen vaikuttavien komponenttien valintaan. Integrointiprosessissa voidaan sa-20 malle palalle tehdä useita oskillaattoreita, joilla on eri ominaiskäyrä. Ohjaus-lohko valitsee niistä sopivan oskillaattorin.
Keksinnön mukaisen järjestelyn etu on myös siinä, että tulosignaa-lin DATA hävitessä silmukka tuottaa koko ajan lähes oikeata taajuutta, jos tulon IN2 ohjaus on jäädytetty arvoon, joka on taajuusikkunassa. Kun tu-25 jo$ignaali sitten palaa, silmukka lukittuu siihen nopeasti.
• > * • l * • · • « · « ·
Claims (22)
1. Menetelmä oskillaattorin lähtösignaalin taajuuden lukitsemiseksi silmukan tulosignaalin taajuuteen silmukkakytkennässä, joka käsittää vaihevertailijan, jonka tuottaa silmukan tulosignaalin ja oskillaattorin 5 lähtösignaalin vaihe-eroon verrannollisen varsinaisen ohjauksen, ohjatun oskillaattorin (21), jonka lähtösignaalin taajuus muuttuu vasteena ohjaustuloon toiminnallisesti kytketylle varsinaiselle ohjaukselle, tunnettu siitä, että lukittumisen aikana: vaimennetaan oskillaattorin varsinaista ohjausta olennaisesti niin, 10 että se on varsinaisen ohjauksen vaihteluvälin optimialueella, johdetaan oskillaattorin ohjaustuloon ylimääräinen ohjaus, jolle vasteena oskillaattorin keskitaajuus muuttuu. verrataan oskillaattorin keskitaajuutta referenssisignaalin taajuuteen, 15 poistetaan oskillaattorin varsinaisen ohjauksen vaimennus oskil laattorin keskitaajuuden tultua riittävän lähelle referenssisignaalin taajuutta ja jäädytetään ylimääräinen ohjaus sen hetkiseen arvoonsa.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että referenssisignaalin taajuus on silmukan tulosignaalin taajuus.
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että referenssisignaalin taajuus on ulkoisen taajuuslähteen antaman signaalin taajuus, joka on lähellä silmukan tulosignaalin nimellistaajuutta.
4. Patenttivaatimuksen 2 tai 3 mukainen menetelmä, tunnettu > siitä, että vertailussa käytetään taajuusvertailijaa ja että oskillaattorin varsi- 25 naisen ohjauksen vaimennus poistetaan, kun oskillaattorin keskitaajuus on ” sama kuin referenssisignaalin taajuus. : “ 5. Patenttivaatimuksen 3 mukainen menetelmä, tunnettu siitä, « » I : V että vertailussa käytetään taajuusikkunavertailijaa ja että oskillaattorin varsi- i 1·· naisen ohjauksen vaimennus poistetaan, kun oskillaattorin keskitaajuus on :T: 30 tullut ennalta määrättyyn taajuusikkunaan.
6. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että oskillaattorin lähtötaajuuden ollessa taajuusikkunan ulkopuolella säädetään ylimääräistä ohjausta ylöspäin tai alaspäin sen mukaan onko oskillaattorin keskitaajuus taajuusikkunan ylä- vai alapuolella. i I « t I « · « · · t · • · « 107093
7. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että vapautetaan jäädytetty ylimääräinen ohjaus oskillaattorin lähtösignaalin ajauduttua taajuusikkunan ulkopuolelle.
8. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, 5 että vapautetaan ylimääräinen ohjaus lähtösignaalin ylittäessä ennalta asetetun taajuusetäisyyden taajuusikkunasta.
9. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että säädetään ylimääräistä ohjausta portaittain siten, että askelletaan laskuria ylöspäin tai alaspäin sen mukaan onko keskitaajuus ikkunan ylä- vai ala- 10 puolella ja laskurin senhetkinen numeerinen arvo muunnetaan ylimääräiseksi ohjaukseksi.
10. Patenttivaatimuksen 9 mukainen menetelmä, tunnettu siitä, että laskurin perättäisiä arvoja vastaavat perättäiset ylimääräiset ohjausarvot mitoitetaan siten, että ne aiheuttavat oskillaattorin lähtösignaalissa taa- 15 juusaskeleen, joka on pienempi kuin taajuusikkuna.
11. Kytkentä oskillaattorin (55) lähtösignaalin (fvco) taajuuden lukitsemiseksi silmukan tulosignaalin taajuuteen käsittää: vaihevertailijan (52), jonka tuloihin johdetaan tulosignaali ja oskillaattorin lähtösignaali ja jonka lähdöstä saadaan näiden signaalien vaihe-20 eroon verrannollinen signaali, suodattimen (54), joka suodattamalla vaihevertailijan lähtösignaalin muodostaa varsinaisen ohjauksen (S1), ohjatun oskillaattorin (55), jonka ohjaustuloon on kytketty varsinainen ohjaus (S1) ja jonka lähtösignaalin (fvco) taajuus muuttuu vasteena var- _ ‘ 25 sinaisen ohjauksen muutokselle, i ’** taajuusvertailija (51), jonka tuloihin johdetaan referenssisignaali ja oskillaattorin lähtösignaali, > · *.· tunnettu siitä, että kytkentään kuuluu lisäksi: vaimennuksen ja oskillaattorin ohjauslohko (56), jonka tulo on kyt-30 ketty toiminnallisesti taajuusvertailijan (51) lähtöön ja jonka lähdöstä saadaan vaimennuksen ohjaussignaali (Attenuation Cntrl), joka säätää oskil-laattorin varsinaisen ohjauksen vaimennusta, ja ylimääräinen ohjaus (VCO Cntrl), joka oskillaattorin ohjaustuloon johdettuna säätää lukittumisen aikana oskillaattorin keskitaajuuden riittävän lähelle referenssisignaalin taajuutta. « · · • · * · * 12 107093
12. Patenttivaatimuksen 11 mukainen kytkentä, tunnettu siitä, että referenssisig naali on kytkennän tulosignaali.
13. Patenttivaatimuksen 11 mukainen kytkentä, tunnettu siitä, että referenssisig naali on ulkoisen taajuuslähteen antama signaali.
14. Patenttivaatimuksen 13 mukainen kytkentä, tunnettu siitä, että taajuusvertailija on taajuusikkunavertailija (51).
15 Patenttivaatimuksen 14 mukainen kytkentä, tunnettu siitä, että vasteena tiedolle, että oskillaattorin lähtösignaalin taajuus (fvco) on taa-juusikkunan ulkopuolelle, ohjauslohko (56) antaa vaimennuksen ohjaussig-10 naalille (Attenuation Cntrl) arvon, jolle vasteena oskillaattorin varsinainen ohjaus vaimennetaan oleellisesti.
16. Patenttivaatimuksen 14 mukainen kytkentä, tunnettu siitä, että vasteena tiedolle, että oskillaattorin lähtösignaalin taajuus (fvco) on taa-juusikkunassa, ohjauslohko (56) antaa vaimennuksen ohjaussignaalille 15 (Attenuation Cntrl) arvon, jolle vasteena vaimennus poistuu oskillaattorin varsinaisesta ohjauksesta.
17. Patenttivaatimuksen 14 mukainen kytkentä, tunnettu siitä, että vaimennuksen ja oskillaattorin ohjauslohko (56) sisältää ylös/alas -laskurin ja muuntimen, joka muuntaa laskurin arvon ylimääräiseksi oskillaat- 20 torin ohjaukseksi (VCO Cntrl).
18. Patenttivaatimuksen 17 mukainen kytkentä, tunnettu siitä, että vasteena ohjauslohkon (56) tulon tiedolle, että oskillaattorin lähtösignaalin taajuus (fvc0) on taajuusikkunan alapuolella, ylös/alas -laskuri askeltaa i(< . ylöspäin. « I
19. Patenttivaatimuksen 17 mukainen kytkentä, tunnettu siitä, I · ;, “ että vasteena ohjauslohkon (56) tulon tiedolle, että oskillaattorin lähtösignaa lin taajuus (fvc0) on taajuusikkunan yläpuolella, ylös/alas -laskuri askeltaa » · alaspäin. *·· 20. Patenttivaatimuksen 17 mukainen kytkentä, tunnettu siitä, 30 että vasteena ohjauslohkon (56) tulon tiedolle, että oskillaattorin lähtösignaalin taajuus (fvco) on taajuusikkunassa, ylös/alas -laskuri jää sen hetkiseen arvoonsa. , 21. Patenttivaatimuksen 17 mukainen kytkentä, tunnettu siitä, / _ että peräkkäisten laskurin arvoja vastaavat, muuntimen muuntamat peräk- 35 käiset ylimääräiset oskillaattorin ohjaukset (Pn, Pn+1) aiheuttavat oskillaatto- 13 107093 rin lähtösignaalissa taajuushypyn, joka on pienempi kuin taajuusikkunan leveys.
22. Patenttivaatimuksen 11 mukainen kytkentä, tunnettu siitä, että taajuusvertailijan (51) lähdöstä saatava vaimennuksen ohjaussignaali 5 (Attenuation Cntrl) kytketään silmukkasuodattimeen (54), joka vasteena ohjaussignaalille vaimentaa oleellisesti varsinaista ohjausta (1). « · 4 · · I · • · I > · • · • · > · · • · *« ·
4 I 4 • « • · « « 14 107093
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI973771A FI107093B (fi) | 1997-09-24 | 1997-09-24 | Integroidun oskillaattorin automaattinen virittäminen |
EP98946484A EP1018218B1 (en) | 1997-09-24 | 1998-09-24 | Automatic tuning of an integrated oscillator |
AU93510/98A AU9351098A (en) | 1997-09-24 | 1998-09-24 | Automatic tuning of an integrated oscillator |
DE69829576T DE69829576T2 (de) | 1997-09-24 | 1998-09-24 | Automatische abstimmung eines integrierten oszillators |
CNB988094711A CN1158769C (zh) | 1997-09-24 | 1998-09-24 | 集成振荡器的自动调谐 |
PCT/FI1998/000757 WO1999018670A2 (en) | 1997-09-24 | 1998-09-24 | Automatic tuning of an integrated oscillator |
US09/525,181 US6181211B1 (en) | 1977-09-24 | 2000-03-14 | Automatic tuning of a VCO in a PLL |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI973771 | 1997-09-24 | ||
FI973771A FI107093B (fi) | 1997-09-24 | 1997-09-24 | Integroidun oskillaattorin automaattinen virittäminen |
Publications (3)
Publication Number | Publication Date |
---|---|
FI973771A0 FI973771A0 (fi) | 1997-09-24 |
FI973771A FI973771A (fi) | 1999-03-25 |
FI107093B true FI107093B (fi) | 2001-05-31 |
Family
ID=8549585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI973771A FI107093B (fi) | 1977-09-24 | 1997-09-24 | Integroidun oskillaattorin automaattinen virittäminen |
Country Status (7)
Country | Link |
---|---|
US (1) | US6181211B1 (fi) |
EP (1) | EP1018218B1 (fi) |
CN (1) | CN1158769C (fi) |
AU (1) | AU9351098A (fi) |
DE (1) | DE69829576T2 (fi) |
FI (1) | FI107093B (fi) |
WO (1) | WO1999018670A2 (fi) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10010947A1 (de) * | 2000-03-06 | 2001-09-27 | Siemens Ag | Takt- und Datenregenerator für unterschiedliche Datenraten |
US6851493B2 (en) | 2000-12-01 | 2005-02-08 | Texas Instruments Incorporated | Digital PLL with gear shift |
JP3542978B2 (ja) * | 2001-05-29 | 2004-07-14 | 埼玉日本電気株式会社 | 周波数同期装置および周波数同期制御方法 |
US6885252B2 (en) * | 2002-07-09 | 2005-04-26 | Mediatex Inc. | Clock recovery circuit capable of automatically adjusting frequency range of a VCO |
TW569541B (en) * | 2002-10-03 | 2004-01-01 | Via Tech Inc | Method and related apparatus for locking phase with estimated rate modified by rate dithering |
AU2003304653A1 (en) * | 2003-10-23 | 2005-05-11 | Telefonaktiebolaget Lm Ericsson (Publ) | A multiband pll arrangement and a method of controlling such arrangement |
EP1698045A4 (en) * | 2003-12-23 | 2007-06-06 | Sirific Wireless Corp | METHOD AND APPARATUS FOR REDUCED NOISE BAND SWITCHING CIRCUITS |
US7859355B2 (en) * | 2005-03-24 | 2010-12-28 | Cypress Semiconductor Corporation | Regulated capacitive loading and gain control of a crystal oscillator during startup and steady state operation |
US7902933B1 (en) | 2006-03-29 | 2011-03-08 | Cypress Semiconductor Corporation | Oscillator circuit |
EP2193604A1 (en) * | 2007-09-28 | 2010-06-09 | Agere Systems, Inc. | Phase-locked loop (pll) having extended tracking range |
CN102426416B (zh) * | 2011-09-05 | 2014-04-09 | 广东电网公司电力科学研究院 | 控制对象频域幅值特性辩识方法和装置 |
CN103188175B (zh) * | 2011-12-30 | 2018-05-04 | 国民技术股份有限公司 | 一种频率补偿电路、解调系统及解调方法 |
US10250266B2 (en) * | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator calibration system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2113929B (en) | 1982-01-05 | 1986-09-03 | Emi Ltd | Oscillator circuits |
GB2120478B (en) * | 1982-04-22 | 1985-10-16 | Standard Telephones Cables Ltd | Voltage controlled oscillator |
US4855683A (en) * | 1987-11-18 | 1989-08-08 | Bell Communications Research, Inc. | Digital phase locked loop with bounded jitter |
KR950008461B1 (ko) | 1992-03-18 | 1995-07-31 | 재단법인 한국전자통신연구소 | Nrz 데이터 비트 동기 장치 |
FI97093C (fi) | 1994-09-09 | 1996-10-10 | Nokia Telecommunications Oy | Nopeasti asettuva vaihelukko |
JP3318444B2 (ja) * | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Pll回路の引込回路、pll回路の引込方法及び光ディスク再生装置 |
KR970003097B1 (ko) * | 1994-12-02 | 1997-03-14 | 양승택 | 다단 제어구조를 갖는 고속 비트동기 장치 |
US5786733A (en) * | 1995-12-04 | 1998-07-28 | Nec Corporation | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit |
JPH09246965A (ja) | 1996-03-14 | 1997-09-19 | Nec Corp | Pll周波数シンセサイザ |
-
1997
- 1997-09-24 FI FI973771A patent/FI107093B/fi active
-
1998
- 1998-09-24 DE DE69829576T patent/DE69829576T2/de not_active Expired - Fee Related
- 1998-09-24 AU AU93510/98A patent/AU9351098A/en not_active Abandoned
- 1998-09-24 EP EP98946484A patent/EP1018218B1/en not_active Expired - Lifetime
- 1998-09-24 CN CNB988094711A patent/CN1158769C/zh not_active Expired - Fee Related
- 1998-09-24 WO PCT/FI1998/000757 patent/WO1999018670A2/en active IP Right Grant
-
2000
- 2000-03-14 US US09/525,181 patent/US6181211B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1999018670A2 (en) | 1999-04-15 |
EP1018218A2 (en) | 2000-07-12 |
AU9351098A (en) | 1999-04-27 |
US6181211B1 (en) | 2001-01-30 |
FI973771A (fi) | 1999-03-25 |
CN1271476A (zh) | 2000-10-25 |
EP1018218B1 (en) | 2005-03-30 |
WO1999018670A3 (en) | 1999-05-20 |
FI973771A0 (fi) | 1997-09-24 |
DE69829576D1 (de) | 2005-05-04 |
CN1158769C (zh) | 2004-07-21 |
DE69829576T2 (de) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI107093B (fi) | Integroidun oskillaattorin automaattinen virittäminen | |
KR100204842B1 (ko) | 단축된 로크시간을 갖는 피엘엘 회로 | |
US6211742B1 (en) | Lock detector for phase locked loops | |
US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
US20050206418A1 (en) | Delay locked loop capable of preventing false lock and method thereof | |
US5349309A (en) | Second order phase locked loop | |
EP0519892A2 (en) | A multi-loop controlled VCO | |
KR20030057454A (ko) | 위상 고정 루프의 안정화 방법 | |
US7148759B2 (en) | Phase-locked loop circuit | |
US6759838B2 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
JPH06164382A (ja) | 位相ロックループ | |
US5670913A (en) | Phase locked loop circuit with false locking detector and a lock acquisition sweep | |
US4843332A (en) | Wide range digital phase/frequency detector | |
US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
US6545546B2 (en) | PLL circuit and optical communication reception apparatus | |
EP1025645B1 (en) | Modified third order phase-locked loop | |
US6249160B1 (en) | Clock reproduction and identification apparatus | |
US6549598B1 (en) | Clock signal extraction circuit | |
US5929678A (en) | Frequency synthesis circuit having a charge pump | |
JP3559374B2 (ja) | Pll回路 | |
JPS59202736A (ja) | 位相同期回路 | |
JP3532490B2 (ja) | ロック検出器及びそれを用いた位相同期回路 | |
KR100920828B1 (ko) | 동기 회로 | |
EP1425856B1 (en) | Apparatus and method for frequency and phase acquisition | |
JP4555462B2 (ja) | Pll回路 |