JPH09246965A - Ｐｌｌ周波数シンセサイザ - Google Patents

Ｐｌｌ周波数シンセサイザ

Info

Publication number
JPH09246965A
JPH09246965A JP8057309A JP5730996A JPH09246965A JP H09246965 A JPH09246965 A JP H09246965A JP 8057309 A JP8057309 A JP 8057309A JP 5730996 A JP5730996 A JP 5730996A JP H09246965 A JPH09246965 A JP H09246965A
Authority
JP
Japan
Prior art keywords
signal
frequency
digital filter
pll
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8057309A
Other languages
English (en)
Inventor
Katsuhiro Ishii
克浩 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8057309A priority Critical patent/JPH09246965A/ja
Priority to AU16310/97A priority patent/AU712293B2/en
Priority to GB9705389A priority patent/GB2311178B/en
Priority to US08/816,417 priority patent/US5892407A/en
Publication of JPH09246965A publication Critical patent/JPH09246965A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Abstract

(57)【要約】 【課題】物理的なＰＬＬ系ループを単一にして複数の特
性を有するＰＬＬ周波数シンセサイザの提供。 【解決手段】ＰＬＬ周波数シンセサイザのループフィル
タにディジタルフィルタを用いて、このディジタルフィ
ルタを外部からの制御情報により制御することにより、
複数の特性を有する。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、周波数シンセサイ
ザに関し、特に、ＰＬＬ周波数シンセサイザに関する。
【０００１】
【従来の技術】一般に、フェーズロックドループ（ＰＬ
Ｌ）周波数シンセサイザは、基準周波数信号を発振する
基準信号発振器と、基準周波数信号を分周する第１の分
周器と、電圧制御発振器（ＶＣＯ）と、ＶＣＯの出力信
号を分周する第２の分周器と、分周された基準信号と分
周されたＶＣＯ出力信号との位相を比較する位相比較器
と、位相比較器からの制御電圧から高域ノイズを除去し
てＶＣＯに供給する低域通過フィルタ（ＬＰＦ）とを備
えている。
【０００２】このようなＰＬＬ周波数シンセサイザを移
動体通信に適用する場合、複数のループゲインに対応す
ることが求められる。
【０００３】そのため、ＰＬＬ自身の特性、例えばルー
プゲインの異なる複数のＬＰＦおよび１つのＬＰＦを選
択するセレクタを設けて、外部からの信号によりセレク
タを切り換えてこれらＬＰＦのうちの１つを選択するＰ
ＬＬ周波数シンセサイザが、例えば特開平５−３３５９
４４号公報に記載されている。
【０００４】また、各ＬＰＦの前段にチャージポンプを
設け、ＬＰＦの出力を切り換えた直後の基準信号周波数
とＶＣＯ出力の分周信号周波数との位相差を初期設定す
ることにより、高速切換えと高安定性を実現するＰＬＬ
周波数シンセサイザが、例えば特開平４−２３５４１６
号公報に記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＰＬＬ周波数シンセサイザにおいて、複数のＬＰＦある
いはチャージポンプを切り換えるセレクタは一般にアナ
ログスイッチであり、切換え時には瞬間的な電圧・電流
変動が発生する。
【０００６】そして、スイッチ自身の内部抵抗がＰＬＬ
の特性に少なからず影響を与える。
【０００７】仮に、スイッチが物理的かつ電気的に理想
的なものであったとしても、チャージポンプ、ＬＰＦ、
セレクタを結ぶ信号線は複数存在することになり、ＰＬ
Ｌにおいて最も雑音に対して注意せねばならない場所が
増えることになる。
【０００８】したがって、ＰＬＬ自身の特性は個々の単
一ループの特性より劣化することになる。
【０００９】本発明の目的は、上述した課題を解決し、
周波数切換え時の電気的変化によりＰＬＬ自身の特性に
影響を与えることなく周波数切換えを可能にするＰＬＬ
周波数シンセサイザを提供することにある。
【００１０】本発明の他の目的は、ＬＰＦの個数を低減
して複数の周波数チャネルに対応するＰＬＬ周波数シン
セサイザを提供することにある。
【００１１】本発明のさらに他の目的は、物理的に単一
構成のＰＬＬで複数の特性を有することができるＰＬＬ
周波数シンセサイザを提供することにある。
【００１２】
【課題を解決するための手段】上述した目的を達成する
ために、本発明によるＰＬＬ周波数シンセサイザは、基
準周波数信号を発生する基準周波数信号発振手段と、電
圧制御発振手段と、前記電圧制御発振手段の出力信号と
前記基準周波数信号との位相を比較する比較手段と、前
記比較手段の位相差に応じた出力を離散的信号に変換す
る第１の変換手段と、外部からの制御情報により制御さ
れ、前記離散的信号の高周波成分を除去するディジタル
フィルタ手段と、前記ディジタルフィルタ手段からの信
号をアナログ信号に変換して前記電圧制御発振手段に供
給する第２の変換手段と、を備えている。
【００１３】前記ディジタルフィルタ手段は、前記離散
的信号を入力する入力手段と、あらかじめ定められたデ
ータが記憶された記憶手段と、入力された信号に応じて
対応するデータを読み出す制御手段と、読み出されたデ
ータを前記第２の変換手段へ出力する出力手段と、を備
えることが好ましい。
【００１４】この場合、前記制御手段は前記制御情報に
より前記入力された信号と前記対応するデータとの関係
を変更することができる。
【００１５】また、本発明によるＰＬＬ周波数シンセサ
イザは、基準周波数信号を発生する基準周波数信号発振
手段と、電圧制御発振手段と、前記電圧制御発振手段の
出力信号と前記基準周波数信号との位相を比較する比較
手段と、前記比較手段の位相差に応じた出力を離散的信
号に変換する第１の変換手段と、外部からの制御情報に
よりあらかじめ定められた複数のループゲインのうちか
ら１つを選択し、前記離散的信号の高周波成分を除去す
るディジタルフィルタ手段と、前記ディジタルフィルタ
手段からの信号をアナログ信号に変換して前記電圧制御
発振手段に供給する第２の変換手段と、を備えている。
【００１６】このように、本発明によるＰＬＬ周波数シ
ンセサイザは、ディジタルフィルタの特性を外部からの
制御情報により制御することにより、ＰＬＬの系自身を
安定化するにはフィルタのカットオフ周波数を低いとこ
ろに設定することで対応可能であり、出力周波数を高速
で切り換えたい場合にはフィルタのカットオフ周波数を
高いところに設定することが対応可能である。
【００１７】また、ディジタルフィルタのゲインを調整
することによりＰＬＬ系自身の不安定動作による発振現
象等を抑圧することができる。
【００１８】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。
【００１９】図１は、本発明の一実施例を示すＰＬＬ周
波数シンセサイザの構成ブロック図である。
【００２０】図１において、ＰＬＬ周波数シンセサイザ
は、基準周波数信号発振器１、分周器２および９、位相
比較器３、チャージポンプ４、アナログ・ディジタル
（Ａ／Ｄ）変換器５、ディジタルフィルタ６、ディジタ
ル・アナログ（Ｄ／Ａ）変換器７および電圧制御発振器
（ＶＣＯ）８から構成される。
【００２１】基準周波数信号発振器１からの基準周波数
信号は分周器２にて所定の分周比で分周されて位相比較
器３の第１の入力端に供給される。
【００２２】一方、ＶＣＯ８からの出力周波数信号は出
力端子１０に出力されるとともに、分周器９にて所定の
分周比で分周されて位相比較器３の第２の入力端に供給
される。分周器９の分周数は外部からの制御信号により
制御される。
【００２３】分周された基準周波数信号と分周された出
力周波数信号とは位相比較器３にて比較され、周波数差
および位相差に比例したパルス信号がチャージポンプ４
に出力される。
【００２４】チャージポンプ４は位相比較器３からの正
負のパルス信号に応じて正負のパルス状の電流をＡ／Ｄ
変換器５に出力する。チャージポンプ４からの電流はＡ
／Ｄ変換器５にてディジタル信号に変換され、Ａ／Ｄ変
換器５からのディジタル信号はディジタルフィルタ６に
供給される。
【００２５】ディジタルフィルタ６は、Ａ／Ｄ変換器５
からのディジタル信号を平滑化して高周波成分を除去
し、出力信号をＤ／Ａ変換器７に供給する。ディジタル
フィルタ６からの出力信号はＤ／Ａ変換器７にてアナロ
グ信号に変換され、ＶＣＯ８の制御電圧として供給され
る。
【００２６】ここで、本願発明のディジタルフィルタで
構成するＰＬＬ周波数シンセサイザの原理について説明
する。
【００２７】一般にＰＬＬ周波数の周波数切換え時間や
ループの安定性、信号対雑音比（Ｓ／Ｎ比）等の諸特性
は、ループ全体の伝達関数によって決定される。そのル
ープ全体の伝達関数において、特に周波数特性に関して
大きく影響するのがループフィルタである。
【００２８】例えば、ＰＬＬ系の周波数切換え時間を短
くする場合には、ループフィルタのカットオフ周波数を
高くして、ループ全体の帯域を広く取る方が有利であ
り、またＰＬＬ系の定常状態での安定性を向上し、雑音
を低下させＳ／Ｎ比を向上するには、ＬＰＦのカットオ
フ周波数を低くして、ループ全体の帯域を狭くする方が
有利である。
【００２９】本発明においては、以上の点に鑑み、ルー
プフィルタにディジタルフィルタを採用している。そし
て、外部制御端子１１からの制御情報によりカットオフ
周波数を指定することにより、物理的に単一構成であり
ながらループの帯域および利得を任意に変更することが
できる。また、物理的に複数のＬＰＦを切り換える場合
に必要である物理的スイッチを省略できる。
【００３０】この結果、物理的に複数のループフィルタ
を必要としないため、実装面積の点で有利であるほか、
雑音などにより周波数ロックが外れる確立も低くなる。
【００３１】図２は図１に示したディジタルフィルタ６
の一実施例を示す構成ブロック図である。
【００３２】図２に示すディジタルフィルタは、２次デ
ィジタルフィルタを基本構成としていて、遅延回路、乗
算回路および加算回路により構成される。乗算回路の各
乗算係数ａ１、ａ２、ｂ１、ｂ２は外部制御端子１１か
らの制御情報に応じて制御される。
【００３３】図３は、図１に示したディジタルフィルタ
６の他の構成ブロック図である。
【００３４】図３において、ディジタルフィルタは入力
装置６１、制御装置６２、記憶装置６３および出力装置
６４で構成される。
【００３５】Ａ／Ｄ変換器５からのディジタル信号は入
力装置６１を介して制御装置６２に供給される。制御装
置６２は入力装置６１からの信号に応じて記憶装置６３
の対応するアドレスからデータを読み出し、出力装置６
４に供給する。読み出されたデータは出力装置６４を介
してＤ／Ａ変換器７へ供給される。
【００３６】記憶装置６３にはあらかじめディジタルフ
ィルタの入出力特性に応じたデータが記憶されており、
これらのデータは制御装置６２からアクセスすることが
できる。
【００３７】また、制御装置６２は制御情報により指定
するアドレスを変えることによりループゲインを任意に
変更することができる。
【００３８】このように、ソフトウェア的に構成するこ
とにより、物理的なレジスタ等を用いることなく信号処
理を行うことができるので、通過させる周波数を決定す
る場合でも、外部からの制御情報により動作を変更する
ことができる。
【００３９】したがって、物理的な信号の流れを変える
ことなくフィルタの特性を変更することができる。
【００４０】
【発明の効果】以上説明したように、本発明によるＰＬ
Ｌ周波数シンセサイザでは、ループフィルタにディジタ
ルフィルタを用いて、外部からの制御情報によりループ
ゲインを制御することにより、ＰＬＬ系に物理的な構成
を変えずに複数の特性を有するループを構成することが
できる。
【００４１】これにより、特に移動体通信端末のよう
に、部品の実装面積が限られているような場合でも、１
つの回路で安定した複数の特性を実現することができ
る。
【００４２】また、実装面積を小さくできるとともに、
物理的スイッチ等を無くすことができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成ブロック図。
【図２】図１に示したディジタルフィルタの一実施例の
構成ブロック図。
【図３】図１に示したディジタルフィルタの他の実施例
の構成ブロック図
【符号の説明】
１ ・・・ 基準周波数信号発振器 ２ ・・・ 分周器 ３ ・・・ 位相比較器 ４ ・・・ チャージポンプ ５ ・・・ Ａ／Ｄ変換器 ６ ・・・ ディジタルフィルタ ７ ・・・ Ｄ／Ａ変換器 ８ ・・・ 電圧制御発振器 ９ ・・・ 分周器 １０ ・・・ 出力端子 １１ ・・・ 外部制御端子 ６１ ・・・ 入力装置 ６２ ・・・ 制御装置 ６３ ・・・ 記憶装置 ６４ ・・・ 出力装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基準周波数信号を発生する基準周波数信号
    発振手段と、 電圧制御発振手段と、 前記電圧制御発振手段の出力信号と前記基準周波数信号
    との位相を比較する比較手段と、 前記比較手段の位相差に応じた出力を離散的信号に変換
    する第１の変換手段と、 外部からの制御情報により制
    御され、前記離散的信号の高周波成分を除去するディジ
    タルフィルタ手段と、 前記ディジタルフィルタ手段からの信号をアナログ信号
    に変換して前記電圧制御発振手段に供給する第２の変換
    手段と、 を有することを特徴とするＰＬＬ周波数シンセサイザ。
  2. 【請求項２】前記ディジタルフィルタ手段は、前記離散
    的信号を入力する入力手段と、あらかじめ定められたデ
    ータが記憶された記憶手段と、入力された信号に応じて
    対応するデータを読み出す制御手段と、読み出されたデ
    ータを前記第２の変換手段へ出力する出力手段と、を有
    することを特徴とする請求項１記載のＰＬＬ周波数シン
    セサイザ。
  3. 【請求項３】前記制御手段は前記制御情報により前記入
    力された信号と前記対応するデータとの関係を変更する
    ことによりフィルタのカットオフ周波数を変更すること
    を特徴とする請求項２記載のＰＬＬ周波数シンセサイ
    ザ。
  4. 【請求項４】ＰＬＬ周波数シンセサイザにおいて、 基準周波数信号を発生する基準周波数信号発振手段と、 電圧制御発振手段と、 前記電圧制御発振手段の出力信号と前記基準周波数信号
    との位相を比較する比較手段と、 前記比較手段の位相差に応じた出力を離散的信号に変換
    する第１の変換手段と、 外部からの制御情報によりあ
    らかじめ定められた複数のループゲインのうちから１つ
    を選択し、前記離散的信号の高周波成分を除去するディ
    ジタルフィルタ手段と、 前記ディジタルフィルタ手段からの信号をアナログ信号
    に変換して前記電圧制御発振手段に供給する第２の変換
    手段と、 を有することを特徴とするＰＬＬ周波数シンセサイザ。
JP8057309A 1996-03-14 1996-03-14 Ｐｌｌ周波数シンセサイザ Pending JPH09246965A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8057309A JPH09246965A (ja) 1996-03-14 1996-03-14 Ｐｌｌ周波数シンセサイザ
AU16310/97A AU712293B2 (en) 1996-03-14 1997-03-14 Phase-locked loop synthesizer
GB9705389A GB2311178B (en) 1996-03-14 1997-03-14 Phase-locked loop circuit
US08/816,417 US5892407A (en) 1996-03-14 1997-03-14 Phase-locked loop synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8057309A JPH09246965A (ja) 1996-03-14 1996-03-14 Ｐｌｌ周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH09246965A true JPH09246965A (ja) 1997-09-19

Family

ID=13051972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8057309A Pending JPH09246965A (ja) 1996-03-14 1996-03-14 Ｐｌｌ周波数シンセサイザ

Country Status (4)

Country Link
US (1) US5892407A (ja)
JP (1) JPH09246965A (ja)
AU (1) AU712293B2 (ja)
GB (1) GB2311178B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295556A (ja) * 2006-03-31 2007-11-08 Nippon Dempa Kogyo Co Ltd ディジタル処理装置のノイズ低減方式

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107093B (fi) 1997-09-24 2001-05-31 Nokia Networks Oy Integroidun oskillaattorin automaattinen virittäminen
KR100382328B1 (ko) * 1997-01-23 2003-12-18 산요 덴키 가부시키가이샤 Pll회로및위상록검출회로
JP3937457B2 (ja) 1997-11-13 2007-06-27 セイコーエプソン株式会社 半導体集積回路、動作状態検出器及び電子機器
KR100532403B1 (ko) 1998-07-16 2005-11-30 삼성전자주식회사 광디스크 재생 시스템의 데이터 복원장치 및 비대칭 보정장치
US6380800B1 (en) * 1999-12-30 2002-04-30 Micron Technology, Inc. Pump area reduction through the use of passive RC-filters or active filters
US6630868B2 (en) 2000-07-10 2003-10-07 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US6636122B2 (en) * 2001-10-09 2003-10-21 Zilog, Inc. Analog frequency locked loop with digital oversampling feedback control and filter
US7091795B1 (en) 2001-10-09 2006-08-15 Zilog, Inc. Modulating ramp angle in a digital frequency locked loop
US7259604B2 (en) * 2005-08-03 2007-08-21 Micron Technology, Inc. Initialization scheme for a reduced-frequency, fifty percent duty cycle corrector
EP1814230A1 (en) * 2006-01-30 2007-08-01 Infineon Technologies AG Phase locked loop circuitry with digital loop filter
US7696829B2 (en) * 2006-09-21 2010-04-13 Infineon Technologies Ag Frequency synthesizer and method
GB2442278B (en) * 2006-09-29 2011-07-20 Avaya Ecs Ltd Phase locked loop
EP2009796A1 (en) * 2007-06-28 2008-12-31 Alcatel Lucent Method for filtering a signal in a phase-locked loop, phase locked loop, base station and communication network therefor
US8977215B2 (en) 2008-03-07 2015-03-10 Electronic Warfare Associates, Inc. Frequency translation device and wireless communication system using the same
WO2012148774A2 (en) * 2011-04-25 2012-11-01 Volterra Semiconductor Corporation Integrated protection devices with monitoring of electrical characteristics
JP2015142265A (ja) * 2014-01-29 2015-08-03 セイコーエプソン株式会社 発振回路、発振器、フラクショナルｎ−ｐｌｌ回路、電子機器、移動体及びフラクショナルｎ−ｐｌｌ回路のリファレンス周波数の決定方法
US11656848B2 (en) 2019-09-18 2023-05-23 Stmicroelectronics International N.V. High throughput parallel architecture for recursive sinusoid synthesizer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827225A (en) * 1988-06-13 1989-05-02 Unisys Corporation Fast locking phase-locked loop utilizing frequency estimation
JP2889610B2 (ja) * 1989-09-18 1999-05-10 株式会社ブリヂストン 防振装置
JPH04115721A (ja) * 1990-09-05 1992-04-16 Nec Ibaraki Ltd 位相同期回路
JPH04235416A (ja) * 1991-01-11 1992-08-24 Nippon Telegr & Teleph Corp <Ntt> Ｐｌｌシンセサイザ回路
US5351275A (en) * 1991-07-15 1994-09-27 National Semiconductor Corporation Digital serial loop filter for high speed control systems
DE69204144T2 (de) * 1991-11-25 1996-03-21 Philips Electronics Nv Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
JP3241079B2 (ja) * 1992-02-24 2001-12-25 株式会社日立製作所 ディジタル位相同期回路
JPH05252153A (ja) * 1992-03-03 1993-09-28 Fujitsu Ltd ディジタル・ループフィルタ
JPH05268077A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd ディジタルｐｌｌ回路
JPH05335944A (ja) * 1992-05-29 1993-12-17 Sanyo Electric Co Ltd Ｐｌｌシンセサイザ回路
US5481573A (en) * 1992-06-26 1996-01-02 International Business Machines Corporation Synchronous clock distribution system
FI93285C (fi) * 1993-03-08 1995-03-10 Nokia Telecommunications Oy Menetelmä kellosignaalin muodostamiseksi vaihelukitun silmukan avulla ja vaihelukittu silmukka
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
JP3232351B2 (ja) * 1993-10-06 2001-11-26 三菱電機株式会社 デジタル回路装置
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295556A (ja) * 2006-03-31 2007-11-08 Nippon Dempa Kogyo Co Ltd ディジタル処理装置のノイズ低減方式

Also Published As

Publication number Publication date
GB2311178A (en) 1997-09-17
AU712293B2 (en) 1999-11-04
GB2311178B (en) 1998-05-27
AU1631097A (en) 1997-09-18
GB9705389D0 (en) 1997-04-30
US5892407A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
JPH09246965A (ja) Ｐｌｌ周波数シンセサイザ
JP3327028B2 (ja) 周波数シンセサイザ
US5420545A (en) Phase lock loop with selectable frequency switching time
US6693468B2 (en) Fractional-N synthesizer with improved noise performance
JP3597471B2 (ja) デジタル位相ロックループ周波数シンセサイザ
US7405627B2 (en) PLL frequency synthesizer
US5534823A (en) Phase locked loop (PLL) circuit having variable loop filter for shortened locking time
SE516301C2 (sv) N-fraktionell frekvenssyntes med restfelsrättning
JP2875472B2 (ja) Ｐｌｌシンセサイザ及びその制御方法
US6779010B2 (en) Accumulator with programmable full-scale range
US5661440A (en) PLL frequency synthesizer employing plural control frequencies to minimize overshoot
JP2001094419A (ja) Ｐｌｌ回路
US20060012440A1 (en) Phase locked loop
JP2011041300A (ja) 利得を自動的に設定する位相ロックループ
JPH1098376A (ja) 位相同期ループ
JPH1032486A (ja) 分数分周器及びｐｌｌ回路
JP3006805B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
JPH0758636A (ja) 周波数シンセサイザ
JP3326286B2 (ja) Ｐｌｌ周波数シンセサイザ回路
JP2830815B2 (ja) Ｐｌｌ周波数シンセサイザ
JP2885662B2 (ja) Ｐｌｌ回路
JP4082207B2 (ja) 周波数シンセサイザ
JPH0786930A (ja) 位相同期回路
JP2002280897A (ja) フルディジタルｐｌｌ回路
JP2002009617A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990202