JP2007295556A - ディジタル処理装置のノイズ低減方式 - Google Patents
ディジタル処理装置のノイズ低減方式 Download PDFInfo
- Publication number
- JP2007295556A JP2007295556A JP2007096914A JP2007096914A JP2007295556A JP 2007295556 A JP2007295556 A JP 2007295556A JP 2007096914 A JP2007096914 A JP 2007096914A JP 2007096914 A JP2007096914 A JP 2007096914A JP 2007295556 A JP2007295556 A JP 2007295556A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- digital
- rotation vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】PLLの位相比較演算を行うディジタル処理デバイス115をディジタル信号処理回路115A〜115Cで構成する周波数シンセサイザにおいて、ノイズ低減部115Dは、多数の論理回路要素がほぼ同時にオン/オフ動作するディジタルローパスフィルタ115Bと同等のオン/オフ動作になる回路構成にし、かつフィルタ115Bのオン/オフ動作と逆のオン/オフ動作させることでノイズを低減する。
【選択図】図1
Description
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とする。
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とする。
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とする。
供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部からの周波数信号を電圧制御発振部の設定周波数に応じて1/N(Nは整数)に分周する分周手段の後段に設けられ、
前記電圧制御発振部の出力周波数の1/Nに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0/2πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0/2πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
前記周波数差取り出し手段により取り出された周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段とを備えことを特徴とする。
図1は、本発明の実施形態を示す周波数シンセサイザの機能ブロック図である。この周波数シンセサイザは、新規な原理に基づいて動作するものであるが、本実施の形態の主要部は、この種の周波数シンセサイザに適用することに限らないことから、周波数シンセサイザ自体の動作については後述の実施の形態にて一括して説明することとし、ここでは、ノイズ低減部115Dの作用に関する部分を中心に述べる。
電圧制御発振器111の出力周波数が安定したときにはA/D変換器114からは例えば4MHz付近の正弦波信号に対応する信号が取り出され、第1のディジタル処理回路115Aでは、前記正弦波信号を4MHzの正弦波信号により直交検波して両信号の周波数差で回転するベクトルを取り出し、更にそのベクトルの回転速度と設定周波数時における同様のベクトルの回転速度との差分を取り出すなどの処理が行われる。
また第2のディジタル処理回路115Cでは、前記差分についてより細かな値を求める処理が行われ、その差分をループフィルタで積分してその積分値をD/A変換器116に出力している。なお図1では省略されているが、実際には電圧制御発振器111に設定出力周波数付近の周波数に対応する直流電圧を周波数引き込み用の直流電圧として供給することが必要である。このような一連のディジタル処理は、例えばディジタル処理デバイス115例えばFPGA(Field Programmable Gate Alley)にて行われ、その詳細は後述する。
図3は、本発明の実施形態を示す周波数シンセサイザの機能ブロック図である。同図が図1と異なる部分は、ダミーローパスフィルタ115Daに代えて、ディジタル処理デバイス115の外部にバッファ回路117を設けた点にある。
本実施形態では、先の実施の形態1,2の周波数シンセサイザに関する動作も含めて説明する。先ず図4を参照しながら周波数シンセサイザの動作原理について概略的に説明する。図4中、1は、電圧制御発振部である電圧制御発振器であり、電圧出力部11から第1の加算部12を経て供給電圧に応じた周波数の矩形波である周波数信号を出力する。電圧制御発振器1からの周波数信号は分周手段2にて1/N(Nは整数)に分周され、更に正弦波に変換され、ディジタル信号に変換されるのであるが、ここでは回転ベクトル取り出し手段20により、前記周波数信号の周波数に応じた周波数(速度)で回転する回転ベクトルが取り出されるという説明にとどめる。
3はA/D(アナログ/ディジタル)変換器であり、ローパスフィルタ21からの周波数信号である正弦波信号を基準クロック発生部31からのクロック信号によりサンプリングしてそのサンプリング値をディジタル信号として出力する。基準クロック発生部31は、前記周波数信号をサンプリングするために周波数の安定性が極めて高い周波数信号であるクロック信号を出力する。
この取り込み結果において、基本波周波数に対してn次の高調波の周波数はn×(基本波周波数)として表されるので、これをf2と置いて上記の(1)式に代入すれば、高調波がどのような周波数として取り込まれるかを計算することができる。この計算を用いることにより基本波の周波数と高調波の周波数とが重ならないように、分周器2からの高周波信号の周波数fcとサンプリング周波数(クロック信号の周波数)fsとを設定することができ、例えば回転ベクトルが停止するときのfcが36MHzとなるように分周比Nを設定し、fsを40MHzに設定する。この場合、A/D変換器3からのディジタル信号である出力信号で特定される周波数信号の基本波は4MHzの正弦波となる。なおfc/fsを9/10にすれば、基本波の周波数と高調波の周波数とが重ならないが、fc/fsはこの値に限られるものではない。
=1/2・Acosθ+1/2{cos(2ω0t)・cosθ+sin(2ω0t)・sinθ}……(2)
Acos(ω0t+θ)・−sin(ω0t)
=1/2・Asinθ−1/2{sin(2ω0t)・cosθ+cos(2ω0t)・sinθ}……(3)
そこで掛け算部41aの出力及び掛け算部41bの出力を夫々ローパスフィルタ42a及び42bを通すことにより、2ω0tの周波数信号は除去されるので、結局ローパスフィルタ42a、42bからは夫々1/2・Acosθと1/2・Asinθとが取り出される。ローパスフィルタ42a、42bにおける実際のディジタル処理は、掛け算部41a、41bから出力される時系列データについて連続する複数個のデータ例えば6個のデータの移動平均を演算している。
I+jQ={I(n)・I’(n)−Q(n)・Q’(n)}+j{I(n)・Q’(n)+I’(n)・Q(n)} ……(4)
図8は、逆回転ベクトル乗算部5の構成を示しており、(4)式の演算を行っている。 逆回転ベクトルV’を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆回転ベクトルV’の位相をφ’とすると、cosφ’とsinφ’との値を発生させることである。図9は、ベクトルのcosφ’とsinφ’との組がベクトルの回転方向に沿って順番に配列されたI/Qテーブル60を示しており、パラメータ出力部6は、この例では前記I/Qテーブル60を備えていて、指示された電圧制御発振器1の設定周波数に応じて決定されるインクリメント数またはデクリメント数でI/Qテーブル60のアドレスを読み出し、逆回転ベクトル乗算部5に出力している。例えばインクリメント数を2にして1個おきにアドレスを読み出すと、ベクトルの速度が倍速になる。インクリメントして読み出すかデクリメントして読み出すかは、キャリアリムーブ4にて取り出された回転ベクトルVの回転方向により決めることができる。こうして回転ベクトルVに対して逆回転する逆回転ベクトルV’を生成することができる。なお、図9のI/Qテーブル60は、本実施形態の理解を容易にするために模式的に作成されたものであり、実際のテーブルの好ましい作成例を挙げたものではない。
このような演算は、周波数シンセサイザに対して設定周波数を入力することにより、電圧制御発振器1を動作させる以前にパラメータ出力部6にて行われる。またパラメータ出力部6は、図示しないメモリを参照して、設定周波数に近い周波数が得られる電圧値を選択し、これにより電圧出力部11の出力電圧がその電圧値に向かって上昇することになる。そして分周比Nを14に設定し、また逆回転ベクトルV’の周波数を1.1428642857143MHzに設定すればA/D変換部3にて得られる周波数信号の周波数が1.1428642857143MHzとなるまで、電圧制御発振器1の出力周波数fvcoが上昇し、やがて回転ベクトルVの周波数と逆回転ベクトルV’の周波数とが一致したときにPLLがロックされ、fvcoがfsetに収束する。
図10は、回転ベクトルVが逆回転ベクトルV’により逆回し処理が行われて停止した状態をイメージ的に示す図である。
回転ベクトルVの回転は逆回転ベクトルV’により減速されているので、回転ベクトルVの周波数(速度)を簡単な近似式で求めることができる。図11に示すように複素平面上において、(n−1)番目のサンプリングにより求めた回転ベクトルV(n−1)とn番目のサンプリングにより求めた回転ベクトルV(n)=V(n−1)+ΔVとのなす角度Δφ、即ち両サンプリング時の回転ベクトルVの位相差Δφは、回転ベクトルVの周波数がサンプリング周波数よりも十分に小さくかつθ=sinθとみなせる程度であれば、ΔVの長さとみなすことができる。
ここで、I値(回転ベクトルVの実数部分)及びQ値(回転ベクトルVの虚数部分)についてn番目のサンプリングに対応する値を夫々I(n)及びQ(n)とすれば、ΔV及びconj{V(n)}は複素表示すると夫々(6)式及び(7)式で表される。
conj{V(n)}=I(n)−jQ(n) ……(7)
ただし、ΔIはI(n)−I(n−1)であり、ΔQはQ(n)−Q(n−1)である。(6)式及び(7)式を(5)式に代入して整理すると、Δφは(8)式で表されることになる。
前記位相の時間差検出部71は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆回転ベクトル乗算部5にて減速された回転ベクトルVの周波数に対応する値であるから、位相の時間差検出部71は、減速された回転ベクトルVの周波数を出力する手段(微速ベクトル検出手段)であるといえる。
11…電圧出力部
2,112…分周器
3,114…A/D変換部
31…基準クロック発生部
4…キャリアリムーブ
5…逆回転ベクトル演算部
6…パラメータ出力部
71…位相の時間差検出部
73…位相差の累積加算部
8…ループフィルタ
115…ディジタル処理デバイス
115A…第1のディジタル処理回路
115B…ローパスフィルタ
115C…第2のディジタル処理回路
115D、117、90…ノイズ低減部
116…D/A変換器
Claims (5)
- ディジタル信号処理回路によって所期の機能を構成するディジタル処理装置において、
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とするディジタル処理装置。 - ディジタル信号処理回路で位相比較演算してPLLを構成するディジタル処理装置において、
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とするディジタル処理装置。 - ディジタル信号処理回路で位相比較演算を行うPLLによって周波数シンセサイザを構成するディジタル処理装置において、
前記ディジタル信号処理回路のうち、多数の論理回路要素がほぼ同時にオン/オフ動作する信号処理回路と同等のオン/オフ動作となる構成にしたダミー回路と、
前記信号処理回路のオン/オフドライブ信号と逆のオン/オフドライブ信号で前記ダミー回路をオン/オフ動作させるドライブ回路と、を備えたことを特徴とするディジタル処理装置。 - 前記周波数シンセサイザは、
供給された電圧に応じた周波数の周波数信号を発振する電圧制御発振部からの周波数信号を電圧制御発振部の設定周波数に応じて1/N(Nは整数)に分周する分周手段の後段に設けられ、
前記電圧制御発振部の出力周波数の1/Nに相当する周波数の正弦波信号を基準クロック信号に基づいてサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部からの出力信号に対応する周波数信号に対して、周波数がω0/2πの正弦波信号のディジタル信号による直交検波を行い、当該周波数信号の周波数とω0/2πとの周波数差に相当する周波数で回転する回転ベクトルを複素表示したときの実数部分及び虚数部分を取り出す回転ベクトル取り出し手段と、
前記電圧制御発振部の出力周波数が設定値になったときの前記回転ベクトルの周波数を計算するパラメータ出力部と、
前記回転ベクトルの周波数と前記パラメータ出力部にて計算された周波数との差分を取り出す周波数差取り出し手段と、
前記周波数差取り出し手段により取り出された周波数差に相当する電圧信号を前記電圧制御発振部に帰還する手段とを備えことを特徴とする請求項3に記載のディジタル処理装置。 - 前記ダミー回路は、前記信号処理回路と等価な充放電電流を発生する外付けバッファ回路としたことを特徴とする請求項1〜4のいずれか1項に記載のディジタル処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096914A JP4874151B2 (ja) | 2006-03-31 | 2007-04-02 | ディジタル処理装置及び周波数シンセサイザ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006100778 | 2006-03-31 | ||
JP2006100778 | 2006-03-31 | ||
JP2007096914A JP4874151B2 (ja) | 2006-03-31 | 2007-04-02 | ディジタル処理装置及び周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007295556A true JP2007295556A (ja) | 2007-11-08 |
JP4874151B2 JP4874151B2 (ja) | 2012-02-15 |
Family
ID=38765673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096914A Expired - Fee Related JP4874151B2 (ja) | 2006-03-31 | 2007-04-02 | ディジタル処理装置及び周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4874151B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5249330B2 (ja) * | 2008-07-14 | 2013-07-31 | 株式会社アドバンテスト | 信号出力回路、タイミング発生回路、試験装置、および受信回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109618A (ja) * | 1989-09-25 | 1991-05-09 | Tokyo Electric Co Ltd | マイクロプロセッサの駆動装置 |
JPH09246965A (ja) * | 1996-03-14 | 1997-09-19 | Nec Corp | Pll周波数シンセサイザ |
JPH1168558A (ja) * | 1997-06-30 | 1999-03-09 | Siemens Ag | 高周波信号発生器 |
JP2000066761A (ja) * | 1998-08-21 | 2000-03-03 | Nec Corp | ディジタル回路 |
JP2000227818A (ja) * | 1999-02-08 | 2000-08-15 | Fuji Xerox Co Ltd | 配線基板ユニット |
JP2004088638A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
-
2007
- 2007-04-02 JP JP2007096914A patent/JP4874151B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03109618A (ja) * | 1989-09-25 | 1991-05-09 | Tokyo Electric Co Ltd | マイクロプロセッサの駆動装置 |
JPH09246965A (ja) * | 1996-03-14 | 1997-09-19 | Nec Corp | Pll周波数シンセサイザ |
JPH1168558A (ja) * | 1997-06-30 | 1999-03-09 | Siemens Ag | 高周波信号発生器 |
JP2000066761A (ja) * | 1998-08-21 | 2000-03-03 | Nec Corp | ディジタル回路 |
JP2000227818A (ja) * | 1999-02-08 | 2000-08-15 | Fuji Xerox Co Ltd | 配線基板ユニット |
JP2004088638A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5249330B2 (ja) * | 2008-07-14 | 2013-07-31 | 株式会社アドバンテスト | 信号出力回路、タイミング発生回路、試験装置、および受信回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4874151B2 (ja) | 2012-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461885B2 (en) | Hybrid digital-analog phase locked loops | |
Kumm et al. | An FPGA-based linear all-digital phase-locked loop | |
US20080005213A1 (en) | Phase-coherent signal generator | |
JP4924630B2 (ja) | クロック生成回路 | |
CN111642139B (zh) | 频率调节器及其频率调节方法、电子设备 | |
US11342925B2 (en) | Signal generation circuit and method, and digit-to-time conversion circuit and method | |
JP2006119123A (ja) | 位相差検出装置 | |
JP2013197898A (ja) | Pll回路、pll回路の制御方法、及びデジタル回路 | |
US9685964B1 (en) | Fast-locking frequency synthesizer | |
JP4874151B2 (ja) | ディジタル処理装置及び周波数シンセサイザ | |
JP4397363B2 (ja) | 周波数シンセサイザ | |
US11588491B2 (en) | Signal generation circuit and method, and digit-to-time conversion circuit and method | |
US10148275B1 (en) | Low power digital-to-analog converter (DAC)-based frequency synthesizer | |
JP4299352B2 (ja) | ディジタル処理装置 | |
JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
CN101416395B (zh) | 数字处理装置 | |
Bissa et al. | All Digital Phase Locked Loop for Low Frequency Applications | |
KR970055570A (ko) | 혼합형 주파수 합성기 | |
JP5066466B2 (ja) | 周波数シンセサイザ | |
JP2008098790A (ja) | 発振装置および周波数検出装置 | |
JP4713525B2 (ja) | 周波数シンセサイザ | |
JP4012747B2 (ja) | 2相発振器の位相ずれ検出方法およびその位相ずれ検出装置 | |
JP2010230439A (ja) | 制御回路 | |
US20160223359A1 (en) | Sine wave oscillator and inductive sensors | |
JPH08330848A (ja) | 数値制御発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |