JP4924630B2 - クロック生成回路 - Google Patents
クロック生成回路 Download PDFInfo
- Publication number
- JP4924630B2 JP4924630B2 JP2009026560A JP2009026560A JP4924630B2 JP 4924630 B2 JP4924630 B2 JP 4924630B2 JP 2009026560 A JP2009026560 A JP 2009026560A JP 2009026560 A JP2009026560 A JP 2009026560A JP 4924630 B2 JP4924630 B2 JP 4924630B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000001914 filtration Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 17
- 238000005070 sampling Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
(付記1)
入力信号を受信して、第1周波数信号に基づいて第1位相位置で前記入力信号を検出して出力する第1判定回路と、
前記入力信号を受信して、第2周波数信号に基づいて第2位相位置で前記入力信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とを比較して比較結果を出力する位相検出器と、
前記比較結果と第1制御信号とを加算して出力する第1加算回路と、
前記比較結果と第2制御信号とを加算して出力する第2加算回路と、
前記第1加算回路の前記出力が入力され前記第1周波数信号を出力する第1電圧制御発振回路と、
前記第2加算回路の前記出力が入力され前記第2周波数信号を出力する第2電圧制御発振回路と、
前記第1周波数信号と前記第2周波数信号とに基づいて前記第1制御信号と前記第2制御信号とを生成する位相調整回路と
を備えることを特徴とするクロック生成回路。
(付記2)
前記第1周波数信号は、第3周波数信号と第4周波数信号とを含み、
前記第2周波数信号は、第5周波数信号と第6周波数信号とを含むこと
を特徴とする付記1に記載のクロック生成回路。
(付記3)
前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
前記第4周波数信号と前記第6周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第7周波数信号と前記第8周波数信号をフィルタリングするフィルタと、
第1位相制御信号に基づいて前記フィルタから出力される前記第7周波数信号のフィルタリング後の信号を重み付けする第1重み付け回路と、
第2位相制御信号に基づいて前記フィルタから出力される前記第8周波数信号のフィルタリング後の信号を重み付けする第2重み付け回路と、
前記第1重み付け回路の出力と前記第2重み付け回路の出力とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記4)
前記位相調整回路は、
第1位相制御信号に基づいて前記第3周波数信号を重み付けする第1重み付け回路と、
前記第1重み付け回路の出力と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
第2位相制御信号に基づいて前記第4周波数信号を重み付けする第2重み付け回路と、
前記第2重み付け回路の出力と前記第6周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記7周波数信号と前記第8周波数信号とをフィルタリングするフィルタと、
前記フィルタから出力される第7周波数信号のフィルタリング後の信号と第8周波数信号のフィルタリング後の信号とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号および前記第2制御信号を出力する出力回路と
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記5)
前記位相調整回路は、
第1位相制御信号に基づいて前記第6周波数信号を重み付けする第1重み付け回路と、
前記第1重み付け回路の出力と前記第3周波数信号が供給されて第7周波数信号を出力する第1ミキサと、
第2位相制御信号に基づいて前記第6周波数信号を重み付けする第2重み付け回路と、
前記第2重み付け回路の出力と前記第4位相制御信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第7周波数信号と前記第8周波数信号とをフィルタリングするフィルタと、
前記フィルタから出力される第7周波数信号のフィルタリング後の信号と第8周波数信号のフィルタリング後の信号とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号および前記第2制御信号を出力する出力回路と
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記6)
前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
前記第4周波数信号と前記第5周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第3周波数信号と前記第5周波数信号とが供給されて第9周波数信号を出力する第3ミキサと、
前記第4周波数信号と前記第6周波数信号とが供給されて第10周波数信号を出力する第4ミキサと、
前記第7周波数信号と前記第8周波数信号とを加算する第3加算回路と、
前記第9周波数信号と前記第10周波数信号とを加算する第4加算回路と、
第1位相制御信号に基づいて前記第3加算回路の出力を重み付けする第1重み付け回路と、
第2位相制御信号に基づいて前記第4加算回路の出力を重み付けする第2重み付け回路と、
前記第1重み付け回路の出力と前記第2重み付け回路の出力とを加算する第5加算回路と、
前記第5加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記7)
前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
前記第4周波数信号と前記第5周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第3周波数信号と前記第5周波数信号とが供給されて第9周波数信号を出力する第3ミキサと、
前記第4周波数信号と前記第6周波数信号とが供給されて第10周波数信号を出力する第4ミキサと、
第1位相制御信号に基づいて前記第7周波数信号を重み付けする第1重み付け回路と、
前記第1位相制御信号に基づいて前記第8周波数信号を重み付けする第2重み付け回路と、
第2位相制御信号に基づいて前記第9周波数信号を重み付けする第3重み付け回路と、
前記第2位相制御信号に基づいて前記第10周波数信号を重み付けする第4重み付け回路と、
前記重み付けされた第7周波数信号、第8周波数信号、第9周波数信号および第10周波数信号を加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記8)
前記位相調整回路は、
第1位相制御信号に基づいて前記第3周波数信号を重み付けする第1重み付け回路と、
前記第1位相制御信号に基づいて前記第4周波数信号を重み付けする第2重み付け回路と、
第2位相制御信号に基づいて前記第3周波数信号を重み付けする第3重み付け回路と、
前記第2位相制御信号に基づいて前記第4周波数信号を重み付けする第4重み付け回路と、
前記第1重み付け回路の出力と前記第6周波数信号が供給されて第7周波数信号を出力する第1ミキサと、
前記第2重み付け回路の出力と前記第5周波数信号が供給されて第8周波数信号を出力する第2ミキサと、
前記第3重み付け回路の出力と前記第5周波数信号が供給されて第9周波数信号を出力する第3ミキサと、
前記第4重み付け回路の出力と前記第6周波数信号が供給されて第10周波数信号を出力する第4ミキサと、
前記第7周波数信号と、前記第8周波数信号と、前記第9周波数信号と、前記第10周波数信号とをフィルタリングするフィルタと、
前記フィルタから出力されるフィルタリング後の第7周波数信号と、第8周波数信号と、第9周波数信号と、第10周波数信号とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記9)
前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1位相比較器と、
前記第4周波数信号と前記第6周波数信号とが供給されて第8周波数信号を出力する第2位相比較器と、
前記第7周波数信号と前記第8周波数信号をフィルタリングするフィルタと、
第1位相制御信号に基づいて前記フィルタから出力される前記第7周波数信号のフィルタリング後の信号を重み付けする第1重み付け回路と、
第2位相制御信号に基づいて前記フィルタから出力される前記第8周波数信号のフィルタリング後の信号を重み付けする第2重み付け回路と、
前記第1重み付け回路の出力と前記第2重み付け回路の出力とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする付記2に記載のクロック生成回路。
(付記10)
前記第2位相制御信号の値をX(0<X<1)とすると,前記第1位相制御信号の値は1−Xであることを特徴とする付記3乃至付記9の何れか一に記載のクロック生成回路。
(付記11)
前記第1制御信号と前記第2制御信号とは相補信号であることを特徴とする付記1乃至付記10の何れか一に記載のクロック生成回路。
(付記12)
外部からの入力信号を受信する受信回路と、
前記入力信号を処理する信号処理回路と、
を備えたシステムにおいて、
前記受信回路は前記入力信号の受信するためのクロックを生成するクロック生成回路を含み、
前記クロック生成回路は、
入力信号を受信して、第1周波数信号に基づいて第1位相位置で前記入力信号を検出して出力する第1判定回路と、
前記入力信号を受信して、第2周波数信号に基づいて第2位相位置で前記入力信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とを比較して比較結果を出力する位相検出器と、
前記比較結果と第1制御信号とを加算して出力する第1加算回路と、
前記比較結果と第2制御信号とを加算して出力する第2加算回路と、
前記第1加算回路の前記出力が入力され前記第1周波数信号を出力する第1電圧制御発振回路と、
前記第2加算回路の前記出力が入力され前記第2周波数信号を出力する第2電圧制御発振回路と、
前記第1周波数信号と前記第2周波数信号とに基づいて前記第1制御信号と前記第2制御信号とを生成する位相調整回路と
を備えることを特徴とするシステム。
(付記13)
第1入力電圧に応じて第1周波数信号を出力する第1電圧制御発振回路と、
第2入力電圧に応じて第2周波数信号を出力する第2電圧制御発振回路と、
制御信号を受け取り、前記第1周波数信号と前記第2周波数信号との位相差が前記制御信号に応じた値になるように前記第1入力電圧と前記第2入力電圧とを制御する位相調整回路と、
前記第1周波数信号に同期して受信信号を検出して出力する第1判定回路と、
前記第2周波数信号に同期して前記受信信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とに基づいて前記受信信号の位相を検出し、該位相検出の結果に応じて前記第1入力電圧と前記第2入力電圧とを制御する位相検出器と、
を含むことを特徴とするクロック生成回路。
(付記14)
前記受信信号に基づき前記制御信号を生成する回路を更に含むことを特徴とする付記13記載のクロック生成回路。
(付記15)
前記第1判定回路の前記出力に基づき前記制御信号を生成する回路を更に含むことを特徴とする付記13記載のクロック生成回路。
12 位相調整回路
13 データ判定器
14 境界判定器
15 データ位相検出器
16、17 分周器
18、19 加算回路
20、21 デマルチプレクサ
Claims (10)
- 入力信号を受信して、第1周波数信号に基づいて第1位相位置で前記入力信号を検出して出力する第1判定回路と、
前記入力信号を受信して、第2周波数信号に基づいて第2位相位置で前記入力信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とを比較して比較結果を出力する位相検出器と、
前記比較結果と第1制御信号とを加算して出力する第1加算回路と、
前記比較結果と第2制御信号とを加算して出力する第2加算回路と、
前記第1加算回路の前記出力が入力され前記第1周波数信号を出力する第1電圧制御発振回路と、
前記第2加算回路の前記出力が入力され前記第2周波数信号を出力する第2電圧制御発振回路と、
前記第1周波数信号と前記第2周波数信号とに基づいて前記第1制御信号と前記第2制御信号とを生成する位相調整回路と
を備えることを特徴とするクロック生成回路。 - 前記第1周波数信号は、第3周波数信号と第4周波数信号とを含み、
前記第2周波数信号は、第5周波数信号と第6周波数信号とを含むこと
を特徴とする請求項1に記載のクロック生成回路。 - 前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
前記第4周波数信号と前記第6周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第7周波数信号と前記第8周波数信号をフィルタリングするフィルタと、
第1位相制御信号に基づいて前記フィルタから出力される前記第7周波数信号のフィルタリング後の信号を重み付けする第1重み付け回路と、
第2位相制御信号に基づいて前記フィルタから出力される前記第8周波数信号のフィルタリング後の信号を重み付けする第2重み付け回路と、
前記第1重み付け回路の出力と前記第2重み付け回路の出力とを加算する第3加算回路と、
前記第3加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする請求項2に記載のクロック生成回路。 - 前記位相調整回路は、
前記第3周波数信号と前記第6周波数信号とが供給されて第7周波数信号を出力する第1ミキサと、
前記第4周波数信号と前記第5周波数信号とが供給されて第8周波数信号を出力する第2ミキサと、
前記第3周波数信号と前記第5周波数信号とが供給されて第9周波数信号を出力する第3ミキサと、
前記第4周波数信号と前記第6周波数信号とが供給されて第10周波数信号を出力する第4ミキサと、
前記第7周波数信号と前記第8周波数信号とを加算する第3加算回路と、
前記第9周波数信号と前記第10周波数信号とを加算する第4加算回路と、
第1位相制御信号に基づいて前記第3加算回路の出力を重み付けする第1重み付け回路と、
第2位相制御信号に基づいて前記第4加算回路の出力を重み付けする第2重み付け回路と、
前記第1重み付け回路の出力と前記第2重み付け回路の出力とを加算する第5加算回路と、
前記第5加算回路の出力に基づいて前記第1制御信号と前記第2制御信号を出力する出力回路と、
を備えることを特徴とする請求項2に記載のクロック生成回路。 - 前記第2位相制御信号の値をX(0<X<1)とすると,前記第1位相制御信号の値は1−Xであることを特徴とする請求項3または4に記載のクロック生成回路。
- 前記第1制御信号と前記第2制御信号とは相補信号であることを特徴とする請求項1乃至請求項5の何れか一に記載のクロック生成回路。
- 外部からの入力信号を受信する受信回路と、
前記入力信号を処理する信号処理回路と、
を備えたシステムにおいて、
前記受信回路は前記入力信号の受信するためのクロックを生成するクロック生成回路を含み、
前記クロック生成回路は、
入力信号を受信して、第1周波数信号に基づいて第1位相位置で前記入力信号を検出して出力する第1判定回路と、
前記入力信号を受信して、第2周波数信号に基づいて第2位相位置で前記入力信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とを比較して比較結果を出力する位相検出器と、
前記比較結果と第1制御信号とを加算して出力する第1加算回路と、
前記比較結果と第2制御信号とを加算して出力する第2加算回路と、
前記第1加算回路の前記出力が入力され前記第1周波数信号を出力する第1電圧制御発振回路と、
前記第2加算回路の前記出力が入力され前記第2周波数信号を出力する第2電圧制御発振回路と、
前記第1周波数信号と前記第2周波数信号とに基づいて前記第1制御信号と前記第2制御信号とを生成する位相調整回路と
を備えることを特徴とするシステム。 - 第1入力電圧に応じて第1周波数信号を出力する第1電圧制御発振回路と、
第2入力電圧に応じて第2周波数信号を出力する第2電圧制御発振回路と、
制御信号を受け取り、前記第1周波数信号と前記第2周波数信号との位相差が前記制御信号に応じた値になるように前記第1入力電圧と前記第2入力電圧とを制御する位相調整回路と、
前記第1周波数信号に同期して受信信号を検出して出力する第1判定回路と、
前記第2周波数信号に同期して前記受信信号を検出して出力する第2判定回路と、
前記第1判定回路の前記出力と前記第2判定回路の前記出力とに基づいて前記受信信号の位相を検出し、該位相検出の結果に応じて前記第1入力電圧と前記第2入力電圧とを制御する位相検出器と、
を含むことを特徴とするクロック生成回路。 - 前記受信信号に基づき前記制御信号を生成する回路を更に含むことを特徴とする請求項8記載のクロック生成回路。
- 前記第1判定回路の前記出力に基づき前記制御信号を生成する回路を更に含むことを特徴とする請求項8記載のクロック生成回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009026560A JP4924630B2 (ja) | 2009-02-06 | 2009-02-06 | クロック生成回路 |
US12/633,558 US8238504B2 (en) | 2009-02-06 | 2009-12-08 | Clock generation circuit and system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009026560A JP4924630B2 (ja) | 2009-02-06 | 2009-02-06 | クロック生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010183452A JP2010183452A (ja) | 2010-08-19 |
JP4924630B2 true JP4924630B2 (ja) | 2012-04-25 |
Family
ID=42540424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009026560A Expired - Fee Related JP4924630B2 (ja) | 2009-02-06 | 2009-02-06 | クロック生成回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8238504B2 (ja) |
JP (1) | JP4924630B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8761325B2 (en) * | 2010-06-28 | 2014-06-24 | Ben WILLCOCKS | Digital receivers |
JP5505208B2 (ja) * | 2010-08-31 | 2014-05-28 | 富士通株式会社 | 受信回路 |
JP5644598B2 (ja) * | 2011-03-11 | 2014-12-24 | 富士通株式会社 | 信号多重分離装置及び信号多重収容装置及び信号多重収容・分離装置 |
US8451969B2 (en) * | 2011-03-15 | 2013-05-28 | Intel Corporation | Apparatus, system, and method for timing recovery |
TWI433475B (zh) * | 2011-08-16 | 2014-04-01 | Mstar Semiconductor Inc | 相位調整裝置以及其相關之時脈產生器、以及調整相位的方法 |
JP5817516B2 (ja) * | 2011-12-27 | 2015-11-18 | 富士通株式会社 | 受信回路 |
US8744012B1 (en) * | 2012-02-08 | 2014-06-03 | Altera Corporation | On-chip eye viewer architecture for highspeed transceivers |
US8860467B2 (en) * | 2013-03-15 | 2014-10-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Biased bang-bang phase detector for clock and data recovery |
JP6427967B2 (ja) * | 2014-06-06 | 2018-11-28 | 富士通株式会社 | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 |
JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Cdr回路及び受信回路 |
JP7116342B2 (ja) * | 2021-01-07 | 2022-08-10 | 株式会社ソシオネクスト | デマルチプレクサ回路、及び半導体集積回路 |
CN113489473B (zh) * | 2021-07-23 | 2023-10-31 | 星宸科技股份有限公司 | 频率产生装置与频率产生方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463351A (en) * | 1994-09-29 | 1995-10-31 | Motorola, Inc. | Nested digital phase lock loop |
JPH11163696A (ja) * | 1997-11-26 | 1999-06-18 | Fujitsu Ltd | 周波数比較器及びこれを用いたクロック再生回路 |
US7116744B2 (en) * | 2001-03-29 | 2006-10-03 | Fujitsu Limited | Clock recovery circuit and receiver circuit for improving the error rate of signal reproduction |
JP2004180125A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | 半導体装置 |
KR100630343B1 (ko) * | 2004-07-14 | 2006-09-29 | 삼성전자주식회사 | 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 |
JP4331081B2 (ja) | 2004-09-30 | 2009-09-16 | 日本電信電話株式会社 | クロック・データリカバリ回路 |
JP3950899B2 (ja) * | 2005-08-03 | 2007-08-01 | 株式会社日立コミュニケーションテクノロジー | ビット同期回路 |
JP4562647B2 (ja) * | 2005-11-30 | 2010-10-13 | アイコム株式会社 | クロック信号発生装置、クロック信号発生方法及びプログラム |
JP2008011173A (ja) | 2006-06-29 | 2008-01-17 | Nippon Telegr & Teleph Corp <Ntt> | Cdr回路 |
-
2009
- 2009-02-06 JP JP2009026560A patent/JP4924630B2/ja not_active Expired - Fee Related
- 2009-12-08 US US12/633,558 patent/US8238504B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8238504B2 (en) | 2012-08-07 |
JP2010183452A (ja) | 2010-08-19 |
US20100202578A1 (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924630B2 (ja) | クロック生成回路 | |
US9007108B1 (en) | Frequency multiplier jitter correction | |
TWI463804B (zh) | 時脈資料回復電路 | |
JP5235190B2 (ja) | クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置 | |
US8804888B2 (en) | Wide band clock data recovery | |
US20120213265A1 (en) | Method and circuit of clock and data recovery with built in jitter tolerance test | |
JP2007110370A (ja) | デジタル位相検出器 | |
JP2007142748A (ja) | クロックデータ復元装置 | |
JP2006119123A (ja) | 位相差検出装置 | |
EP2458773B1 (en) | Clock data restoration device | |
JP2009281888A (ja) | 物理量検出回路およびそれを備える物理量センサ装置、並びに物理量検出方法 | |
JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
EP2003779B1 (en) | Pll device | |
JP2018189410A (ja) | ジッタ測定回路 | |
TWI556582B (zh) | 電容式相位內插電路及方法,及應用其之多相位產生器 | |
JP3209188B2 (ja) | Pll回路 | |
JP2017050707A (ja) | Pll回路、半導体装置、電子制御ユニット及びpll回路の制御方法 | |
JP6312772B1 (ja) | 位相差推定装置及びその位相差推定装置を備えた通信機器 | |
EP4199357A2 (en) | Multiphase clock generators with digital calibration | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
US20150229313A1 (en) | Signal generation circuit and electronic apparatus | |
JP2018074312A (ja) | 周波数検出器及びクロックデータリカバリ装置 | |
JP4842661B2 (ja) | ディジタル位相同期装置 | |
JP2005244648A (ja) | デジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |