KR100630343B1 - 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 - Google Patents

아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 Download PDF

Info

Publication number
KR100630343B1
KR100630343B1 KR1020040054824A KR20040054824A KR100630343B1 KR 100630343 B1 KR100630343 B1 KR 100630343B1 KR 1020040054824 A KR1020040054824 A KR 1020040054824A KR 20040054824 A KR20040054824 A KR 20040054824A KR 100630343 B1 KR100630343 B1 KR 100630343B1
Authority
KR
South Korea
Prior art keywords
phase
clock
control voltage
output
quadrant
Prior art date
Application number
KR1020040054824A
Other languages
English (en)
Other versions
KR20060005843A (ko
Inventor
고화수
우에다키미오
장덕현
김년태
정대승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040054824A priority Critical patent/KR100630343B1/ko
Priority to JP2005194419A priority patent/JP4959154B2/ja
Priority to US11/179,558 priority patent/US7489743B2/en
Publication of KR20060005843A publication Critical patent/KR20060005843A/ko
Application granted granted Critical
Publication of KR100630343B1 publication Critical patent/KR100630343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

하나의 차지 펌프만을 이용하여 제어되는 아날로그 위상 보간 기술이 적용된 클록 데이터 복원 회로 및 그 동작 방법이 개시된다. 고속 직렬 데이터 송수신기의 수신측에서 클록과 데이터를 복원할 때 위상 보간 기술을 이용하면 필요한 PLL의 수가 하나로 줄어들어 전력소모, 잡음, 면적 측면에서 많은 장점을 얻을 수 있다. 본 발명은 종래에 사용된 제한된 위상 해상력을 가지는 디지털 위상 보간기의 단점을 극복하기 위하여 본 발명은 아날로그 위상 보간기를 채택하였다. 그리고, 두개의 차지 펌프를 사용하였던 종래의 아날로그 위상 보간기를 적용한 클록 데이터 복원회로에 비해 하나의 차지 펌프를 사용하여 위상 보간기를 제어하여 정확한 특성 제어를 통해 개선된 지터 특성을 얻을 수 있다.

Description

아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로 및 그 동작 방법{CLOCK DATA RECOVERY CIRCUIT WITH ANALOG PHASE INTERPOLATOR AND CLOCK DATA RECOVERING METHOD USING THE SAME}
도1은 위상 고정 루프를 이용한 클록 데이터 복원 회로의 구성예이다.
도2는 아날로그 위상 보간기를 이용한 클록 데이터 복원 회로의 구성예이다.
도3은 출력클록의 위상을 판별하기 위한 전압 관계도이다.
도4는 본 발명의 클록 데이터 복원 회로의 블록 다이어그램이다.
도5는 gm 셀이 추가된 본 발명의 클록 데이터 복원 회로의 블록 다이어그램이다.
도6는 본 발명의 출력 클록의 위상을 판별하기 위한 전압 관계도이다.
도7은 쿼드런트 판별부의 위상 쿼드런트를 갱신하는 관계도이다.
도8은 위상 제어 전압과 출력 클록의 위상의 관계를 도시한 도면이다.
도9는 본 발명의 아날로그 위상 보간기의 실시예이다.
도10은 360도 위상에 대한 6분면으로 위상 보간을 할 경우의 본 발명의 클록 데이터 복원 회로의 블록 다이어그램이다.
* 도면의 주요부분에 대한 부호의 설명 *
401 : 직렬 입력 데이터
410 : 위상 검출부
420 : 쿼드런트 제어부
430 : 차지 펌프
440 : 루프 필터
460 : 위상 보간기
470 : 쿼드런트 판별부
471a,471b,472a,472b : 위상 쿼드런트 판별 신호
480 : 출력 클록
본 발명은 클록 데이터 복원 회로(CDR; Clock and Data Recovery Circuit)에 관한 기술에 대한 것으로 특히 아날로그 위상 보간기(analog phase interpolator)를 적용한 클록 데이터 복원 회로의 기술에 관한 것이다. 더 자세하게는 아날로그 위상 보간기를 적용하면서도 종래의 I(in-phase),Q(quadrature-phase) 두개의 차지 펌프(charge pump)를 이용하여 아날로그 위상 보간기를 제어하였던 방식을 개선하여 하나의 차지 펌프만으로 제어하여 보다 정확하게 원하는 위상을 만들어낼 수 있 도록 하는 기술에 관한 것이다.
많은 수의 송수신단간의 연결과 통신 선로에서 소요되는 비용의 절감과, 병렬로 전송할 경우의 잡음(noise), 특히 크로스토크(cross-talk) 잡음 등의 문제점을 해결하기 위해서 직렬로 고속의 데이터를 전송하는 방식이 선호되고 있는 추세이다. 예를 들면 하나의 광(optic)선로나 동축(coaxial) 또는 트위스트-페어(twisted-pair) 케이블을 이용하여 고속의 데이터 전송을 함으로써 병렬 방식에 비해서 유리함을 가져갈 수 있는 것이다. 이러한 직렬의 고속 데이터 전송에 있어서도 고속의 디지털 데이터와 동기된 클록을 별도로 전송하는 대신에, 수신단측에서 수신한 데이터의 스트림(stream)으로부터 수신 데이터가 동기된 클록을 재생해내는 방법을 이용하는데, 이를 클록 복원 회로(CDR; clock recovery circuit)등의 용어로 정의하여 통칭하고 있다.
도1은 이러한 클록 복원 회로의 한 구성예로서 위상 고정 루프(PLL; Phase Locked Loops)를 이용한 응용예를 보여준다. 초기 단계에서 다중화기(MUX; multiplexer; 120)는 레퍼런스 주파수를 입력으로 선택한다. 레퍼런스 주파수는 일반적으로 크리스탈(crystal)을 이용하여 낮은 주파수를 발진하여 입력하게 된다. 따라서 다중화기(120)를 통해 입력된 레퍼런스 주파수를 가진 클록은 주파수 위상 검출기(130)와 루프 필터(loop filter; 140), 전압 제어 발진기(VCO; Voltage Controlled Oscillator; 150), 주파수 분주기(frequency divider; 160)로 형성된 궤환 폐회로를 통해서 필요한 고주파수로 발진된다. 예를 들어 필요한 클록 주파수가 2.00GHz라면, 25MHz의 주파수의 크리스탈을 이용하고 주파수 분주기(160)의 분 주율을 80으로 설정함으로써 양질의 2.00GHz 클록을 생성할 수 있다. 일단 2.00GHz에 가까운 주파수에 이르면 다중화기(120)를 통해 상기 위상 고정 루프의 입력을 직렬 입력 데이터(100)로 전환하게 된다. 이를 통해서 직렬 입력 데이터에 동기된 클록(180)이 최종적으로 출력된다. 이 클록(180)이 플립플롭(flip-flop; 170)에 인가되면서, 마찬가지로 플립플롭(170)에 입력된 직렬 입력 데이터(100)와 함께 최종적으로 재동기된 클록 데이터(190)가 출력된다. 하지만, 이와 같은 방식으로 직렬 입력 데이터를 입력으로 갖는 위상 고정 루프를 이용할 경우는 문제점이 있다. 고속으로 전송되는 입력 데이터에 지터(jitter)가 생길 경우, 빠른 시간 내에 데이터에 동기된 클록을 제공해줄 수 있는 위상 고정 루프가 필요한 것이다. 이러한 클록 데이어 복원 회로의 성능은 사용되는 위상 고정 루프의 성능에 따라 좌우되는데 이와 같은 고성능의 위상 고정 루프의 설계가 어렵고 잡음, 전력 소모, 칩 면적 등에 있어서 취약점이 있기 때문이다.
이러한 문제점을 피하기 위해 위상 보간 기술(phase interpolation)을 이용하여 입력 데이터와 동기된 클록을 만들어내는 방법을 이용하고 있다. 위상 보간 기술은 서로 다른 위상을 가지는 두 입력 클록의 위상 범위내의 위상을 가지는 클록을 생성하기 위한 방법으로, 예를 들면 0도의 위상을 가지는 클록과 90도의 위상을 가지는 클록을 이용하여 0도에서 90도 범위내의 위상을 가지는 클록을 만들어내는 방법이다. 이러한 위상 보간을 실현하는 위상 보간기에는 크게 디지털 위상 보간기(digital phase interpolator)와 아날로그 위상 보간기(analog phase interpolator)가 있다. 디지털 위상 보간기는 직렬 연결된 여러 단계의 지연소자로 구성되어 각 지연소자 단계에서의 지연량의 차이에 의해 위상이 다름을 이용하여, 다중화기를 통해 각 단계의 지연소자에서 위상이 다른 출력을 취하거나, 각 출력을 혼합(blend)하는 방식으로 보간된 위상을 선택해서 얻어내는 방식을 사용한다. 그러나 이러한 경우, 제한된 위상 해상력(phase resolution)을 가질 수밖에 없는데, 이로 인한 지터 특성의 열화 및 데이터 전송 속도가 증가할 경우에 디지털 회로의 속도 한계로 인한 데이터 전송 속도의 한계 등의 문제점을 지닌다.
이런 디지털 위상 보간기의 단점을 극복하기 위해서 아날로그 위상 보간기가 클록 복원 회로에 사용되고 있다. 도2는 미국 공개 특허 2002-0097073, "Four quadrant analog mixer-based delay-locked loop for clock and data recovery"에 개시된 아날로그 위상 보간기를 이용한 클록 복원 회로를 재구성한 것이다. 이를 통해 종래 기술의 아날로그 위상 보간기를 이용한 클록 복원 회로의 문제점을 살펴보기로 한다.
도2의 각 구성요소의 동작을 자세히 살펴보기 전에 전체적인 동작을 살펴보면, 도2의 위상 검출부(210)는 직렬 입력 데이터(205)와 출력 클록(280)을 입력받아서 둘의 위상차 신호를 생성한다. 예로 든 구성에서 직렬 입력 데이터(205)의 위상이 출력 클록(280)의 위상보다 앞설 경우에 높은 레벨의 PDup 신호와 낮은 레벨의 PDdn 신호를 생성하게 된다. 반대로 출력 클록(280)의 위상이 직렬 입력 데이터(205)의 위상보다 앞설 경우에는 높은 레벨의 PDdn 신호와 낮은 레벨의 PDup 신호를 생성하게 된다. 위상 검출부(210)에서 나온 신호는 쿼드런트 제어부(quadrant controller; 220)에 입력되는데, 쿼드런트 제어부(220)는 현재 출 력 클록(280)의 위상이 0도에서 360도의 위상을 4분한 사분면(quadrant)중에서 어느 사분면에 속하는지를 판단하여, 위상 검출부(210)에서 나온 PDup 신호와 PDdn 신호를 진폭 제어부(amplitude controller; 230)에 대한 입력 Aup,Adn,Bup,Bdn으로 맵핑시키는 역할을 하게된다. 진폭 제어부(230)에 들어온 입력 Aup,Adn,Bup,Bdn은 다시 진폭 제어부(230)에 의해서 차지 펌프(charge pump; 240,250)에 입력되는 Iup,Idn,Qup,Qdn에 맵핑되는데, 상기 진폭 제어부(230)는 믹서(260)에 최종적으로 입력되어 위상 보간을 하는데 이용되는 VA, VB 전압이 최대 Vmax 전압을 넘지 못하게 하고, 최소 Vmin 전압보다 작아지지 않도록 하기 위해서 Iup,Idn,Qup,Qdn 신호를 제한하면서 Aup,Adn,Bup,Bdn을 맵핑시키는 역할을 한다. 이러한 쿼드런트 제어부(220), 진폭 제어부(230)의 자세한 동작은 다시 살펴보기로 하고, 차지펌프(240,250)와 믹서(260)의 동작을 살펴보면, 믹서(260)에 각각 0도,90도,180도,270도의 위상을 가지는 I,Q,IB,QB 클록들이 현재 출력 클록(280)의 위상이 어느 사분면에 위치한 것인지에 따라 선택적으로 입력되고 차지펌프(240,250)의 출력인 VA, VB전압에 의해 가중치가 적용되어 믹스(mix)되고, 합산되어 위상 보간된 출력 클록(280)을 다시 생성하고, 이를 다시 위상 검출부(210)에 재입력하여 궤환 폐회로를 형성한다.
쿼드런트 제어부(220)의 역할을 살펴보면, Vref전압, VA전압과 VB전압을 입력받아서, 현재 출력클록(280)의 위상이 어느 사분면에 위치하는지를 판단한다. 도3은 이러한 판단을 위한 VA,VB,Vref전압간의 관계를 도시한 도면이다. 도3의 전압 관 계에 따라서 현재의 출력클록(280)을 생성한 VA,VB전압을 Vref와 비교하면 현재 출력클록(280)의 위상이 어느 사분면에 위치하는지를 판단할 수 있다. 출력클록(280)의 위상이 어느 사분면에 위치하는지를 파악하면, 위상검출부(210)에서 출력된 PDup, PDdn신호가 VA,VB전압에 어떻게 반영되어야 하는지를 알 수 있으므로 PDup,PDdn신호를 진폭 제어부(230)에 입력되는 Aup,Adn,Bup,Bdn에 맵핑시킬 수 있다. 먼저 Bup,Bdn의 맵핑 관계를 살펴보면, 만약 VA전압이 Vref전압보다 크다면 출력클록(280)의 위상은 제 1 사분면 또는 제 4 사분면에 위치하므로 90도 위상의 Q클록 또는 270도 위상의 QB클록에 가중치를 조절하기 위해서 PDup은 Bup에 맵핑되고, PDdn은 Bdn에 맵핑된다. 반대로 VA전압이 Vref전압보다 작다면 출력클록(280)의 위상은 제 2 사분면 또는 제 3 사분면에 위치하므로 PDup은 Bdn에 맵핑되고, PDdn은 Bup에 맵핑된다. 이러한 관계는 제 1, 제 4 사분면과 제 2, 제 3 사분면의 경우에 있어서 출력클록(280)의 위상을 앞으로 또는 뒤로 변경시키는 방향과 VB전압의 조절 방향이 다르기 때문이다. 다음으로 Aup,Adn의 맵핑 관계를 살펴보면, 만약 VB전압이 Vref전압보다 크다면 출력클록(280)의 위상은 제 1 사분면 또는 제 2 사분면에 위치하므로 0도 위상의 I클록 또는 180도 위상의 IB클록에 가중치를 조절하기 위해서 PDup은 Adn에 맵핑되고, PDdn은 Aup에 맵핑된다. 반대로 VB전압이 Vref전압보다 작다면 출력클록(280)의 위상은 제 3 사분면 또는 제 4 사분면에 위치하므로 PDup은 Aup에 맵핑되고, PDdn은 Adn에 맵핑된다. 이러한 관계는 앞의 경우와 마찬 가지로 제 1, 제 2 사분면과 제 3, 제 4 사분면의 경우에 있어서 출력클록(280)의 위상을 앞으로 또는 뒤로 변경시키는 방향과 VA전압의 조절 방향이 다르기 때문이다.
진폭 제어부(230)의 역할을 살펴보면, Vmax 전압과 Vmin 전압을 입력받아서, VA전압과 VB전압이 Vmin 전압과 Vmax 전압의 범위내에 들어가 있는지를 판단한다. VA전압 또는 VB전압이 Vmax 전압에 비해서 클 경우에는 Iup과 Qup은 0으로 설정되어 더 이상 VA전압 또는 VB전압을 끌어올리는 것을 막고, Idn은 Adn으로 맵핑되고, Qdn은 Bdn으로 맵핑된다. 반대로 VA전압 또는 VB전압이 Vmin전압에 비해서 작을 경우에는 Idn과 Qdn은 0으로 설정되어 더 이상 VA전압 또는 VB전압이 떨어지는 것을 막고, Iup은 Aup으로 맵핑되고, Qup은 Bup으로 맵핑된다.
차지 펌프(240,250)는 각각 Iup,Idn과 Qup,Qdn을 입력받아서 VA전압과 VB전압을 끌어올리거나, 끌어내려서 믹서(260)에 입력시킨다. 믹서(260)는 차지 펌프로부터 입력된 VA전압과 VB전압을 이용하여 역시 믹서에 입력되는 I,Q,IB,QB 클록들을 위상 보간하여 출력클록(280)을 생성하게 된다.
이상으로 살펴본 종래 기술에 있어서는 다음과 같은 문제점들이 있다. 첫째로 VA와 VB의 초기조건을 맞추기가 어렵다. 둘째로, VA와 VB의 초기 조건이 맞추어진다할지라도 아날로그회로의 특성 상 누설전류, 커패시턴스의 미스매치(mismatch), 전원전압과 접지전압의 노이즈가 있는 경우에 동작이 지속될 경우에도 초기 조건들이 계속 유지되며 특성을 유지할 수 있을지가 문제된다. 이와 같은 문제점들이 극복되지 않으면 I,Q를 각각 제어하는 위의 방법은 한계를 가질 수밖에 없다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 하나의 차지 펌프만을 이용하여 제어되는 아날로그 위상 보간기가 적용된 클록 데이터 복원 회로를 설계하여, 두개의 차지 펌프를 사용하였던 종래의 회로에 비해 보다 더 정확한 특성 제어가 가능하도록 한 클록 데이터 복원 회로를 소개하는데 있다.
본 발명의 다른 목적은 하나의 차지 펌프만을 이용하여 아날로그 위상 보간기를 제어하여 두개의 차지 펌프를 사용하였던 종래의 회로에 비해 보다 더 정확한 특성 제어가 가능하도록 한 클록 데이터 복원 회로의 동작 방법을 소개하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 위상 검출기의 출력에 따라 동작하는 하나의 차지 펌프만을 사용하여 I,Q 클록을 위상 보간하는 각 클록의 가중치 전압을 제어하고, 이를 위해 하나의 차지 펌프의 출력 전압으로 출력 클록의 위상이 해당된 사분면을 파악하여 위상 보간기에 입력되는 I,Q,IB,QB 클록을 선택하는 방식으로 동작하는 클록 데이터 복원 회로를 소개한다. 또한 본 발명은 상기 하나의 차 지 펌프만을 사용하여 I,Q 클록을 아날로그 위상 보간하는 가중치 전압을 상보적으로 제어하는 방식으로 동작하는 클록 데이터 복원 회로의 동작 방법을 소개한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 도4는 본 발명에 의한 클록 데이터 복원 회로의 블록 다이어그램이다. 위상 검출부(410)는 직렬 입력 데이터(401)와 출력 클록(480)의 위상을 비교하여 출력 클록(480)의 위상이 직렬 입력 데이터(401)에 비해 앞서면 높은 레벨의 PDup 신호와 낮은 레벨의 PDdn 신호를 출력하고, 출력 클록(480)의 위상이 직렬 입력 데이터(401)에 비해 늦으면 낮은 레벨의 PDup 신호와 높은 레벨의 PDdn 신호를 출력한다. 이러한 위상 검출부(410)의 역할은 상기 도2의 위상 검출부(210)의 역할과 큰 차이가 없다.
쿼드런트 제어부(420)는 위상 검출부(410)의 입력을 받아서 차지 펌프(430)를 제어하는 UP 신호와 DOWN 신호를 출력해내는 역할을 한다. 쿼드런트 제어부(420)는 쿼드런트 판별부(470)가 출력하는 신호(471a,471b)를 이용하여 현재 출력 클록(480)의 위상이 어느 사분면에 해당되는지를 판단하고 출력 클록의 위상을 제어하는 역할을 하게 된다. 본 실시예에서는 쿼드런트 판별부(470)가 출력하는 신호(471a,471b)는 각각 I,Q 신호라 정의하였다. 예를 들면, I와 Q가 모두 하이 레벨인 경우에는 출력 클록의 위상은 제 1 사분면에 위치하고, I가 로우 레벨이고, Q가 하이 레벨인 경우에는 출력 클록의 위상은 제 2 사분면에 위치한다. I와 Q가 모두 로우 레벨인 경우에는 출력 클록의 위상은 제 3 사분면에 위치한다. 마지막으 로, I가 하이 레벨이고 Q가 로우 레벨인 경우에는 제 4 사분면에 위치한 것으로 정의가 가능하다. 이상 471a,471b 신호의 정의는 위상 보간기(460)에 입력되는 472a,472b의 정의와 동일하다. 다르게 신호를 정의할 수도 있으나, I,Q 신호는 위상 보간기(460)에서 clkI,clkIb,clkQ,clkQb의 네 가지 클록 중에서 두 개의 클록을 선택하는데도 이용되므로, 동일하게 정의하는 것이 편리할 것이다.
상기 쿼드런트 판별부(470)의 동작에 대해서는 아래에서 다시 자세히 설명하기로 한다. 쿼드런트 제어부(420)는 상기 쿼드런트 판별부(470)가 출력클록(480)의 위상이 어느 사분면에 해당하는지를 판별한 신호(471a,471b)를 받으면 위상 검출부(410)에 의해 출력된 PDup, PDdn신호를 차지 펌프(430)에 대한 컨트롤 신호 UP, DN으로 맵핑시켜주는 역할을 한다. 현재 출력 클록이 위치한 사분면에 따라서 최종적으로 위상보간기(460)에 전달되는 제어전압 VC+, VC-의 제어방향이 달라지기 때문이다. 현재 출력 클록(480)의 위상이 위치한 사분면에 따라서 위상 검출부(410)의 출력이 차지 펌프(430)의 입력으로 맵핑되는 관계는 다음과 같다. 먼저 현재 출력클록(480)의 위상이 0도에서 90도, 즉 제 1 사분면에 위치한 경우에는 위상 검출부(410)의 PDup신호는 차지 펌프(420)에 대한 UP 신호가 되고, 위상 검출부(410)의 PDdn신호는 차지 펌프(420)에 대한 DN 신호가 된다. 출력클록(480)의 위상이 180도에서 270도에 있는 경우, 즉, 제 3 사분면에 위치한 경우에도 제 1 사분면의 경우와 동일하게 신호를 맵핑시킨다. 다음으로 출력 클록(480)의 위상이 90도에서 180도인 경우, 즉 제 2 사분면에 놓인 경우와, 270도에서 360도(0도)인 경우, 즉 제 4 사분면인 경우에는 위상검출부(410)의 출력 PDup은 DN 신호로 맵핑 되고, PDdn은 UP 신호로 맵핑된다. 한편 본 발명에 있어서는 차지 펌프(430)의 출력 전압이 최대전압(Vmax)과 최소전압(Vmin)의 범위를 벗어나지 않도록 하는 종래 기술의 동작이 필요하지 않다. 이에 대해서는 이하에서 다시 다루기로 한다.
쿼드런트 제어부(420)에 의해 출력된 차지 펌프(430)에 대한 컨트롤 신호 UP,DN에 의해 차지펌프는 VC+ 전압과 VC- 전압을 출력한다. 본 발명의 경우에 사용되는 차지 펌프는 단동 차지 펌프(single-ended charge pump)를 사용한 종래 기술의 경우와는 달리 차동 차지 펌프(differential charge pump)가 사용된다.
차지 펌프(430)에 입력되는 UP,DN 신호에 의해서 VC+전압과 VC-전압, 두개의 출력전압이 제어된다. UP 신호가 가해지면 VC+ 전압은 증가하게 되고, VC- 전압은 감소하게 되며, DN 신호가 가해지면 VC+ 전압은 감소하게 되고, VC-전압은 증가하게 되는 관계가 된다. 결국, VC+ 전압과 VC- 전압이 I클록과 Q클록에 가중치(weight)로 가해지므로, VC+ 전압이 최소 값에서 최대 값으로 변화함에 따라서 VC-전압이 최대 값에서 최소 값으로 변화하고, 또는 VC+ 전압이 최대 값에서 최소 값으로 변화함에 따라서 VC- 전압이 최소 값에서 최대 값으로 변화하면서, I와 Q클록의 위상차인 90도 범위내의 위상을 만들어낼 수가 있다.
상기 VC+ 전압과 VC-전압은 직접적으로 위상 보간기(460)에 입력되거나, gm 셀(gm cell; transconductance cell)을 거쳐서 위상 보간기(460)에 입력될 수도 있을 것이다. 도5는 이와 같이 gm 셀(460)을 추가하여 본 발명의 실시예를 구성한 다른 예이다. gm 셀은 선택적으로 적용되는 구성요소이며, gm 셀은 생략된 채로 구성될 수도 있다. 본 도 4에서 보여진 구성과 같이 일반적으로 차지 펌프를 사용하는 경우에는 gm 셀을 사용할 필요성이 낮아지기는 하나, gm 셀을 사용함으로써 gm 셀 이전 단을 낮은 전류와 작은 신호 스윙만으로 동작시킬 수가 있게 되어, 회로 설계 및 칩 설계에 있어서 유연성을 가져올 수 있다는 장점이 있다.
위상 보간기(460)에서는 입력되는 0도,90도,180도,270도의 위상을 각각 가지는 clkI,clkQ,clkIB,clkQB의 네 개의 클록들 중에서 현재 출력클록(480)이 위치한 사분면에 따라서 두 개의 클록이 선택되는데, 이는 360도의 위상을 커버하기 위해서 쿼드런트 판별부(470)로부터 온 I,Q 선택신호(472a,472b)에 의해서 선택된다. 상기 차지펌프(430)로부터 직접 전달된 VC+,VC- 전압 또는 도5의 경우처럼 gm 셀(450)을 거친 V+,V- 전압에 의해 I 클록(clkI 또는 clkIB)과, Q 클록(clkQ 또는 clkQB)의 가중치가 정해지고 합산되어 최종적인 출력 클록(480)이 재생성되고, 이 출력 클록이 다시 위상 검출부(410)의 입력이 되어 궤환 폐회로를 형성하게 된다.
도6은 본 발명의 클록 복원 회로에 이용되는 상기 쿼드런트 판별부(470)가 출력 클록의 위상을 판별하는 경우에 이용되는 전압 관계를 도시한 그래프이다. 도6의 수평축(610)은 출력 클록의 위상을 의미하며, 수직축(620)은 상기 차동 차지펌프(430)의 출력 전압인 VC+와 VC-의 차를 의미한다. 도6에 나타난 631,632,633,634는 출력 클록의 위상을 4분한 사분면을 의미한다. 650은 각 사분면에서 선택되어야 하는 I,Q 클록을 표시한 것이다. 먼저 631구간은 위상이 제 4 사분면에 해당하는 구간으로 clkI(0도 위상 클록)와 clkQb(270도 위상 클록)가 선택되어져야 함을 알 수 있다. 632구간은 위상이 제 1 사분면에 해당하는 구간으로 clkI(0도 위상 클록)와 clkQ(90도 위상 클록)가 선택되어져야 한다. 633구간은 위 상이 제 2 사분면에 해당하는 구간으로 clkIb(180도 위상 클록)와 clkQ(90도 위상 클록)가 선택되어져야 한다. 마지막으로 634구간은 위상이 제 3 사분면에 해당하는 구간으로 clkIb(180도 위상 클록)와 clkQb(270도 위상 클록)가 선택되어져야 한다.
도3의 경우에 있어서는 각 차지 펌프에서 출력된 VA, VB전압들과 Vref 전압을 각각 비교함으로써, 현재 출력 클록이 위치한 위상을 쉽게 판별이 가능하였다. 도3의 경우에서 볼 수 있듯이, 각 사분면에서 각 차지 펌프에서 출력된 전압들의 관계가 모두 다르기 때문이다. 그러나, 도6의 경우에는 4사분면과 1사분면의 경우와, 2사분면과 3사분면의 경우의 전압 관계가 동일한 형태를 취하고 있어서, 현재 차지 펌프(430)에서 출력된 전압의 관계만을 가지고 현재 출력 클록의 위상을 판별하기는 불가능하다. 따라서, 본 발명에서는 현재 출력 클록의 위상이 위치한 사분면에 대한 정보와 현재의 차동 차지 펌프의 출력 전압 차를 함께 가지고 판별하는 것이 필요하다. 현재 출력 클록의 위상은 쿼드런트 판별부(470)가 출력해야 하는 I와 Q신호로부터 판별이 가능하다. 따라서, 현재 출력 클록의 위상이 위치한 사분면 정보를 가진 I,Q신호와 차동 차지 펌프의 출력 전압간의 차(VC+ - VC-)가 최대전압(Vmax) 또는 최소전압(Vmin)의 경계(boundary)에 도달했는지에 따라서 현재 위치한 사분면 정보를 갱신하는 방식으로 동작한다.
도7은 이러한 관계를 정리한 도표이다. 따라서 쿼드런트 판별부(470)는 현재 출력 클록의 위상이 위치한 사분면 정보를 I와 Q신호로 유지시키고 있다가, 차동 차지 펌프(470)의 출력 전압차(VC+ - VC-)가 경계(boundary)에 도달한 경우에, 도6 의 관계에 의해서 출력 클록의 위상이 위치한 사분면 정보가 변경될 경우에만 I,Q신호를 갱신하는 방식으로 동작한다. 도7의 도표에서 'H'는 신호의 활성화 상태를 의미하며 'L'은 신호의 비활성화 상태를 의미한 것이다. 신호의 정의는 다양하게 구성될 수 있다. 도7의 쿼드런트 판별 관계에 대한 하나의 예를 들면, 현재 위치한 쿼드런트가 제 1 사분면인 경우에, I,Q신호는 모두 'H' 상태로 유지된다. 이 상태에서 차동 차지 펌프(470)의 출력 전압차(VC+ - VC-)가 Vmax에 이른 경우에는 쿼드런트가 제 4 사분면으로 변경되어, I,Q신호는 각각 'H'와 'L' 레벨로 변경된다. 만약 차동 차지 펌프(470)의 출력 전압차(VC+ - VC-)가 Vmin에 이른 경우에는 쿼드런트는 제 2 사분면으로 변경되고, I,Q신호는 각각 'L'과 'H' 레벨로 변경된다.
쿼드런트 판별부(470)는 도7의 관계에 의해서 출력되는 I,Q신호(472a,472b)를 위상 보간기(460)로 출력하고, 동일한 I,Q 신호(471a,471b)를 쿼드런트 제어부(420)로도 출력한다. 위상 보간기(460)에 출력된 I,Q신호(472a,472b)는 필요한 위상 클록을 ClkI,ClkQ,ClkIb,ClkQb의 넷 중에서 두개를 선택하는 역할을 하게되며, 쿼드런트 제어부(420)에 입력된 I,Q신호(471a,471b)는 앞서 언급된 바와 같이 현재 위치한 사분면에 따라서 위상 검출기(410)에서 나온 신호를 차지 펌프의 입력으로 맵핑시키는 과정에서 이용된다. 종래 기술과 달리 본 발명의 구성에서는 차지 펌프의 출력 전압이 최대 전압(Vmax)과 최소 전압(Vmin)의 범위를 벗어나지 않도록 하는 과정이 따로 필요하지 않다. 즉, 종래 기술에 있어서의 진폭 제어부(230)가 필요하지 않다. 본 발명의 경우에는 쿼드런트 판별부(470)가 현재 출력 클록의 위상이 위치한 사분면이 바뀔 경우에 바뀌어진 사분면을 판별해내는 과정에서 이미 차지 펌프 출력 전압이 최대전압과 최소전압의 경계점을 넘어 섰는지를 계속 판단하고, 도달하였을 경우에는 I,Q신호(471a,471b,472a,472b)를 변경시키는 과정을 거치기 때문에, 차지 펌프 출력 전압이 최대 전압과 최소 전압의 범위내에 머물러 있기 때문이다.
도8은 I클록과 Q클록에 가해지는 가중치 전압 VC+,VC-와 출력 클록(480)의 위상 관계를 도시한 도면이다. 도8의 경우는 위상이 0도인 clkI 클록(810)과 위상이 90도인 clkQ 클록(820)을 위상 보간하여 0도에서 90도의 범위를 가지는 위상의 출력 클록(830)을 생성하는 경우를 도시한 도면이다. VC+ 전압과 VC- 전압이 상보적으로 움직이면서 0도에서 90도의 위상 범위를 가진 출력 클록을 생성할 수 있다. VC+ 전압이 최저 전압이 되고, VC- 전압이 최대 전압이 될 경우에 출력 클록의 위상은 90도가 된다. 반대로 VC+ 전압이 최대 전압이고, VC- 전압이 최저 전압일 경우에 출력 클록의 위상은 0도가 된다. VC+전압과 VC-전압이 동일하게 최대와 최소 전압의 절반이 될 경우에 출력 클록의 위상은 45도가 된다. 한편, 도5의 경우와 같이 gm 셀이 추가된 구성에서는 gm 셀의 출력 전압인 V+,V-가 각각 VC+와 VC- 전압을 대치하게 된다.
도9는 상기 위상 보간기(460)의 회로 구성예를 도시한 것이다. 도9의 930은 I 클록의 믹서부분을 도시한 도면이다. 940은 Q 클록의 믹서부분을 세부 사항을 생략하고 도시한 도면이다. 940의 세부 사항은 930의 경우와 동일한 구성을 가지고 있기 때문이다. 911과 912의 두개의 트랜지스터를 통해서 clkI 클록과 이에 대해 180도 위상을 가진 clkIb 클록을 선택하기 위한 클록 선택 신호 I,Ib가 입력된다. 트랜지스터 910을 통해서는 I클록의 가중치를 제어하기 위한 신호인 차지 펌프의 출력 전압 VC+ 또는 gm 셀을 거친 출력 V+가 입력된다. 즉 VC+ 또는 V+의 전압 레벨에 따라서 트랜지스터 910의 턴온(turn-on)되는 강도가 조절되어, 공급되는 전류량이 제어된다. 트랜지스터 913,914를 통해서는 clkI 클록이 입력되고, 트랜지스터 915,916을 통해서는 clkIb 클록이 입력된다. I클록 믹서부의 출력은 951과 952 지점에서 출력되며, 이는 Q클록 믹서부의 출력과 합쳐진다. 이를 통해 각각의 가중치가 적용되어 위상 보간된 클록이 출력된다. 예를 들면, I 신호가 활성화되어 트랜지스터 911에 입력되면, Ib 신호는 비활성화되어 트랜지스터 912에 입력된다. 따라서 트랜지스터 911은 턴온되고, 트랜지스터 912는 턴오프된다. 따라서 전원전압으로부터 연결된 트랜지스터 914 또는 915에 의해 트랜지스터 911과 트랜지스터 910을 거쳐 전류가 흐르게 된다. 따라서 clkI와 clkIb에 의해서 트랜지스터 914와 915가 클록에 맞추어 제어되므로, 출력 지점 951의 전압 레벨과 출력 지점 952의 전압 레벨이 차동적으로 트랜지스터 910에 의해 가중치가 적용된 clkI를 생성한다. 반대의 경우로, Ib 신호가 활성화되어 트랜지스터 912에 입력되면, I 신호는 비활성화되어 트랜지스터 911에 입력된다. 따라서 트랜지스터 912는 턴온되고, 트랜지스터 911은 턴오프된다. 따라서 전원전압으로부터 연결된 트랜지스터 913 또는 916에 의해 트랜지스터 912과 트랜지스터 910을 거쳐 전류가 흐르게 된다. 따라서 clkI와 clkIb에 의해서 트랜지스터 913과 916이 클록에 맞추어 제어되므로, 출력 지점 951의 전압 레벨과 출력 지점 952의 전압 레벨이 차동적으로 트랜지스터 910에 의해 가중치가 적용된 clkIb를 생성한다.
한편, 본 실시예에서는 360도 위상을 사분한 쿼드런트(quadrant)에 기초한 위상 보간을 적용한 경우만을 들었으나, 실제 구성에 있어서는 360도 위상을 6분하거나, 8분하는 등의 경우도 생각해볼 수 있을 것이다. 예를 들어 360도 위상을 6분할 경우라면 360도 위상을 60도씩 6개의 범위로 나눈다면, 0도의 기준 위상을 가지는 제 1 클록, 제 1 클록에 대해 60도의 지연 위상을 가지는 제 2 클록, 제 1 클록에 대해 120도의 지연 위상을 가지는 제 3 클록, 제 1 클록에 대해 180도의 지연 위상을 가지는 제 4 클록, 제 1 클록에 대해 240도의 지연 위상을 가지는 제 5 클록, 제 1 클록에 대해 300도의 지연 위상을 가지는 제 6 클록을 발생시킨다. 따라서 현재 출력 클록의 위상이 360도를 6분한 6분면 중에서 어디에 위치하는지에 따라서 상기 6개의 클록중 두개의 클록을 선택하고 본 실시예에서 설시한 방법과 같이 두 클록에 가중치를 곱하고, 가중치가 곱해진 두 클록을 합치는 방식으로 원하는 위상의 출력 클록을 생성할 수 있을 것이다.
도10은 이러한 구성을 반영하여 새롭게 구성한 블록 다이어그램이다.
쿼드런트를 기준으로 동작하는 실시예에 비교해서 쿼드런트 제어부(420)는 위상 제어부(1020)로 명칭이 변경되고, 쿼드런트 판별부(470)는 위상 범위 판별부(1070)로 명칭이 변경되었다. 위상보간기에는 60도씩의 위상차를 가진 6개의 클록(clkI,clkIb,clkQ,clkQb,clkP,clkPb)이 입력되고, 위상범위 판별부(1070)에서는 3개의 선택신호(1071a,1071b,1071c 와 1072a,1072b,1072c)가 출력되는 관계를 보여주고 있다. 전체적인 동작은 상기한 도4 또는 도5의 경우를 유추하여 설명이 가능하다.
상기와 같은 본 발명에 따르면, 두개의 차지 펌프를 사용하였던 종래의 아날로그 위상 보간기를 적용한 클록 데이터 복원회로에 비해 하나의 차지 펌프를 사용하여 위상 보간기를 제어하여 정확한 특성 제어를 통해 개선된 지터 특성효과를 가져올 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 제 1 클록, 상기 제 1 클록을 90도 위상 지연시킨 제 2 클록, 상기 제 1 클록을 180도 위상 지연시킨 제 3 클록 및 상기 제 1 클록을 270도 위상 지연시킨 제 4 클록을 발생하는 클록 발생부;
    직렬 입력 데이터와 출력 클록의 위상을 비교하는 위상 검출부;
    상기 출력 클록의 위상이 위치한 위상 쿼드런트를 판별하여 위상 쿼드런트 판별 신호를 출력하는 쿼드런트 판별부;
    상기 위상 검출부의 출력과 상기 쿼드런트 판별부의 출력을 입력받아 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호를 출력하는 쿼드런트 제어부;
    상기 쿼드런트 제어부의 출력을 입력받아 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압을 출력하는 하나의 차동 차지 펌프와 적어도 하나의 루프 필터로 구성된 차지 펌프부; 및
    상기 위상 쿼드런트 판별 신호를 받아 상기 클록 발생부에서 발생된 제 1 내지 제 4 클록 중 90도의 위상을 차이를 가진 두개의 클록을 선택하고, 상기 제 1 위상 제어 전압으로 상기 두개의 클록중 하나의 가중치를 제어하고, 상기 제 2 위상 제어 전압으로 상기 두개의 클록중 다른 하나의 가중치를 제어하여 결합하는 아날로그 위상 보간기를 구비하고,
    상기 아날로그 위상 보간기의 출력 클록을 상기 위상 검출부의 입력으로 하 여 궤환 폐회로를 형성하는 것을 특징으로 하는 클록 복원 회로.
  2. 제 1 항에 있어서, 상기 위상 검출부는 상기 출력 클록과 상기 직렬 입력 데이터의 위상차에 따라 업 신호와 다운 신호를 발생시키는 것을 특징으로 하는 클록 복원 회로.
  3. 제 2 항에 있어서, 상기 위상 검출부는 상기 출력 클록의 위상이 상기 직렬 입력 데이터의 위상보다 빠른 경우에는 높은 레벨의 업 신호와 낮은 레벨의 다운 신호를 발생시키고, 상기 출력 클록의 위상이 상기 직렬 입력 데이터의 위상보다 늦은 경우에는 높은 레벨의 다운 신호와 낮은 레벨의 업 신호를 발생시키는 것을 특징으로 하는 클록 복원 회로.
  4. 제 2 항에 있어서, 상기 위상 검출부는 적어도 하나의 플립-플롭으로 구성되는 것을 특징으로 하는 클록 복원 회로.
  5. 제 1 항에 있어서, 상기 쿼드런트 판별부는 상기 차지 펌프부에서 출력된 제 1 위상 제어 전압과 제 2 위상 제어 전압 및 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이의 최대 허용 전압과 최소 허용 전압을 입력받아 상기 출력 클록의 위상이 위치한 쿼드런트를 판별하는 동작을 하는 것을 특징으로 하는 클록 복원 회로.
  6. 제 5 항에 있어서, 상기 쿼드런트 판별부의 상기 출력 클록의 위상이 위치한 쿼드런트를 판별하는 동작은 현재 출력 클록의 위상이 위치한 쿼드런트의 정보와 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이가 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이의 최소 허용 전압 이하 또는 최대 허용 전압 이상에 도달하였는지 여부를 통해서 판별하는 것을 특징으로 하는 클록 복원 회로.
  7. 제 2 항에 있어서, 상기 쿼드런트 제어부는 상기 위상 검출부가 출력한 업신호와 다운신호로부터 상기 쿼드런트 판별부가 출력한 위상 쿼드런트 판별 신호에 따라서 상기 차지 펌프부에 대한 업신호와 다운신호를 생성하는 것을 특징으로 하는 클록 복원 회로.
  8. 제 3 항에 있어서, 상기 쿼드런트 제어부는,
    상기 출력 클록의 위상이 제 1 또는 제 3 사분면에 위치할 경우에는 상기 위상 검출부의 업신호를 상기 차지 펌프부에 대한 업신호로 출력하고, 상기 위상 검출부의 다운신호를 상기 차지 펌프부에 대한 다운신호로 출력하고,
    상기 출력 클록의 위상이 제 2 또는 제 4 사분면에 위치할 경우에는 상기 위상 검출부의 업신호를 상기 차지 펌프부에 대한 다운신호로 출력하고, 상기 위상 검출부의 다운신호를 상기 차지 펌프부에 대한 업신호로 출력하는 것을 특징으로 하는 클록 복원 회로.
  9. 제 2 항에 있어서, 상기 차지 펌프부는 상기 쿼드런트 제어부가 출력한 상기 차지 펌프부에 대한 업신호와 다운신호에 대하여, 업신호가 높은 레벨일 경우에 제 1 위상 제어 전압을 증가시키고, 제 2 위상 제어 전압을 감소시키며, 다운신호가 높은 레벨일 경우에 제 1 위상 제어 전압을 감소시키고, 제 2 위상 제어 전압을 증가시키는 하나의 차동 차지 펌프를 포함하여 구성된 것을 특징으로 하는 클록 복원 회로.
  10. 제 1 클록, 상기 제 1 클록을 90도 위상 지연시킨 제 2 클록, 상기 제 1 클록을 180도 위상 지연시킨 제 3 클록 및 상기 제 1 클록을 270도 위상 지연시킨 제 4 클록을 발생하는 클록 발생부;
    직렬 입력 데이터와 출력 클록의 위상을 비교하는 위상 검출부;
    상기 출력 클록의 위상이 위치한 위상 쿼드런트를 판별하여 위상 쿼드런트 판별 신호를 출력하는 쿼드런트 판별부;
    상기 위상 검출부의 출력과 상기 쿼드런트 판별부의 출력을 입력받아 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호를 출력하는 쿼드런트 제어부;
    상기 쿼드런트 제어부의 출력을 입력받아 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압을 출력하는 하나의 차동 차지 펌프와 적어도 하나의 루프 필터로 구성된 차지 펌프부;
    상기 제 1 위상 제어 전압과 제 2 위상 제어 전압을 입력받아 제 3 위상 제어 전압과 제 4 위상 제어 전압을 출력하는 gm 셀; 및
    상기 위상 쿼드런트 판별 신호를 받아 상기 클록 발생부에서 발생된 제 1 내지 제 4 클록 중 90도의 위상 차이를 가진 두개의 클록을 선택하고, 상기 제 3 위상 제어 전압으로 상기 두개의 클록중 하나의 가중치를 제어하고, 상기 제 4 위상 제어 전압으로 상기 두개의 클록중 다른 하나의 가중치를 제어하여 결합하는 아날로그 위상 보간부를 구비하고,
    상기 위상 보간부의 출력 클록을 상기 위상 검출부의 입력으로 하여 궤환 폐회로를 형성하는 것을 특징으로 하는 클록 복원 회로.
  11. 제 1 클록, 제 1 클록에 대해서 p*360/m(m은 4보다 큰 자연수)도 지연된 제 p 클록(p는 2부터 m까지의 자연수)을 발생하는 클록 발생부;
    직렬 입력 데이터와 출력 클록의 위상을 비교하는 위상 검출부;
    제 p-1 클록의 위상부터 제 p 클록의 위상까지의 위상 범위를 제 p-1 위상범위라 할 때, 상기 출력 클록의 위상이 위치한 위상범위를 판별하는 위상범위 판별부;
    상기 위상 검출부의 출력과 상기 위상범위 판별부의 출력을 입력받아 제 1 위상 제어 전압과 제 2 위상 제어 전압의 증감 신호를 출력하는 위상 제어부;
    상기 위상 제어부의 출력을 입력받아 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압을 출력하는 하나의 차동 차지 펌프와 적어도 하나의 루프 필터로 구성된 차지 펌프부; 및
    상기 제 1 위상 제어 전압과 제 2 위상 제어 전압을 입력받고, 상기 위상범위 판별부의 출력을 받아 상기 클록 발생부에서 발생된 제 1 내지 제 p 클록 중 360/m도의 위상 차이를 가진 두 개의 클록을 선택하고, 상기 제 1 위상 제어 전압으로 상기 두 개의 클록중 하나의 가중치를 제어하고, 상기 제 2 위상 제어 전압으로 상기 두개의 클록중 다른 하나의 가중치를 제어하여 결합하는 아날로그 위상 보간기를 구비하고,
    상기의 아날로그 위상 보간기의 출력 클록을 상기 위상 검출부의 입력으로 하여 루프를 형성하는 것을 특징으로 하는 클록 복원 회로.
  12. 제 11 항에 있어서, 상기 위상 검출부는 상기 출력 클록과 상기 직렬 입력 데이터의 위상차에 따라 업 신호와 다운 신호를 발생시키는 것을 특징으로 하는 클록 복원 회로.
  13. 제 11 항에 있어서, 상기 위상범위 판별부는 상기 차지 펌프부에서 출력된 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압 및 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이의 최대 허용 전압과 최소 허용 전압을 입력받아 상기 출력 클록의 위상이 위치한 위상 범위를 판별하는 동작을 하는 것을 특징으로 하는 클록 복원 회로.
  14. 제 13 항에 있어서, 상기 위상범위 판별부의 상기 출력 클록의 위상이 위치한 위상범위를 판별하는 동작은 현재 출력 클록의 위상이 위치한 위상범위의 정보와 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이가 상기 제 1 위상 제어 전압과 제 2 위상 제어 전압간의 차이의 최소 허용 전압 이하 또는 최대 허용 전압 이상에 도달하였는지 여부를 통해서 판별하는 것을 특징으로 하는 클록 복원 회로.
  15. 제 12 항에 있어서, 상기 위상 제어부는 상기 위상 검출부가 출력한 업신호와 다운신호로부터 상기 위상범위 판별부가 출력한 위상범위 판별 신호에 따라서 상기 차지 펌프부에 대한 업신호와 다운신호를 생성하는 것을 특징으로 하는 클록 복원 회로.
  16. 제 12 항에 있어서, 상기 차지 펌프부는 상기 위상 제어부가 출력한 상기 차지 펌프부에 대한 상기 업신호와 다운신호에 대하여, 상기 업신호가 높은 레벨일 경우에 상기 제 1 위상 제어 전압을 증가시키고, 상기 제 2 위상 제어 전압을 감소시키며, 상기 다운신호가 높은 레벨일 경우에 제 1 위상 제어 전압을 감소시키고, 상기 제 2 위상 제어 전압을 증가시키는 상기 하나의 차동 차지 펌프를 포함하여 구성된 것을 특징으로 하는 클록 복원 회로.
  17. 제 1 클록, 상기 제 1 클록을 90도 위상 지연시킨 제 2 클록, 상기 제 1 클 록을 180도 위상 지연시킨 제 3 클록 및 상기 제 1 클록을 270도 위상 지연시킨 제 4 클록을 발생시키는 단계;
    직렬 입력 데이터와 출력 클록의 위상을 비교하는 단계;
    상기 출력 클록의 위상이 위치한 위상 쿼드런트를 판별하는 단계;
    상기 직렬 입력 데이터와 출력 클록의 위상을 비교한 결과와 상기 출력 클록의 위상이 위치한 위상 쿼드런트의 정보를 입력받아 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호를 출력하는 단계;
    상기 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호에 따라 제 1 위상 제어 전압과 제 1 위상 제어 전압과는 상보적인 제 2 위상 제어 전압을 출력하는 단계;
    상기 위상 쿼드런트 판별 신호에 따라 상기 제 1 내지 제 4 클록 중 90도 위상 차이를 가진 두개의 클록을 선택하고, 상기 제 1 위상 제어 전압으로 상기 두개의 클록중 하나의 가중치를 제어하고, 상기 제 2 위상 제어 전압으로 상기 두 개의 클록중 다른 하나의 가중치를 제어하여 결합된 클록을 출력하는 단계를 포함한 것을 특징으로 하는 클록 복원 회로의 동작 방법.
  18. 제 1 클록, 제 1 클록에 대해서 p*360/m(m은 4보다 큰 자연수)도 지연된 제 p 클록(p는 2부터 m까지의 자연수)을 발생시키는 단계;
    직렬 입력 데이터와 출력 클록의 위상을 비교하는 단계;
    제 p-1 클록의 위상부터 제 p 클록의 위상까지의 위상 범위를 제 p-1 위상범위라 할 때, 상기 출력 클록의 위상이 위치한 위상범위를 판별하는 단계;
    상기 직렬 입력 데이터와 출력 클록의 위상을 비교한 결과와 상기 출력 클록의 위상이 위치한 위상 범위의 정보를 입력받아 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호를 출력하는 단계;
    상기 제 1 위상 제어 전압과 제 2 위상 제어 전압에 대한 증감 신호에 따라 제 1 위상 제어 전압과 제 1 위상 제어 전압과는 상보적인 제 2 위상 제어 전압을 출력하는 단계;
    상기 위상 범위 판별 신호에 따라 상기 제 1 내지 제 p 클록 중 360/m도의 위상 차이를 가진 두 개의 클록을 선택하고, 상기 제 1 위상 제어 전압으로 상기 두 개의 클록중 하나의 가중치를 제어하고, 상기 제 2 위상 제어 전압으로 상기 두 개의 클록중 다른 하나의 가중치를 제어하여 결합된 출력 클록을 출력하는 단계를 포함한 것을 특징으로 하는 클록 복원 회로의 동작 방법.
KR1020040054824A 2004-07-14 2004-07-14 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법 KR100630343B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040054824A KR100630343B1 (ko) 2004-07-14 2004-07-14 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법
JP2005194419A JP4959154B2 (ja) 2004-07-14 2005-07-01 復元回路、及び復元回路の復元方法
US11/179,558 US7489743B2 (en) 2004-07-14 2005-07-13 Recovery circuits and methods for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054824A KR100630343B1 (ko) 2004-07-14 2004-07-14 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20060005843A KR20060005843A (ko) 2006-01-18
KR100630343B1 true KR100630343B1 (ko) 2006-09-29

Family

ID=35599406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054824A KR100630343B1 (ko) 2004-07-14 2004-07-14 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법

Country Status (3)

Country Link
US (1) US7489743B2 (ko)
JP (1) JP4959154B2 (ko)
KR (1) KR100630343B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100488040C (zh) * 2002-10-16 2009-05-13 卡西欧计算机株式会社 无线电波接收设备、无线电波时钟以及转发器
KR100819046B1 (ko) * 2005-12-08 2008-04-02 한국전자통신연구원 비선형 특성을 보상한 위상 보간기를 이용한 다중 링크용클럭/데이터 복원 장치 및 방법
DE102006023695B4 (de) * 2006-05-19 2010-04-08 Xignal Technologies Ag Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase
US7885368B2 (en) * 2006-06-30 2011-02-08 Intel Corporation Analog phase controller
KR101297710B1 (ko) * 2006-08-10 2013-08-20 삼성전자주식회사 낮은 지터 스프레드 스펙트럼 클럭 발생기
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8756486B2 (en) * 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) * 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8718217B2 (en) * 2008-07-29 2014-05-06 Fujitsu Limited Clock and data recovery (CDR) using phase interpolation
US8300753B2 (en) 2008-07-29 2012-10-30 Fujitsu Limited Triple loop clock and data recovery (CDR)
US8300754B2 (en) * 2008-07-29 2012-10-30 Fujitsu Limited Clock and data recovery with a data aligner
US8411782B2 (en) * 2008-07-29 2013-04-02 Fujitsu Limited Parallel generation and matching of a deskew channel
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
JP4924630B2 (ja) 2009-02-06 2012-04-25 富士通株式会社 クロック生成回路
WO2010102243A1 (en) * 2009-03-05 2010-09-10 Rodgers Troy A Compact snubbing unit
US8320770B2 (en) * 2009-03-20 2012-11-27 Fujitsu Limited Clock and data recovery for differential quadrature phase shift keying
KR101140141B1 (ko) * 2009-12-31 2012-05-02 연세대학교 산학협력단 위상 검출 장치
KR101175243B1 (ko) 2010-12-16 2012-08-21 에스케이하이닉스 주식회사 필터회로, 이를 포함하는 집적회로 및 신호의 필터링 방법
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
JP6179334B2 (ja) 2013-10-10 2017-08-16 富士通株式会社 受信装置およびデータ補間方法
JP6206212B2 (ja) * 2014-01-23 2017-10-04 富士通株式会社 タイミング信号発生回路
KR102448883B1 (ko) * 2016-03-02 2022-10-04 한국전자통신연구원 인체 통신을 위한 아날로그 신호 수신 장치 및 방법
US10846581B2 (en) * 2016-05-04 2020-11-24 The Research Foundation For The State University Of New York Radio frequency energy harvesting apparatus and method for utilizing the same
US11221644B2 (en) 2018-05-21 2022-01-11 Samsung Electronics Co., Ltd. System for transceiving data based on clock transition time
TWI714507B (zh) * 2020-05-20 2020-12-21 智原科技股份有限公司 時脈資料回復電路
US11095293B1 (en) * 2020-12-31 2021-08-17 Texas Instruments Incorporated Low-power fractional analog PLL without feedback divider
TWI831630B (zh) * 2023-03-06 2024-02-01 瑞昱半導體股份有限公司 轉相控制器與轉相控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039464B2 (ja) * 1997-07-31 2000-05-08 日本電気株式会社 クロック発生回路
US6002279A (en) * 1997-10-24 1999-12-14 G2 Networks, Inc. Clock recovery circuit
JPH11205298A (ja) * 1998-01-14 1999-07-30 New Japan Radio Co Ltd クロック再生装置
US6683930B1 (en) 1999-12-23 2004-01-27 Cypress Semiconductor Corp. Digital phase/frequency detector, and clock generator and data recovery PLL containing the same
GB2362045B (en) 2000-02-23 2004-05-05 Phoenix Vlsi Consultants Ltd Analogue-Controlled phase interpolator
US6586977B2 (en) * 2000-09-22 2003-07-01 Agere Systems Inc. Four quadrant analog mixer-based delay-locked loop for clock and data recovery
KR20020046482A (ko) 2000-12-14 2002-06-21 박종섭 차지 펌프형 아날로그 위상고정루프
US20030012301A1 (en) * 2002-07-18 2003-01-16 Harold Walker Method and apparatus for improved cellular telephone communications

Also Published As

Publication number Publication date
US7489743B2 (en) 2009-02-10
US20060013349A1 (en) 2006-01-19
JP4959154B2 (ja) 2012-06-20
JP2006033824A (ja) 2006-02-02
KR20060005843A (ko) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100630343B1 (ko) 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법
US8680903B2 (en) Locked loop circuit with clock hold function
KR100834393B1 (ko) 클럭 데이터 복원장치.
US5734283A (en) Demultiplexor circuit
JP4866707B2 (ja) Ｐｌｌ回路及び信号送受信システム
US6927611B2 (en) Semidigital delay-locked loop using an analog-based finite state machine
US7135903B2 (en) Phase jumping locked loop circuit
US12057847B2 (en) Clock generation circuit and semiconductor apparatus using the clock generation circuit
US6621312B2 (en) High bandwidth multi-phase clock selector with continuous phase output
US6922091B2 (en) Locked loop circuit with clock hold function
EP1913696B1 (en) Delay-locked loop
US6586977B2 (en) Four quadrant analog mixer-based delay-locked loop for clock and data recovery
JP4007814B2 (ja) ハーフレートｃｄｒ回路
US7283602B2 (en) Half-rate clock and data recovery circuit
US6545546B2 (en) PLL circuit and optical communication reception apparatus
US6842082B2 (en) Programmable voltage-controlled oscillator with self-calibration feature
JP3854065B2 (ja) 位相補償用クロック同期回路
US7233183B1 (en) Wide frequency range DLL with dynamically determined VCDL/VCO operational states
EP1495544B1 (en) System with phase jumping locked loop circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 14