JP6206212B2 - タイミング信号発生回路 - Google Patents

タイミング信号発生回路 Download PDF

Info

Publication number
JP6206212B2
JP6206212B2 JP2014010352A JP2014010352A JP6206212B2 JP 6206212 B2 JP6206212 B2 JP 6206212B2 JP 2014010352 A JP2014010352 A JP 2014010352A JP 2014010352 A JP2014010352 A JP 2014010352A JP 6206212 B2 JP6206212 B2 JP 6206212B2
Authority
JP
Japan
Prior art keywords
phase
signal
circuit
control voltage
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014010352A
Other languages
English (en)
Other versions
JP2015139135A (ja
Inventor
有紀人 ▲角▼田
有紀人 ▲角▼田
崇之 柴▲崎▼
崇之 柴▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014010352A priority Critical patent/JP6206212B2/ja
Priority to US14/570,256 priority patent/US9160521B2/en
Publication of JP2015139135A publication Critical patent/JP2015139135A/ja
Application granted granted Critical
Publication of JP6206212B2 publication Critical patent/JP6206212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Description

本発明は、タイミング信号発生回路に関する。
通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くする必要がある。高速動作する送受信器では、データ信号から最適なタイミングのクロックを復元するＣＤＲ(Clock and Data Recovery)回路が設けられる。ＣＤＲ回路を実現する方式には、複数のアーキテクチャが提案されている。例えば、リファレンスクロックを受信する入力データの位相に追従させる方式と、再生クロックと入力データの位相差を検出し、検出した位相差分リファレンスクロックを位相シフトして再生クロックとする方式が知られている。実施形態のタイミング信号発生回路は、再生クロックと入力データの位相差を検出し、検出した位相差分リファレンスクロックを位相シフトして再生クロックを生成する。
タイミング信号発生回路では、位相の異なる複数のリファレンスクロックを重み付けして再生クロックを合成する位相補間を行う。全位相について位相補間を行うために、通常９０度ずつ位相が異なる４相の位相クロック(clock)を利用する。検出した再生クロックと入力データの位相差から、位相差の象限を決定し、さらに位相差に応じて合成する複数の位相クロックの重み付けを決定する。
この象限および重み付けの決定をディジタル処理により行うことが提案されている。ディジタル処理は、自由に制御値を設定可能であり、象限の変化にも容易に対応できるが、丸め誤差（量子化誤差）が発生し、この誤差により位相追従時のコード変動による位相変動が発生する。この量子化誤差や誤差による位相変動を低減するには、ディジタルデータのビット数を増加させることが必要であるが、その場合には回路規模が大きくなり、ディジタル処理に要する時間が長くなり、応答速度が低下するという問題がある。
非特許文献１は、この象限および重み付けの決定をアナログ処理により実現することを提案している。非特許文献１によれば、位相制御ディジタルコードに対応する４相の位相制御信号（電流）を常時バイアスし続け、バイアス電流比を変化させ、０度と１８０度の２相の制御と、９０度と２７０度の２相の制御を連動させて制御を行う。この制御は、逆相の０度と１８０度の位相クロックと９０度と２７０度の位相クロックが同じ値となる付近で切り替えるため、合成（インターポレート）による位相変動が生じやすいという問題がある。
特開２００１−２１７６８２号公報 特開２００３−３０９５４３号公報 特開２００２−１２３３３２号公報
"A 10-Gb/s CMOS Clock and Data Recovery Circuit With an Analog Phase Interpolator" Rainer Kreientkamp, et al., IEEE Journal of Solid-State Circuits, Vol. 40, No. 3, pp. 736-743, March 2005
実施形態によれば、アナログ処理により、簡単な回路構成で、位相変動が少ないタイミング信号発生回路が実現される。
発明の第１の観点によれば、タイミング信号発生回路は、位相比較回路と、制御電圧信号生成部と、タイミング検出回路と、合成位相選択回路と、位相合成回路と、を有する。位相比較回路は、入力信号とクロックとの位相差を検出する。制御電圧信号生成部は、検出した位相差に応じて、所定角度ごとに反転して高レベルと低レベル間で変化する２相差動の制御電圧信号を生成する。タイミング検出回路は、制御電圧信号を反転するタイミングを検出し、制御電圧信号の象限情報および反転タイミング信号を出力する。合成位相選択回路は、２相差動信号および象限情報に基づいて、複数の位相クロックから、所定角度ごとに位相補間に用いる２相の位相クロックを選択し、位相補間における２相の位相クロックを合成するための位相制御信号を出力する。位相合成回路は、複数の位相クロックから選択した２相の位相クロックを、位相制御信号にしたがって合成することによりクロックを発生する。
実施形態のタイミング信号発生回路は、象限検出、重み付けの制御および制御用タイミング信号の生成をアナログ処理により行い、位相変動が少ないクロックを再生するという効果を奏する。
図１は、位相補間による位相シフトクロックの生成を説明する図である。 図２は、一般的なディジタルコードを用いた位相補間（ＰＩ）型クロックデータ再生(Clock Data Recovery)を行うタイミング信号発生回路の構成を示す図である。 図３は、ディジタルコードを用いた位相補間（ＰＩ）型ＣＤＲの分解能を説明する図である。 図４は、第１実施形態のタイミング信号発生回路の構成を示す図である。 図５は、第１実施形態における、制御電圧信号、０，１８０度検出信号０、および９０，２７０度検出信号の変化を示すタイムチャートである。 図６は、第１実施形態における、制御電圧信号、０，１８０度制御信号、９０，２７０度制御信号、および反転切り替え信号の変化を示すタイムチャートである。 図７は、第１実施形態における、２相差動信号、および位相制御信号の変化を示すタイムチャートである。 図８は、チャージポンプ、反転スイッチおよびループフィルタを含む制御電圧信号生成部の回路構成を示す図である。 図９は、２相差動信号生成回路の構成例を示す図であり、（Ａ）がｐ型トランジスタを用いた差動バイアス電流源を含む例を、（Ｂ）がｎ型トランジスタを用いた差動バイアス電流源を含む例を示す。 図１０は、０，１８０度検出回路の構成と動作を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作のタイムチャートを示す。 図１１は、０，９０，１８０，２７０度検出回路の構成と動作を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作のタイムチャートを示す。 図１２は、合成位相選択回路と位相合成回路の回路構成を示す図であり、（Ａ）が合成位相選択回路の回路構成を、（Ｂ）が位相合成回路の回路構成を示す。 図１３は、制御電圧信号、０，１８０度検出信号、９０，２７０度検出信号、および０，９０，１８０，２７０度検出信号のシミュレーション結果を示す図である。 図１４は、制御電圧信号、０，１８０度制御信号、９０，２７０度制御信号、および反転切り替え信号のシミュレーション結果を示す図である。 図１５は、正方向に位相制御を行う場合の、制御電圧信号、および合成位相選択回路の出力する４相の位相クロックの位相制御信号のシミュレーション結果を示す図である。 図１６は、負方向に位相制御を行う場合の、制御電圧信号、および合成位相選択回路の出力する４相の位相クロックの位相制御信号のシミュレーション結果を示す図である。 図１７は、第２実施形態のタイミング信号発生回路の構成を示す図である。 図１８は、第２実施形態のタイミング信号発生回路の０，１８０度検出回路の構成を示す図である。 図１９は、第２実施形態の０，１８０度検出回路および９０，２７０度検出回路の動作を示すタイムチャートである。 図２０は、第３実施形態のタイミング信号発生回路の位相合成回路の１つの差動対の部分の構成および動作を示す図である。
実施形態を説明する前に、位相補間(PI: Phase Interpolation)による一般的なタイミング信号発生回路について説明する。
図１は、位相補間による位相シフトクロックの生成を説明する図である。
一般的な位相補間では、三角関数の加法定理により位相を変化させる。加法定理ではｓｉｎ波とｓｉｎ波に対して９０°位相シフトしたｃｏｓ波に対して位相シフトさせたい量に応じてｃｏｓθとｓｉｎθを乗算した結果を加算することで、位相シフトした信号が生成される。
角周波数ωｔのｓｉｎ波を位相θシフトした信号は、ｓｉｎ（ωｔ−θ）で表され、次の式のように分解される。
ｓｉｎ（ωｔ−θ）＝ｓｉｎ（ωｔ）ｃｏｓθ−ｃｏｓ（ωｔ）ｓｉｎθ
≒ＣＬＫ０×ａ−ＣＬＫ９０×（１−ａ）
ここで、ａは位相シフト量に応じて決定される値である。
しかし、狭帯域のフィルタを用いて完全な正弦波を作り出すことはできないので、実際は正弦波を三角波に近似して演算処理を行っている。
図１は、９０°位相シフトした２つの三角波を合成することにより、中間の位相にシフトした信号の生成を説明する図である。
１２では、ＣＬＫ０００を第１三角波、ＣＬＫ０９０を第１三角波に対して９０°位相のずれた第２三角波とし、ａ＝０．６として合成した合成波ＣＬＫＳを示している。ＣＬＫＳの位相は、ＣＬＫ０００に対してずれる。
全位相について位相シフト信号を合成するには、３つの三角波信号を使用すればよいが、一般的には９０度ずつ位相が異なる４相の位相クロック(clock)Φ0、Φ90、Φ180、Φ270を使用する。以下の説明ではこの４相の位相クロックを使用する場合を例として説明するが、後で説明する実施形態はこれに限定されるものではなく、３相、８相等の位相クロックを使用する場合にも適用可能である。
例えば、受信回路において、入力データ信号の周波数、すなわち送信クロックと、受信回路のクロック源からの受信クロックの周波数は近似しているが完全に一致することはない。そのため、入力データ信号の位相と受信クロックの位相は徐々にずれ、位相差が回転する。位相差の回転位置に応じて合成する複数の位相クロックの重み付けを位相差に応じて設定する。そのため、タイミング信号発生回路は、入力データ信号の位相と受信クロックの位相差を検出し、合成における重みを決定する。
図２は、一般的なディジタルコードを用いた位相補間（ＰＩ）型クロックデータ再生(Clock Data Recovery)を行うタイミング信号発生回路の構成を示す図である。
図２のタイミング信号発生回路は、位相比較回路１１と、位相差ディジタルコード変換回路１２と、ループフィルタ（Ｌｏｏｐ Ｆｉｌｔｅｒ）１３と、位相制御ディジタルコード発生回路１４と、位相合成回路（クロック発生回路）１５と、を有する。位相比較回路１１は、入力データ信号Ｄａｔａと再生クロックｃｌｏｃｋとの位相差を検出し、位相差に応じてクロックタイミングの増加信号Ｕｐまたは減少信号Ｄｏｗｎを出力する。位相差ディジタルコード変換回路１２は、ＵｐおよびＤｏｗｎ信号に対応する位相差ディジタルコードを出力する。ループフィルタ１３は、ディジタル処理により位相差ディジタルコードの高周波成分を除去する。位相制御ディジタルコード発生回路１４は、高周波成分が除去された位相差ディジタルコードに基づいて位相制御ディジタルコードを発生し、コードに対応したアナログ信号の位相制御信号（電流）Ｉ0、Ｉ90、Ｉ180、Ｉ270を発生する。位相合成回路１５は、４相の位相クロックΦ0、Φ90、Φ180、Φ270を、各位相クロックの重み付けを表す位相制御信号に応じて合成する。位相合成回路１５は、例えば、４相の位相クロックΦ0、Φ90、Φ180、Φ270が入力される４つの電流源による合計電流量を算出する回路で実現され、４つの電流源の電流量（バイアス量）を位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270に応じて変化させる。
図３は、ディジタルコードを用いた位相補間（ＰＩ）型ＣＤＲの分解能を説明する図である。
図３に示すように、位相差ディジタルコードは、０から３６０度の位相を表し、位相制御ディジタルコードは、各位相に隣接する位相クロック（Φ0、Φ90、Φ180、Φ270）の合成における重み付けを示す。
ディジタル制御を行うため、ディジタル信号処理により自由に制御値を設定可能である。例えば、図３に示すように、最大値“６３”から、位相Ｕｐにより最小値“０”に遷移も、ディジタル信号処理であれば容易に実現できる。
ディジタルコードは、位相をディジタル値で表すため、丸めによる誤差（量子化誤差）が発生し、この誤差により位相追従時のコード変動による位相変動が発生する。この量子化誤差や誤差による位相変動を低減するには、ディジタルデータのビット数を増加させることが必要であるが、その場合には回路規模が大きくなるという問題がある。また、ビット数を増加させるとディジタル処理に要する時間が長くなり、応答速度が低下するという問題がある。
そこで、非特許文献１は、位相差ディジタルコード変換回路１２、ループフィルタ１３および位相制御ディジタルコード発生回路１４の部分をアナログ処理により実現することを提案している。非特許文献１によれば、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270を常時バイアスし続け、バイアス電流比を変化させ、制御をＩ0とＩ180の２相の制御とＩ90とＩ270の２相の制御を連動させて行う。この制御は、逆相のＩ0とＩ180およびＩ90とＩ270が同じ値となる０．５ＩT付近で切り替えるため、合成（インターポレート）による位相変動が生じやすいという問題がある。
以下に説明する実施形態では、ディジタル的な制御信号は４象限検出と選択に用いているのみであるため、ディジタル検出動作が４象限選択時のみであるという具合に頻度が低いため高速動作が可能で、またディジタルによる量子化誤差がなく、アナログ処理により、簡単な回路構成で、位相変動が少ないタイミング信号発生回路が実現される。また、切り替えが電流値0 x It、1 x Itとなる、最大と最小の条件で行うため、切り替えによる電流変動が生じても、位相制御量である電流比の変化が小さく、位相変動が生じにくい。
図４は、第１実施形態のタイミング信号発生回路の構成を示す図である。
第１実施形態のタイミング信号発生回路は、位相比較回路２１と、チャージポンプ２２と、反転スイッチ２３と、ループフィルタ（Ｌｏｏｐ ｆｉｌｔｅｒ）２４と、０，１８０度検出回路２５と、９０，２７０度検出回路２６と、を有する。第１実施形態のタイミング信号発生回路は、さらに、０，９０，１８０，２７０度検出回路２７と、２相差動信号生成回路２８と、合成位相選択回路２９と、位相合成回路３０と、を有する。第１実施形態は、ループフィルタ２４が、単相の制御電圧信号Ｖｃｎｔｌ ｏｒｇを発生する場合の例である。
位相比較回路２１は、入力データ信号Ｄａｔａと再生クロックｃｌｏｃｋとの位相差を検出し、位相差に応じてクロックタイミングの増加信号Ｕｐまたは減少信号Ｄｏｗｎを出力する回路で、図２の位相比較回路２１と同様に実現される。
チャージポンプ２２は、信号ＵｐおよびＤｏｗｎに応じて充電信号および放電信号を出力する。反転スイッチ２３は、０，９０，１８０，２７０度検出回路２７の出力する反転切り替え信号Ｖｂｏｕｔ２に応じて充電信号および放電信号の通過方向を切り替える。ループフィルタ２４は、反転スイッチを通過した充電信号および放電信号により充電および放電が行われる容量を有し、充電信号および放電信号を合わせた信号から高周波成分を除去した制御電圧信号Ｖｃｎｔｌ ｏｒｇを生成する。Ｖｃｎｔｌ ｏｒｇは、位相差に応じて、所定角度（ここでは９０度）ごとに反転して高レベルと低レベル間で変化する信号である。チャージポンプ２２、反転スイッチ２３およびループフィルタ２４の回路構成およびその動作については後述する。
０，１８０度検出回路２５は、Ｖｃｎｔｌ ｏｒｇが高レベルに達したこと、すなわち０度または１８０度になったことを検出し、０，１８０度検出信号Ｖｂ０を出力する。さらに、０，１８０度検出回路２５は、Ｖｃｎｔｌ ｏｒｇが０度から１８０度の範囲（第１及び第２象限）に存在するか、１８０度から３６０度の範囲（第３及び第４象限）に存在するか、を示す９０，２７０度制御信号Ｖｂｏｕｔ０を出力する。
９０，２７０度検出回路２６は、Ｖｃｎｔｌ ｏｒｇが低レベルに達したこと、すなわち９０度または２７０度になったことを検出し、９０，２７０度検出信号Ｖｂ１を出力する。さらに、９０，２７０度検出回路２６は、Ｖｃｎｔｌ ｏｒｇが０度から９０度と２７０度から３６０度の範囲（第１及び第４象限）に存在するか、９０度から２７０度の範囲（第２及び第３象限）に存在するか、を示す０，１８０度制御信号Ｖｂｏｕｔ１を出力する。
０，９０，１８０，２７０度検出回路２７は、０，１８０度検出信号Ｖｂ０および９０，２７０度検出信号Ｖｂ１から、反転切り替え信号Ｖｂｏｕｔ２を出力する。
０，１８０度検出回路２５、９０，２７０度検出回路２６および０，９０，１８０，２７０度検出回路２７の回路およびその動作については後述する。
２相差動信号生成回路２８は、制御電圧信号Ｖｃｎｔｌ ｏｒｇの反転信号を生成し、Ｖｃｎｔｌ ｏｒｇおよびその反転信号を２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇとして出力する。２相差動信号生成回路２８の回路およびその動作については後述する。ここでは、チャージポンプ２２、反転スイッチ２３、ループフィルタ２４および２相差動信号生成回路２８を含む部分を制御電圧信号生成部と称する。
合成位相選択回路２９は、Ｖｃｎｔｌ ｐｏｓ、Ｖｃｎｔｌ ｎｅｇ、Ｖｂｏｕｔ０およびＶｂｏｕｔ１に基づいて、４相の位相クロックから、４象限ごとに位相補間に用いる２相の位相クロックを選択する。合成位相選択回路２９は、さらに、選択した２相の位相クロックの位相補間における合成の重み付けを出力する。なお、合成位相選択回路２９は、選択した２相の位相クロック以外の位相クロックについては、重み付けをゼロとすることにより、実質的に選択しないようにした位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270を出力する。
位相合成回路３０は、複数の位相クロックから、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270にしたがって合成に使用する２相の位相クロックを選択し、重み付けにしたがって合成する。なお、非選択の位相クロックについては、重み付けがゼロであるのに応じて合成に寄与しないようにする。
合成位相選択回路２９および位相合成回路３０の回路およびその動作については後述する。
図５は、第１実施形態における、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、０，１８０度検出信号Ｖｂ０、および９０，２７０度検出信号Ｖｂ１の変化を示すタイムチャートである。図５では、０，９０，１８０，２７０度検出回路２６内で発生される０，９０，１８０，２７０度検出信号も合わせて示している。
図６は、第１実施形態における、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、９０，２７０度制御信号Ｖｂｏｕｔ０、０，１８０度制御信号Ｖｂｏｕｔ１および反転切り替え信号Ｖｂｏｕｔ２の変化を示すタイムチャートである。
図７は、第１実施形態における、２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇ、および合成位相選択回路２９の出力する位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270の変化を示すタイムチャートである。
図５から図７を参照して、第１実施形態における制御に使用する信号についてまず説明する。
図５の１段目に示すように、位相差が０度と３６０度の間で変化する場合に、０度と３６０度の範囲を９０度ずつに分割し、順に第１から第４象限とする。制御電圧信号Ｖｃｎｔｌ ｏｒｇは、象限が変わるごとに、すなわち９０度ごとに反転し、高レベルＶHと低レベルＶLの間を直線状に変化する信号である。図５では、第１象限の始点の０度でＶHであり、９０度でＶLであり、１８０度でＶHであり、２７０度でＶLである。Ｖｃｎｔｌ ｏｒｇは、位相差が増加する時には図５で右側に移動、位相差が減少する時には図５で左側に移動し、位相に応じて値を変化させる。
図５の２段目に示すように、０，１８０度検出信号Ｖｂ０は、０度と１８０度でＶｃｎｔｌ ｏｒｇがＶHになると発生する短パルス信号である。図５の３段目に示すように、９０，２７０度検出信号Ｖｂ１は、９０度と２７０度でＶｃｎｔｌ ｏｒｇがＶLになると発生する短パルス信号である。図５の４段目に示すように、０，９０，１８０，２７０度検出信号は、０，１８０度検出信号Ｖｂ０と９０，２７０度検出信号Ｖｂ１を合わせた信号である。０，９０，１８０，２７０度検出信号は、０度、９０度、１８０度および２７０度でＶｃｎｔｌ ｏｒｇがＶHおよびＶLになると発生する短パルス信号である。
図６の２段目に示すように、９０，２７０度制御信号Ｖｂｏｕｔ０は、Ｖｂ０が立ち上がるごとにＶLとＶHに交互に変化する信号である。Ｖｂｏｕｔ０は、０度から１８０度（第１および第２象限）ではＶLであり、１８０度から３６０度（第３および第４象限）ではＶHである。
図６の３段目に示すように、０，１８０度制御信号Ｖｂｏｕｔ１は、Ｖｂ１が立ち上るごとにＶLとＶHに交互に変化する信号である。Ｖｂｏｕｔ１は、０度から９０度および２７０度から３６０度（第１および第４象限）ではＶLであり、９０度から２７０度（第２および第３象限）ではＶHである。
図６の４段目に示すように、反転切り替え信号Ｖｂｏｕｔ２は、Ｖｂｏｕｔ０とＶｂｏｕｔ１の排他的論理和をとった信号である。Ｖｂｏｕｔ２は、象限ごとにＨとＬに切り替わる信号であり、０度から９０度および１８０度から２７０度（第１および第３象限）ではＶLであり、９０度から１８０度および２７０度から３６０度（第２および第４象限）ではＶHである。
図７の（Ａ）において、実線が２相差動信号の一方のＶｃｎｔｌ ｐｏｓを、破線が他方のＶｃｎｔｌ ｎｅｇを示す。図７の（Ａ）に示すように、２相差動信号の一方のＶｃｎｔｌ ｐｏｓは、Ｖｃｎｔｌ ｏｒｇと同じ信号であり、他方のＶｃｎｔｌ ｎｅｇは、Ｖｃｎｔｌ ｏｒｇを反転した信号である。
位相補間において、０度から９０度では、０度の位相クロックΦ0と９０度の位相クロックΦ90を合成するが、その際のΦ0の重み付けはＶｃｎｔｌ ｐｏｓにしたがって、Φ90の重み付けはＶｃｎｔｌ ｎｅｇにしたがって決定する。９０度から１８０度では、９０度の位相クロックΦ90と１８０度の位相クロックΦ180を合成するが、その際のΦ90の重み付けはＶｃｎｔｌ ｎｅｇにしたがって、Φ180の重み付けはＶｃｎｔｌ ｐｏｓにしたがって決定する。同様に、１８０度から２７０度では、Φ180の重み付けはＶｃｎｔｌ ｐｏｓにしたがって、Φ270の重み付けはＶｃｎｔｌ ｎｅｇにしたがって決定する。２７０度から３６０度では、Φ270の重み付けはＶｃｎｔｌ ｎｅｇにしたがって、Φ0の重み付けはＶｃｎｔｌ ｐｏｓにしたがって決定する。
したがって、位相クロックΦ0の位相制御信号Ｉ0として、２７０度から９０度の範囲のＶｃｎｔｌ ｐｏｓが、位相クロックΦ90の位相制御信号Ｉ90として、０度から１８０度の範囲のＶｃｎｔｌ ｎｅｇが、使用できる。同様に、位相クロックΦ180の位相制御信号Ｉ180として、９０度から２７０度の範囲のＶｃｎｔｌ ｐｏｓが、位相クロックΦ270の位相制御信号Ｉ270として、１８０度から３６０度の範囲のＶｃｎｔｌ ｎｅｇが、使用できる。
図７の（Ｂ）は、位相制御信号Ｉ0およびＩ180を示し、図７の（Ｃ）は、位相制御信号Ｉ90およびＩ270を示す。位相制御信号Ｉ0は、２７０度から９０度の範囲ではＶｃｎｔｌ ｐｏｓであり、９０度から２７０度までの範囲ではゼロの信号である。図６の３段目に示すように、Ｖｂｏｕｔ１は、２７０度から９０度の範囲ではＶLであり、９０度から２７０度の範囲ではＶHであり、Ｖｃｎｔｌ ｐｏｓの出力をＶｂｏｕｔ１で制御することにより、位相制御信号Ｉ0が生成される。同様に、位相制御信号Ｉ90は、０度から１８０度の範囲ではＶｃｎｔｌ ｎｅｇであり、１８０度から３６０度までの範囲ではゼロの信号であり、Ｖｃｎｔｌ ｎｅｇの出力をＶｂｏｕｔ０で制御することにより、位相制御信号Ｉ90が生成される。さらに、位相制御信号Ｉ180は、９０度から２７０度の範囲ではＶｃｎｔｌ ｐｏｓであり、２７０度から９０度までの範囲ではゼロの信号であり、Ｖｃｎｔｌ ｐｏｓの出力をＶｂｏｕｔ１で制御することにより、位相制御信号Ｉ180が生成される。さらに、位相制御信号Ｉ270は、１８０度から３６０度の範囲ではＶｃｎｔｌ ｎｅｇであり、０度から１８０度までの範囲ではゼロの信号であり、Ｖｃｎｔｌ ｎｅｇの出力をＶｂｏｕｔ０で制御することにより、位相制御信号Ｉ270が生成される。
合成位相選択回路２９は、位相差に応じて、図７の（Ｂ）および（Ｃ）のように変化する位相制御信号Ｉ0、Ｉ90、Ｉ180およびＩ270を出力する。位相合成回路３０は、位相制御信号Ｉ0、Ｉ90、Ｉ180およびＩ270に基づいて４相の位相信号Φ0、Φ90、Φ180およびΦ270を合成することにより、再生クロックを生成する。
次に、第１実施形態のタイミングクロック発生回路の各部の回路および動作を説明する。
図８は、制御電圧信号生成部のうちのチャージポンプ２２、反転スイッチ２３およびループフィルタ２４を含む回路構成を示す図である。
制御電圧信号生成部のチャージポンプ２２、反転スイッチ２３およびループフィルタ２４を含む回路は、電流源４１−４４と、スイッチＳＷ１−ＳＷ４と、を有する。反転スイッチ２３は、通過状態を切り替えられるゲート４６および４７と、インバータ４８と、を有する。ループフィルタ２４は、反転スイッチ２３の出力端子とＧＮＤ間に接続された容量Ｃを有する。反転スイッチ２３の出力端子と容量Ｃの第１端子の接続ノードからＶｃｎｔｌ ｏｒｇが出力される。
図８の制御電圧信号生成部の回路の動作を説明する。
入力データ信号Ｄａｔａに対して再生クロックｃｌｏｃｋの位相遅れている時には、Ｕｐ信号が、進んでいる時には、Ｄｏｗｎ信号が、位相比較回路２１から入力する。位相比較回路２１については広く知られているので、説明は省略する。
Ｕｐ信号がオンの時、Ｄｏｗｎ信号はオフであり、ＳＷ１およびＳＷ４が導通し、ＳＷ２およびＳＷ３が遮断する。第１または第３象限の時には、Ｖｂｏｕｔ２は低（Ｌ）レベルであり、ゲート４６は導通し、ゲート４７は遮断する。したがって、電流が、電流源４１から、ＳＷ１およびゲート４６を介してＣに流れ込み、容量Ｃの第１端子の電位Ｖｃｎｔｌ ｏｒｇが一定の速度で上昇する。
Ｖｃｎｔｌ ｏｒｇが高レベルＶHに到達すると、Ｖｂｏｕｔ２が高（Ｈ）レベルに変化し、ゲート４６は遮断し、ゲート４７が導通する。これにより、容量Ｃの第１端子から、ゲート４７およびＳＷ４を介して、電流源４４により電流が引き込まれ、容量Ｃの第１端子の電位Ｖｃｎｔｌ ｏｒｇが一定の速度で降下する。Ｖｃｎｔｌ ｏｒｇが低レベルＶLに到達すると、Ｖｂｏｕｔ２が低レベルに変化し、以下上記の動作を繰り返すことにより、図５および図６の１段目でＶｃｎｔｌ ｏｒｇに沿ってＵｐ方向に変化する信号が出力される。
Ｕｐ信号がオフの時、Ｄｏｗｎ信号はオンであり、ＳＷ１およびＳＷ４が遮断し、ＳＷ２およびＳＷ３が導通し、図５および図６の１段目でＶｃｎｔｌ ｏｒｇに沿ってＤｏｗｎ方向に変化する信号が出力される。
図９は、２相差動信号生成回路２８の構成例を示す図であり、（Ａ）がｐ型トランジスタを用いた差動バイアス電流源を含む例を、（Ｂ）がｎ型トランジスタを用いた差動バイアス電流源を含む例を示す。
図９の（Ａ）の２相差動信号生成回路２８は、差動対を形成する２個のｐ型トランジスタのソースを、ＶＤＤ側に接続された電流源Ｉｂｉａｓに接続した回路である。２個のｐ型トランジスタのゲートにＶｃｎｔｌ ｏｒｇの差動信号Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎがそれぞれ印加され、２個のｐ型トランジスタのドレインから２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇが出力される。
図９の（Ｂ）の２相差動信号生成回路２８は、差動対を形成する２個のｎ型トランジスタのソースを、ＧＮＤ側に接続された電流源Ｉｂｉａｓ１に接続し、２個のｎ型トランジスタのソースを、それぞれＶＤＤに接続した回路である。２個のｎ型トランジスタのゲートにＶｃｎｔｌ ｏｒｇの差動信号Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎがそれぞれ印加され、２個のｎ型トランジスタのドレインから２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇが出力される。
図９の（Ａ）および（Ｂ）の２相差動信号生成回路２８は、定電流源の電流を、差動の制御信号Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎに応じて分配する回路である。Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎによりトランジスタに流れる電流をアナログ的に制御し、トランジスタに生じる電流である２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇの和は一定である。なお、２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇを供給する場合には、トランジスタの一方のゲートはＤＣ電圧信号でも実現できる。
図１０は、０，１８０度検出回路２５の構成と動作を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作のタイムチャートを示す。
０，１８０度検出回路２５は、比較回路６１と、Ｄ型フリップフロップ（Ｄ−ＦＦ）６２と、を有する。比較回路６１は、Ｖｃｎｔｌ ｏｒｇを高レベル閾値ＶHと比較し、比較結果Ｖｂ０を出力する。Ｖｂ０は、ＶHより高いとＨになり、ＶHより低いとＬになる。Ｖｃｎｔｌ ｏｒｇがＶHを超えると、Ｖｂ０はＨに変化するが、それに応じて反転スイッチ２３が切り替わり、Ｖｃｎｔｌ ｏｒｇは減少するので、Ｖｂ０はすぐにＬに戻る。したがって、Ｖｂ０は、０度と１８０度で発生するパルスとなる。
Ｄ−ＦＦ６２は、Ｖｂ０の２分周回路で、Ｖｂ０のパルスが発生するごとにＬとＨに交互に変化する９０，２７０度制御信号Ｖｂｏｕｔ０を出力する。図１０の（Ｂ）では、Ｖｂｏｕｔ０は、０度から１８０度（第１および第２象限）ではＬであり、１８０度から３６０度（第３および第４象限）ではＨである。
９０，２７０度検出回路２６は、０，１８０度検出回路２５と類似の構成を有し、Ｖｃｎｔｌ ｏｒｇを低レベル閾値ＶLと比較する以外同じである。Ｖｂ１は、９０度と２７０度で発生するパルスとなり、Ｖｂｏｕｔ１は、９０度から２７０度（第２および第３象限）ではＨであり、２７０度から３６０度および０度から９０度（第４および第１象限）ではＬである。
図１１は、０，９０，１８０，２７０度検出回路２７の構成と動作を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作のタイムチャートを示す。なお、図１１の（Ａ）では、０，１８０度検出回路２５の比較回路６１と、９０，２７０度検出回路２６の比較回路６３も合わせて示している。
０，９０，１８０，２７０度検出回路２７は、ＯＲゲート６４と、Ｄ−ＦＦ６５と、を有する。ＯＲゲート６４は、比較回路６１の出力するＶｂ０と、比較回路６３の出力するＶｂ１の論理和を演算し、０，９０，１８０，２７０度検出信号Ｖｂ２を出力する。したがって、Ｖｂ２は、０，１８０度検出信号Ｖｂ０と９０，２７０度検出信号Ｖｂ１を合わせた信号であり、０度、９０度、１８０度および２７０度で発生する短パルスである。Ｄ−ＦＦ６５は、Ｖｂ２の２分周回路で、Ｖｂ２のパルスが発生するごとにＬとＨに交互に変化する反転切り替え信号Ｖｂｏｕｔ２を出力する。図１１の（Ｂ）では、Ｖｂｏｕｔ２は、０度から９０度（第１象限）ではＬであり、９０度から１８０度（第２象限）ではＨであり、１８０度から２７０度（第３象限）ではＬであり、２７０度から３６０度（第４象限）ではＨである。
図１２は、合成位相選択回路２９と位相合成回路３０の回路構成を示す図であり、（Ａ）が合成位相選択回路２９の回路構成を、（Ｂ）が位相合成回路３０の回路構成を示す。
合成位相選択回路２９は、Ｉ0およびＩ180用部分と、Ｉ90およびＩ270用部分と、を有する。Ｉ0およびＩ180用部分は、通過状態を切り替えられるゲート７０および７１と、インバータ７２と、ゲート７０とＧＮＤの間に接続されたｎ型トランジスタ７３と、ゲート７１とＧＮＤの間に接続されたｎ型トランジスタ７４と、を有する。ゲート７０および７１には、Ｖｃｎｔｌ ｐｏｓが入力され、Ｖｂｏｕｔ１により通過状態が制御される。ゲート７０の出力はＩ180を出力する端子に接続され、ゲート７１の出力はＩ0を出力する端子に接続される。ｎ型トランジスタ７３は、スイッチとして機能し、Ｖｂｏｕｔ１をインバータ７２で反転した信号によりオン・オフが制御され、オン時にＩ180を出力する端子を接地する。ｎ型トランジスタ７４は、スイッチとして機能し、Ｖｂｏｕｔ１によりオン・オフが制御され、オン時にＩ0を出力する端子を接地する。
具体的には、ゲート７０は、Ｖｂｏｕｔ１がＨである第２および第３象限で通過状態になり、この時ｎ型トランジスタ７３はオフであり、Ｖｂｏｕｔ１がＬである第１および第４象限で遮断状態になり、この時ｎ型トランジスタ７３はオンである。したがって、Ｉ180は図７の（Ｂ）に示した信号となる。
同様に、ゲート７１は、Ｖｂｏｕｔ１がＬである第１および第４象限で通過状態になり、この時ｎ型トランジスタ７４はオフであり、Ｖｂｏｕｔ１がＨである第１および第４象限で遮断状態になり、この時ｎ型トランジスタ７４はオンである。したがって、Ｉ0は図７の（Ｂ）に示した信号となる。
Ｉ90およびＩ270用部分は、Ｉ0およびＩ180用部分と同様に、ゲート７５および７６と、インバータ７７と、ｎ型トランジスタ７８と、ｎ型トランジスタ７９と、を有する。上記の説明と同様に、ゲート７５に接続される端子から出力される信号Ｉ270は図７の（Ｃ）に示した信号となり、ゲート７６に接続される端子から出力される信号Ｉ90は図７の（Ｃ）に示した信号となる。
合成位相選択回路２９は、以上のように、図７の（Ｂ）および（Ｃ）に示した位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270を出力する。
位相合成回路３０は、図１２の（Ｂ）に示すように、ＶＤＤに接続された２つの負荷抵抗ＲAおよびＲBと、ＲAおよびＲBに接続される４つの差動対と、ＲAおよびＲBと４つの差動対の接続ノードを入力とする差動増幅器８０と、を有する。差動増幅器８０から再生クロックｃｌｏｃｋが出力される。４つの差動対を形成するｎ型トランジスタには、合成に使用する４相の位相クロックΦ0、Φ90、Φ180、Φ270の差動信号がそれぞれ印加される。４つの差動対の電流源は、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270により電流量が制御される４つのカレントミラーにより形成される。カレントミラー回路のトランジスタのゲート電圧を、Ｖ0、Ｖ90、Ｖ180、Ｖ270で示す。
図１２の（Ｂ）の位相合成回路３０の構成によれば、４相の位相クロックΦ0、Φ90、Φ180、Φ270の合成が、合成位相選択回路２９が出力する位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270に基づいて行われる。
以上説明したように、第１実施形態のタイミング信号発生回路では、アナログ信号処理に簡単な論理演算を付加するだけで、ＣＤＲによる再生クロックが発生される。
以下、第１実施形態のタイミング信号発生回路について、位相を変化させ続けた場合の動作シミュレーションを行った結果を説明する。
図１３は、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、０，１８０度検出信号Ｖｂ０、９０，２７０度検出信号Ｖｂ１、および０，９０，１８０，２７０度検出信号のシミュレーション結果を示す図である。図１３によれば、図５で説明した信号が得られることが分かる。
図１４は、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、９，２７０度制御信号Ｖｂｏｕｔ０、０，１８０度制御信号Ｖｂｏｕｔ１、および反転切り替え信号Ｖｂｏｕｔ２のシミュレーション結果を示す図である。図１４によれば、図６で説明した信号が得られることが分かる。
図１５は、正方向に位相制御を行う場合の、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、および合成位相選択回路２９の出力する４相の位相クロックの位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270のシミュレーション結果を示す図である。
図１６は、負方向に位相制御を行う場合の、制御電圧信号Ｖｃｎｔｌ ｏｒｇ、および合成位相選択回路２９の出力する４相の位相クロックの位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270のシミュレーション結果を示す図である。
図１５および図１６から、図７の（Ｂ）および（Ｃ）で説明した信号が得られることが分かる。
第１実施形態では、制御電圧信号生成部のチャージポンプ２２、反転スイッチ２３およびループフィルタ２４を含む回路部分が、単相の制御電圧信号Ｖｃｎｔｌ ｏｒｇを出力した。しかし、これらの回路を差動回路で形成し、差動の制御電圧信号を生成して出力することも可能である。次に説明する第２実施形態のタイミング信号発生回路は、制御電圧信号生成部を差動回路で形成した場合の例である。
図１７は、第２実施形態のタイミング信号発生回路の構成を示す図である。
第２実施形態のタイミング信号発生回路は、位相比較回路２１と、チャージポンプ２２と、反転スイッチ２３と、ループフィルタ（Ｌｏｏｐ ｆｉｌｔｅｒ）２４と、０，１８０度検出回路２５と、９０，２７０度検出回路２６と、を有する。第１実施形態のタイミング信号発生回路は、さらに、０，９０，１８０，２７０度検出回路２７と、２相差動信号生成回路２８と、合成位相選択回路２９と、位相合成回路３０と、を有する。
第２実施形態では、チャージポンプ２２、反転スイッチ２３、ループフィルタ２４と、０，１８０度検出回路２５、９０，２７０度検出回路２６、０，９０，１８０，２７０度検出回路２７および２相差動信号生成回路２８が、すべて差動回路である。これが、第１実施形態と異なる。
特に、ループフィルタ２４は、差動の制御電圧信号Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎを、０，１８０度検出回路２５、９０，２７０度検出回路２６および２相差動信号生成回路２８に出力する。そのため、２相差動信号生成回路２８は、Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎから、２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇを生成することも可能である。もし、Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎを、２相差動信号Ｖｃｎｔｌ ｐｏｓおよびＶｃｎｔｌ ｎｅｇとしてそのまま利用する場合には、２相差動信号生成回路２８を除いてもよい。さらに、０，１８０度検出回路２５および９０，２７０度検出回路２６は、Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎを利用してタイミング信号を生成する。
図１８は、第２実施形態のタイミング信号発生回路の０，１８０度検出回路２５の構成を示す図である。図１９は、第２実施形態の０，１８０度検出回路２５および９０，２７０度検出回路２６の動作を示すタイムチャートである。
第１実施形態では、０，１８０度検出回路２５および９０，２７０度検出回路２６は、ループフィルタ２４から制御電圧信号Ｖｃｎｔｌ ｏｒｇを受けて、Ｖｂ０、Ｖｂ１、Ｖｂｏｕｔ０およびＶｂｏｕｔ１を生成した。これに対して、第２実施形態の０，１８０度検出回路２５および９０，２７０度検出回路２６は、Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎを受ける。
図１８に示すように、０，１８０度検出回路２５は、比較回路６３と、Ｄ−ＦＦ６２と、を有する。Ｄ−ＦＦ６２は、第１実施形態のものと同じである。比較回路６３は、Ｖｃｎｔｌ ｏｒｇｐが、Ｖｃｎｔｌ ｏｒｇｎを高側にオフセットしたＶｃｎｔｌ ｏｒｇｎｓｅｔを超えたから検出する。Ｖｃｎｔｌ ｎｅｇのオフセット量は、ＶH−ＶLより少し小さい量である。９０，２７０度検出回路２６は、０，１８０度検出回路２５と類似の構成を有する。
図１９に示すように、Ｖｃｎｔｌ ｏｒｇｐおよびＶｃｎｔｌ ｏｒｇｎは逆相の信号である。Ｖｃｎｔｌ ｏｒｇｐは、Ｖｃｎｔｌ ｏｒｇｎを上記のオフセット量だけ高側にシフトした信号Ｖｃｎｔｌ ｏｒｇｎｓｅｔを、０度および１８０度付近で超える。比較回路６３は、第１実施形態と同様に、Ｖｃｎｔｌ ｏｒｇｐがＶｃｎｔｌ ｏｒｇｎｓｅｔを超える短い期間、短パルスＶｂ０を出力する。
９０，２７０度検出回路２６では、比較回路は、Ｖｃｎｔｌ ｏｒｇｎが、Ｖｃｎｔｌ ｏｒｇｐを上記のオフセット量だけ高側にシフトした信号Ｖｃｎｔｌ ｏｒｇｐｓｅｔを、９０度および２７０度付近で超えるのを検出して短パルスＶｂ１を出力する。
図２０は、第３実施形態のタイミング信号発生回路の位相合成回路３０の１つの差動対の部分の構成および動作を示す図であり、（Ａ）が位相合成回路３０の１つの差動対の部分の回路構成を、（Ｂ）および（Ｃ）が位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270を示す。
第３実施形態のタイミング信号発生回路は、位相合成回路３０のみが第１実施形態と異なり、他の部分は同じである。
第１実施形態では、位相合成回路３０の複数の差動対に接続されるカレントミラー回路からなる電流源は、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270により電流量が制御され、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270がゼロである時には、電流源には電流は流れない。言い換えれば、電流源を形成するカレントミラー回路のトランジスタのゲート電圧Ｖ0はゼロである。電流を流さない状態から、合成のために選択される状態、すなわち対応する電流源に電流が流れる状態に変化する場合、実際に電流が流れるのは電圧Ｖ0が閾値まで上昇した時であり、ゼロから閾値まで上昇する時間分遅延する。
これに対して、第３実施形態では、閾値分Ｖｂの電圧源９０と、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270がゼロ時のみ、カレントミラー回路のトランジスタのゲートに閾値分の電圧を印加するように動作するトランジスタ９１を設ける。具体的には、トランジスタ９１のゲートに、Ｉ0の回路ではＶｂｏｕｔ１を、Ｉ90の回路ではＶｂｏｕｔ０を、Ｉ180の回路ではＶｂｏｕｔ１の反転信号を、Ｉ270の回路ではＶｂｏｕｔ０の反転信号を、それぞれ印加する。
したがって、図２０の（Ｂ）および（Ｃ）に示すように、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270がゼロであり、選択されない（合成に使用されない）時に、トランジスタ９１のゲート電圧は閾値Ｖｂであり、電圧が変化するとすぐに電流を流せる状態である。これにより、第３実施形態では、位相制御信号Ｉ0、Ｉ90、Ｉ180、Ｉ270のゼロからの切換時間を短縮できる。なお、ゲート電圧を閾値Ｖｂ付近にバイアスする方法であれば、この構成以外にバイアス電流を付与するなどほかの方法でもよい。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
２１ 位相比較回路
２２ チャージポンプ
２３ 反転スイッチ
２４ ループフィルタ（Ｌｏｏｐ ｆｉｌｔｅｒ）
２５ ０，１８０度検出回路
２６ ９０，２７０度検出回路
２７ ０，９０，１８０，２７０度検出回路
２８ ２相差動信号生成回路
２９ 合成位相選択回路
３０ 位相合成回路

Claims (9)

  1. 入力信号とクロックとの位相差を検出する位相比較回路と、
    検出した前記位相差に応じて、所定角度ごとに反転して高レベルと低レベル間で変化する２相差動の制御電圧信号を生成する制御電圧信号生成部と、
    前記制御電圧信号を反転するタイミングを検出し、前記制御電圧信号の象限情報および反転タイミング信号を出力するタイミング検出回路と、
    前記制御電圧信号および前記象限情報に基づいて、複数の位相クロックから、前記所定角度ごとに位相補間に用いる２相の位相クロックを選択し、位相補間における前記２相の位相クロックを合成するための位相制御信号を出力する合成位相選択回路と、
    前記複数の位相クロックから選択した前記２相の位相クロックを、前記位相制御信号にしたがって合成することにより前記クロックを発生する位相合成回路と、を有するタイミング信号発生回路。
  2. 前記複数の位相クロックは、９０度ずつずれた４相の位相クロックであり、前記制御電圧信号は、前記４相の位相クロックの９０度ごとの象限に対応して反転する請求項１に記載のタイミング信号発生回路。
  3. 前記タイミング検出回路は、
    前記制御電圧信号が前記高レベルまたは前記低レベルで反転するタイミングを検出し、０，１８０度検出信号および９０，２７０度制御信号を出力する０，１８０度検出回路と、
    前記制御電圧信号が前記高レベルまたは前記低レベルで反転するタイミングを検出し、９０，２７０度検出信号および０，１８０度制御信号を出力する９０，２７０度検出回路と、を有する請求項２に記載のタイミング信号発生回路。
  4. 前記０，１８０度検出回路は、前記制御電圧信号を高側閾値または低側閾値と比較し、前記制御電圧信号が前記高側閾値または前記低側閾値を超えると前記０，１８０度検出信号を出力する高側比較回路と、前記０，１８０度検出信号に応じて前記９０，２７０度制御信号を生成する９０，２７０度制御信号生成回路と、を有し、
    前記９０，２７０度検出回路は、前記制御電圧信号を前記高側閾値または前記低側閾値と比較し、前記制御電圧信号が前記高側閾値または前記低側閾値を超えると前記９０，２７０度検出信号を出力する低側比較回路と、前記９０，２７０度検出信号に応じて前記０，１８０度制御信号を生成する０，１８０度制御信号生成回路と、を有する請求項３に記載のタイミング信号発生回路。
  5. 前記０，１８０度検出回路は、前記制御電圧信号と、前記制御電圧信号の逆相信号にオフセット電圧を与えた逆相オフセット制御電圧信号を比較し、前記制御電圧信号が前記逆相オフセット制御電圧信号を超えると前記０，１８０度検出信号を出力する高側比較回路と、前記０，１８０度検出信号に応じて前記９０，２７０度制御信号を生成する９０，２７０度制御信号生成回路と、を有し、
    前記９０，２７０度検出回路は、前記制御電圧信号の逆相信号と、前記制御電圧信号にオフセット電圧を与えたオフセット制御電圧信号を比較し、前記制御電圧信号の逆相信号が前記オフセット制御電圧信号を超えると前記９０，２７０度検出信号を出力する低側比較回路と、前記９０，２７０度検出信号に応じて前記０，１８０度制御信号を生成する０，１８０度制御信号生成回路と、を有する請求項２に記載のタイミング信号発生回路。
  6. 前記タイミング検出回路は、
    前記制御電圧信号の反転切り替え信号を生成する０，９０，１８０，２７０度検出回路を有する請求項２に記載のタイミング信号発生回路。
  7. 前記制御電圧信号生成部は、
    検出した前記位相差に応じて、充電信号および放電信号を出力するチャージポンプ回路と、
    前記反転タイミング信号に応じて前記充電信号および前記放電信号の通過状態を切り替える反転スイッチと、
    前記反転スイッチを通過する前記充電信号および前記放電信号により充電および放電が行われる容量を含むループフィルタと、を有する請求項１から６のいずれか１項に記載のタイミング信号発生回路。
  8. 前記合成位相選択回路は、選択した２相の位相クロック以外の位相クロックの重みがゼロである位相制御信号を出力し、
    前記位相合成回路は、前記複数の位相クロックがそれぞれ入力される複数の電流源を有し、前記複数の電流源の電流を合成することにより前記クロックを合成し、前記位相制御信号にしたがって選択した前記２相の位相クロックが入力される電流源に前記位相制御信号にしたがった電流を流し、選択した前記２相の位相クロック以外の位相クロックが入力される電流源の電流をオフする請求項１から７のいずれか１項に記載のタイミング信号発生回路。
  9. 前記位相合成回路は、選択した前記２相の位相クロック以外の位相クロックが入力される電流源の電流をオフする時に、電流オフする限界付近になるように前記電流源をバイアスする請求項８に記載のタイミング信号発生回路。
JP2014010352A 2014-01-23 2014-01-23 タイミング信号発生回路 Expired - Fee Related JP6206212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014010352A JP6206212B2 (ja) 2014-01-23 2014-01-23 タイミング信号発生回路
US14/570,256 US9160521B2 (en) 2014-01-23 2014-12-15 Timing signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010352A JP6206212B2 (ja) 2014-01-23 2014-01-23 タイミング信号発生回路

Publications (2)

Publication Number Publication Date
JP2015139135A JP2015139135A (ja) 2015-07-30
JP6206212B2 true JP6206212B2 (ja) 2017-10-04

Family

ID=53545764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010352A Expired - Fee Related JP6206212B2 (ja) 2014-01-23 2014-01-23 タイミング信号発生回路

Country Status (2)

Country Link
US (1) US9160521B2 (ja)
JP (1) JP6206212B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6361433B2 (ja) * 2014-10-02 2018-07-25 富士通株式会社 周波数検出回路及び受信回路
JP6479449B2 (ja) * 2014-12-12 2019-03-06 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路、位相同期回路及び半導体装置
JP6839354B2 (ja) * 2017-02-03 2021-03-10 富士通株式会社 Ｃｄｒ回路及び受信回路
KR102649761B1 (ko) * 2019-05-27 2024-03-20 삼성전자주식회사 클럭 위상 및 전압 오프셋 보정 방법 및 이를 수행하는 데이터 복원 회로
TWI693796B (zh) * 2019-11-08 2020-05-11 群聯電子股份有限公司 訊號產生電路、記憶體儲存裝置及訊號產生方法
TWI831630B (zh) * 2023-03-06 2024-02-01 瑞昱半導體股份有限公司 轉相控制器與轉相控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039464B2 (ja) * 1997-07-31 2000-05-08 日本電気株式会社 クロック発生回路
TW483255B (en) 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
JP4049511B2 (ja) 1999-11-26 2008-02-20 富士通株式会社 位相合成回路およびタイミング信号発生回路
JP3880302B2 (ja) 2000-10-12 2007-02-14 富士通株式会社 位相合成回路およびタイミング信号発生回路
US6586977B2 (en) * 2000-09-22 2003-07-01 Agere Systems Inc. Four quadrant analog mixer-based delay-locked loop for clock and data recovery
JP3450293B2 (ja) * 2000-11-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
US7515656B2 (en) 2002-04-15 2009-04-07 Fujitsu Limited Clock recovery circuit and data receiving circuit
JP3942475B2 (ja) 2002-04-15 2007-07-11 富士通株式会社 クロック復元回路およびデータ受信回路
JP3730607B2 (ja) 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
US7319345B2 (en) * 2004-05-18 2008-01-15 Rambus Inc. Wide-range multi-phase clock generator
KR100630343B1 (ko) * 2004-07-14 2006-09-29 삼성전자주식회사 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법
US8085893B2 (en) * 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit

Also Published As

Publication number Publication date
US20150207618A1 (en) 2015-07-23
JP2015139135A (ja) 2015-07-30
US9160521B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JP6206212B2 (ja) タイミング信号発生回路
US7587012B2 (en) Dual loop clock recovery circuit
US9673972B2 (en) Phase interpolator
US9520883B2 (en) Frequency detection circuit and reception circuit
US7443219B2 (en) Phase interpolation apparatus, systems, and methods
JP4749168B2 (ja) クロックアンドデータリカバリ回路
CN107846217B (zh) 自我校正电路
JP2002190724A (ja) クロックアンドデータリカバリ回路とそのクロック制御方法
CN106610688B (zh) 用于旋转行波振荡器中相位线性度和内插的装置和方法
JP6337479B2 (ja) 位相補間クロック発生回路
JP5273252B2 (ja) 位相インタポレータ及び半導体回路装置
JP5900171B2 (ja) デューティ比補正回路、ダブルエッジ装置及びデューティ比補正方法
JP2016220038A (ja) 発振回路、電圧制御発振器、シリアルデータレシーバ
JP5494323B2 (ja) 受信回路
JP4825710B2 (ja) 多相クロック生成回路およびシリアルデータ受信回路
JPWO2012131920A1 (ja) 位相補正回路及び位相補正方法
US8983013B2 (en) Signal processing circuit and signal processing method
US9780797B2 (en) CMOS interpolator for a serializer/deserializer communication application
US11711200B2 (en) Multiphase clock generators with digital calibration
JP2008294492A (ja) 多相クロック生成回路
WO2018217786A1 (en) Multi-stage sampler with increased gain
US11675386B2 (en) System and method for recovering a clock signal
CN114884504A (zh) 时钟校正方法、时钟数据恢复电路、芯片、接收端和终端
JP2014116680A (ja) クロック位相調整回路および受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R150 Certificate of patent or registration of utility model

Ref document number: 6206212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees